JP6892592B2 - 受信回路及びアイモニタシステム - Google Patents
受信回路及びアイモニタシステム Download PDFInfo
- Publication number
- JP6892592B2 JP6892592B2 JP2017047771A JP2017047771A JP6892592B2 JP 6892592 B2 JP6892592 B2 JP 6892592B2 JP 2017047771 A JP2017047771 A JP 2017047771A JP 2017047771 A JP2017047771 A JP 2017047771A JP 6892592 B2 JP6892592 B2 JP 6892592B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- comparison result
- data signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/693—Arrangements for optimizing the preamplifier in the receiver
- H04B10/6933—Offset control of the differential preamplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Spectroscopy & Molecular Physics (AREA)
Description
(第1の実施の形態)
図1は、第1の実施の形態の受信回路の一例を示す図である。
受信回路10は、等化回路11、CDR回路12、比較回路13、デマルチプレクサ(図1ではDMXと表記されている)14、アイモニタ回路15を有する。
比較回路13は、データ信号Diと、オフセット値THoffに基づいて大きさが調整される閾値THとを、クロック信号CKeに同期したタイミングで比較した比較結果を出力する。
アイモニタ回路15は、データ信号Diの各シンボルに対してそれぞれ得られるデータ判定回路12aによる比較結果を間引いて、比較回路13による比較結果が得られるシンボルにおける比較結果を選択する。そしてアイモニタ回路15は、選択した比較結果と比較回路13による比較結果とを比較することで、オフセット値PSoff,THoffによるエラーの有無を判定し、エラーの発生回数であるエラー数ERRcnt[1:0]を出力する。なお、図1のアイモニタ回路15は、所定回数のエラー判定が終了した場合に、その旨を示す信号ECfinとして、1を出力する。
2:1セレクタ15aは、出力データ信号Doと選択信号SELとを受け、選択信号SELに基づいて、nビットの出力データ信号Doのうち、奇数ビットまたは偶数ビットの何れかを選択してn/2ビットのデータ信号として出力する。つまり、2:1セレクタ15aは、データ判定回路12aによる比較結果を間引く機能を有する。データ判定回路12aが比較結果を出力する頻度はシンボルごとである。それに対し、比較回路13が比較結果を出力する頻度は、2シンボルに1回となるため、同じシンボルでの比較が可能なように、このような間引き機能を有する2:1セレクタ15aが用いられる。
エラーチェック数カウンタ15dは、エラー検出回路15bが出力するエラー判定を行った旨を示す信号を受けて、エラー判定を行った回数(エラーチェック数)をカウントする。さらにエラーチェック数カウンタ15dは、カウント値が、所定の値に達した場合に、信号ECfinとして1を出力する。
なお、オフセット値PSoff,THoff、選択信号SEL、スタート信号STは、たとえば、受信回路10の外部または内部の、図示しない制御装置から供給される。オフセット値PSoff,THoffは、たとえば、デジタルコードなどである。
また、タイミングt4において、オフセット値THoffが最大値まで到達すると(図1の例では、閾値THが閾値VHに到達するオフセット値THoffの値)、オフセット値PSoffがΔPSoffだけ増加される。そして、オフセット値THoffは最小値(図1の例では、閾値THが閾値VLになるオフセット値THoffの値)に設定される。
図2は、データ判定回路(DFE)の一例を示す図である。図2では、データ判定回路12aの一例として、ハーフレート動作に対応した、ダイレクト帰還型の1タップDFEが示されている。
加算回路12a1は、データ信号Diからアンプ12a8が出力する補正値(プラスまたはマイナスの値)を差し引く。加算回路12a2は、データ信号Diからアンプ12a7が出力する補正値(プラスまたはマイナスの値)を差し引く。
そのため、図2に示すようなデータ判定回路12aの代わりに、以下に示すようなデータ判定回路を用いてもよい。
データ判定回路12iは、ハーフレート動作に対応した、1タップ投機型(Speculative型)DFEである。
比較回路12i1は、クロック信号CKd1に同期したタイミングで、データ信号Diと閾値VM+(たとえば、0Vに上記補正値を加えた値)とを比較した比較結果(0または1)を出力する。比較回路12i2は、クロック信号CKd1に同期したタイミングで、データ信号Diと閾値VM−(たとえば、0Vから上記補正値を引いた値)とを比較した比較結果(0または1)を出力する。
以下、図1に示した受信回路10を用いたアイモニタの一例を説明する。
図4は、アイモニタを実行するアイモニタシステムの一例を示す図である。
制御装置20は、オフセット値PSoff,THoff、選択信号SEL、スタート信号STを受信回路10に供給し、データ信号Eo、信号ECfin、エラー数ERRcnt[1:0]を受信回路10から受ける。そして、制御装置20は、図示しないメモリに記憶されているソフトウェアを実行し、オフセット値PSoff,THoffを変化させていったときの信号ECfin、エラー数ERRcnt[1:0]に基づいて、表示装置20aにアイ波形を表示させる。
図5は、制御装置によって制御される受信回路のアイモニタ動作の一例の流れを示すフローチャートである。
制御装置20は、たとえば、オフセット値THoff,PSoffの値の各組み合わせにおいて、信号ECfinが1になったときのエラー数ERRcnt[1:0]に基づいて、表示装置20aにアイ波形を表示させる。
アイ波形25は、1ビット前の出力データ信号Doの値が1のときのエラーの発生回数に基づいて得られる。アイ波形26は、1ビット前の出力データ信号Doの値が0のときのエラーの発生回数に基づいて得られる。
(比較例の受信回路)
図7は、比較例の受信回路を示す図である。図7において、図1に示した要素と同じ要素については同一符号が付されている。
図1の例では、エラー検出回路15bは、出力データ信号Doを正しいものとしてエラー判定を行うが、出力データ信号Doに基づいて得られる期待値と、データ信号Eoとを比較してエラー判定を行うようにしてもよい。
第2の実施の形態の受信回路40において、アイモニタ回路41は、期待値生成回路41aを含んでいる。
受信回路40のその他の動作も、図1に示した受信回路10と同様であり、受信回路40でも受信回路10と同様の効果が得られる。
図9は、第3の実施の形態の受信回路の一例を示す図である。
図9では、1シンボル当たり4値をもつPAM4(Pulse Amplitude Modulation 4)のデータ信号Draを受信し、ハーフレート動作を行う受信回路50の例が示されている。
等化回路51は、PAM4のデータ信号Draを受信し、データ信号Draに対して等化処理を行い、データ信号Diaを出力する。等化回路51として、たとえば、CTLEを用いることができる。なお、等化回路51の代わりにアンプを用いてもよい。その場合、アンプは、データ信号Draを増幅することでデータ信号Diaを出力する。
図10は、PAM4のデータ信号における2ビット値の割り当て例を示す図である。横軸は時間を表し、縦軸は電圧を表す。波形56は、データ信号Diaの全遷移を重ね合わせたものである。
閾値V1,V2,V3のうち中心の閾値V2は、データ信号Diaの振幅の変化の中心であり、たとえば、0Vである。また、データ信号Diaの電圧が−1から+1まで変化するとした場合、閾値V3は、+2/3、閾値V1は、−2/3などとする。つまり、閾値V1と閾値V2との差分(電圧差)と、閾値V2と閾値V3との差分は等しい。
比較回路52b1は、クロック信号CKd1に同期したタイミングで、データ信号Diaと閾値VHHとを比較した比較結果を出力する。比較回路52b2は、クロック信号CKd2に同期したタイミングで、データ信号Diaと閾値VHHとを比較した比較結果を出力する。
比較回路53は、データ信号Diaと、オフセット値THoffに基づいて大きさが調整される閾値THとを、クロック信号CKeに同期したタイミングで比較した比較結果を出力する。オフセット値THoffは、たとえば、図示しない制御装置から供給される。
アイモニタ回路55は、データ信号Diaの各シンボルに対してそれぞれ得られるデータ判定回路52aによる比較結果を間引いて、比較回路53による比較結果が得られるシンボルにおける比較結果を選択する。そしてアイモニタ回路55は、選択した比較結果と比較回路53による比較結果とを比較することで、オフセット値PSoff,THoffによるエラーの有無を判定し、エラーの発生回数であるエラー数ERRcnt[3:0]を出力する。また、アイモニタ回路55は、所定回数のエラー判定が終了した場合に、その旨を示す信号ECfinとして、1を出力する。
6:1セレクタ55aは、出力データ信号Doaと選択信号SELとを受ける。6:1セレクタ55aは、選択信号SELに基づいて、データ信号Diaの奇数または偶数シンボルの一方に対してデータ判定回路52aが出力する1シンボル当たり3ビットの比較結果のうち1ビットを、出力データ信号Doaから選択する。これによって、6:1セレクタ55aから、n/2ビットのデータ信号が出力される。つまり、6:1セレクタ55aは、データ判定回路52aによる比較結果を間引く機能を有する。データ判定回路52aが比較結果を出力する頻度はシンボルごとである。それに対し、比較回路53が比較結果を出力する頻度は、2シンボルに1回となる。また、データ判定回路52aが1シンボル当たり3ビットの比較結果を出力するのに対して、比較回路53は、1シンボル当たり1ビットの比較結果を出力する。このため、同じシンボルで、対応するビットの値の比較が可能なように、このような間引き機能を有する6:1セレクタ55aが用いられる。
たとえば、制御装置は、受信回路50に対して、値が0で固定としたデータ信号Draを供給する。そして、制御装置は、オフセット値THoffを変化させて、比較回路53の比較結果が反転するオフセット値THoffを検出する。検出されたオフセット値THoffで調整された閾値THが、0の振幅レベル(DCレベル)となる。なお、このような検出が行われる場合、制御装置には、比較回路53の出力端子が接続される入力端子が設けられることになる。
図11、図12には、データ信号Diaの連続する2つのシンボルm,m+1におけるオフセット値PSoff,THoffの調整例が示されている。横軸は時間を表し、縦軸は電圧を表す。波形56は、データ信号Diaの全遷移を示したものである。タイミングt10,t13,t15は、クロック信号CKeに同期したタイミングを示し、タイミングt11,t14はクロック信号CKd1に同期したタイミングを示し、タイミングt12,t16はクロック信号CKd2に同期したタイミングを示す。
第1の実施の形態の受信回路10を用いた場合と同様に、第3の実施の形態の受信回路50を用いた場合も、図4に示したような制御装置20や表示装置20aを含むシステムにより、アイモニタが実現される。制御装置20によって制御される受信回路50のアイモニタ動作の流れも、たとえば、図5に示したフローチャートと同じである。
図13は、1タップDFEであるデータ判定回路で用いられる閾値の一例を示す図である。図13において、横軸は時間を表し、縦軸は電圧を表す。
図14に示されている回路では、比較回路53と同じ特性をもつ比較回路53aに対して、参照電圧生成回路57が生成する参照電圧Vrefが供給されている。
図15は、参照電圧生成回路の一例を示す図である。
以上のような第3の実施の形態の受信回路50を用いることで、上記のようなアイモニタ機能を実現できる。また、データ判定回路52aと同様の回路を設ける代わりに、1つの比較回路53を設ければよいため、消費電力を抑えられる。また、受信回路50では、2シンボルに1回、エラー判定が行われるため、1つのクロック信号CKeでアイモニタ機能が実現でき、消費電力を抑制できる。
また、1つの比較回路53の代わりに複数の比較回路を設けてもよい。たとえば、閾値V1,V2,V3のうち、何れか2つに対応した2つの閾値と、データ信号Diaとを比較する2つの比較回路を設けてもよい。たとえば、その場合、2つの閾値はオフセット値THoffによって同時に調整される。また、6:1セレクタ55aは、3:1セレクタとすればよい。
図16は、第4の実施の形態の受信回路の一例を示す図である。図16において、図9に示した受信回路50と同じ要素については同一符号が付されている。
また、期待値生成回路62aはなくてもよく、出力データ信号Dob(デコード結果)が、4:1セレクタ62bに供給されるようにしてもよい。
図17は、第5の実施の形態の受信回路の一例を示す図である。図17において、図16に示した受信回路60と同じ要素については同一符号が付されている。
位相調整回路71cは、4相のクロック信号のうち1つのクロック信号の位相をオフセット値PSoffに基づいて調整して、クロック信号CKe1として比較回路53に供給する。
アイモニタ回路73において8:1セレクタ73aは、2nビットの期待値と選択信号SELとを受ける。8:1セレクタ73aは、選択信号SELに基づいて、データ信号Diaの連続する4シンボルの何れか1つのシンボルに対してデータ判定回路61aが出力する1シンボル当たり2ビットのデコード結果のうち1ビットを、期待値から選択する。これによって、8:1セレクタ73aから、n/4ビットのデータ信号が出力される。
以上説明した複数の実施の形態に関し、さらに以下の付記を開示する。
前記データ信号と、第1のオフセット値に基づいて大きさが調整される第3の閾値とを、前記位相差と第2のオフセット値に基づいて位相が調整される第2のクロック信号に同期した第2のタイミングで比較した第3の比較結果を出力する比較回路と、
前記データ信号の各シンボルに対してそれぞれ得られる前記第1の比較結果または前記第1の比較結果に基づいて得られる第1の値を間引いて、前記第3の比較結果が得られる第1のシンボルにおける第4の比較結果または第2の値を選択し、前記第3の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記第1のオフセット値または前記第2のオフセット値によるエラーの有無を判定し、前記エラーの発生回数を出力するアイモニタ回路と、
を有する受信回路。
前記第1の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記エラーの有無を判定するエラー検出回路と、
前記データ信号の前記各シンボルに対してそれぞれ得られる前記第1の比較結果または前記第1の値を間引いて前記エラー検出回路に供給する前記第4の比較結果または前記第2の値を選択するセレクタと、
を有する付記1に記載の受信回路。
前記セレクタは、前記第3の閾値の電位レベルに基づいて、前記複数の第4の閾値のうち何れか1つと前記データ信号とを比較した前記第4の比較結果または前記第2の値を選択し、前記エラー検出回路に供給する付記2または3に記載の受信回路。
(付記8) データ信号を受け、第1のクロック信号に同期した第1のタイミングで前記データ信号と第1の閾値とを比較した第1の比較結果と、前記第1のタイミングで前記データ信号と複数の第2の閾値とを比較した第2の比較結果に基づいて前記データ信号と前記第1のクロック信号の位相差を検出し、前記位相差に基づいて前記第1のクロック信号の位相の調整を行うCDR回路と、前記データ信号と、第1のオフセット値に基づいて大きさが調整される第3の閾値とを、前記位相差と第2のオフセット値に基づいて位相が調整される第2のクロック信号に同期した第2のタイミングで比較した第3の比較結果を出力する比較回路と、前記データ信号の各シンボルに対してそれぞれ得られる前記第1の比較結果または前記第1の比較結果に基づいて得られる第1の値を間引いて、前記第3の比較結果が得られる第1のシンボルにおける第4の比較結果または第2の値を選択し、前記第3の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記第1のオフセット値または前記第2のオフセット値によるエラーの有無を判定し、前記エラーの発生回数を出力するアイモニタ回路と、を備えた受信回路と、
前記第1のオフセット値及び前記第2のオフセット値を調整し、前記エラーの前記発生回数を受け、前記第1のオフセット値または前記第2のオフセット値を調整するたびに得られる前記エラー発生回数に基づいて、前記データ信号のアイ波形を表示装置に表示させる制御装置と、
を有するアイモニタシステム。
前記制御装置は、前記第2のシンボルにおける前記第1の比較結果の値ごと、または前記第1の値ごとの前記エラーの前記発生回数と、前記第2のシンボルにおける前記第1の比較結果の値ごと、または前記第1の値ごとの補正値と、に基づいて、前記アイ波形を補正する、付記8に記載のアイモニタシステム。
11 等化回路
12 CDR回路
12a データ判定回路
12b1,12b2,12c1,12c2,13 比較回路
12d,14 デマルチプレクサ
12e 位相検出回路
12f フィルタ
12g1,12g2 位相調整回路
12h クロック生成回路
15 アイモニタ回路
15a 2:1セレクタ
15b エラー検出回路
15c セレクタ
15d エラーチェック数カウンタ
15e エラー数カウンタ
16 波形
CKd1,CKd2,CKe クロック信号
Dr,Di,Eo データ信号
Do 出力データ信号
ECfin 信号
ERRcnt[1:0] エラー信号
m,m+1 シンボル
PH,PL 比較結果
PSoff,THoff オフセット値
SEL 選択信号
ST スタート信号
UD 位相差信号
VH,VL,TH,TH1,TH2 閾値
Claims (9)
- データ信号を受け、第1のクロック信号に同期した第1のタイミングで前記データ信号とデータ判定用の第1の閾値とを比較した第1の比較結果と、前記第1のタイミングで前記データ信号とそれぞれが前記第1の閾値と異なる複数の第2の閾値とを比較した複数の第2の比較結果に基づいて前記データ信号と前記第1のクロック信号の位相差を検出し、前記位相差に基づいて前記第1のクロック信号の位相の調整を行うCDR回路と、
前記データ信号と、第1のオフセット値に基づいて大きさが調整される第3の閾値とを、前記位相差と第2のオフセット値に基づいて位相が調整される第2のクロック信号に同期した第2のタイミングで比較した第3の比較結果を出力する比較回路と、
前記データ信号の各シンボルに対してそれぞれ得られる前記第1の比較結果から前記第3の比較結果が得られる第1のシンボルにおける第4の比較結果を選択するか、前記第1の比較結果の第1の期待値、前記第1の比較結果のデコード結果または前記デコード結果の第2の期待値の何れかである第1の値から前記第3の比較結果が得られる前記第1のシンボルにおける第2の値を選択し、前記第3の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記第1のオフセット値または前記第2のオフセット値によるエラーの有無を判定し、前記エラーの発生回数を出力するアイモニタ回路と、
を有する受信回路。 - 前記アイモニタ回路は、
前記第3の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記エラーの有無を判定するエラー検出回路と、
前記データ信号の前記各シンボルに対してそれぞれ得られる前記第1の比較結果から前記エラー検出回路に供給する前記第4の比較結果を選択するか、前記第1の値から前記エラー検出回路に供給する前記第2の値を選択するセレクタと、
を有する請求項1に記載の受信回路。 - 前記セレクタは、前記CDR回路において前記第1の比較結果が得られる頻度と、前記比較回路が前記第3の比較結果を出力する頻度の差に基づいて前記エラー検出回路に供給する前記第4の比較結果または前記第2の値を選択する、請求項2に記載の受信回路。
- 前記データ信号が1シンボル当たりn(n≧4)値をもつ多値信号である場合、前記第1の閾値は、nに応じた数の複数の第4の閾値を含み、
前記セレクタは、前記第3の閾値の電位レベルに基づいて、前記複数の第4の閾値のうち何れか1つと前記データ信号とを比較した前記第4の比較結果または前記第2の値を選択し、前記エラー検出回路に供給する請求項2または3に記載の受信回路。 - 前記アイモニタ回路は、前記第1のシンボルにおける前記エラーの発生を、前記第1のシンボルよりも前の第2のシンボルにおける、前記第1の比較結果の値ごと、または前記第1の値ごとに分けてカウントして、前記第2のシンボルにおける前記第1の比較結果の値ごと、または前記第1の値ごとの前記エラーの前記発生回数を出力するカウンタを、更に有する請求項1乃至4の何れか一項に記載の受信回路。
- 予測可能なデータパターンで前記第1の比較結果を受け、前記データパターンに従って前記第1の値を出力する期待値生成回路を、更に有する請求項1乃至5の何れか一項に記載の受信回路。
- 前記CDR回路は、前記第1の比較結果に基づいて前記n値の各値である前記第1の値をデコードし、前記アイモニタ回路に供給する、請求項4に記載の受信回路。
- 前記第1の閾値は、前記データ信号の振幅の中心の値であり、前記複数の第2の閾値の少なくとも1つの値が、前記第1の閾値よりも高い値であり、前記複数の第2の閾値の少なくとも他の1つの値が、前記第1の閾値よりも低い値である、請求項1乃至7の何れか一項に記載の受信回路。
- データ信号を受け、第1のクロック信号に同期した第1のタイミングで前記データ信号とデータ判定用の第1の閾値とを比較した第1の比較結果と、前記第1のタイミングで前記データ信号とそれぞれが前記第1の閾値と異なる複数の第2の閾値とを比較した複数の第2の比較結果に基づいて前記データ信号と前記第1のクロック信号の位相差を検出し、前記位相差に基づいて前記第1のクロック信号の位相の調整を行うCDR回路と、前記データ信号と、第1のオフセット値に基づいて大きさが調整される第3の閾値とを、前記位相差と第2のオフセット値に基づいて位相が調整される第2のクロック信号に同期した第2のタイミングで比較した第3の比較結果を出力する比較回路と、前記データ信号の各シンボルに対してそれぞれ得られる前記第1の比較結果から前記第3の比較結果が得られる第1のシンボルにおける第4の比較結果を選択するか、前記第1の比較結果の第1の期待値、前記第1の比較結果のデコード結果または前記デコード結果の第2の期待値の何れかである第1の値から前記第3の比較結果が得られる前記第1のシンボルにおける第2の値を選択し、前記第3の比較結果と前記第4の比較結果または前記第2の値とを比較することで、前記第1のオフセット値または前記第2のオフセット値によるエラーの有無を判定し、前記エラーの発生回数を出力するアイモニタ回路と、を備えた受信回路と、
前記第1のオフセット値及び前記第2のオフセット値を調整し、前記エラーの前記発生回数を受け、前記第1のオフセット値または前記第2のオフセット値を調整するたびに得られる前記エラーの前記発生回数に基づいて、前記データ信号のアイ波形を表示装置に表示させる制御装置と、
を有するアイモニタシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047771A JP6892592B2 (ja) | 2017-03-13 | 2017-03-13 | 受信回路及びアイモニタシステム |
US15/913,122 US10103911B2 (en) | 2017-03-13 | 2018-03-06 | Receiver circuit and eye monitor system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017047771A JP6892592B2 (ja) | 2017-03-13 | 2017-03-13 | 受信回路及びアイモニタシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018152731A JP2018152731A (ja) | 2018-09-27 |
JP6892592B2 true JP6892592B2 (ja) | 2021-06-23 |
Family
ID=63445613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017047771A Active JP6892592B2 (ja) | 2017-03-13 | 2017-03-13 | 受信回路及びアイモニタシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10103911B2 (ja) |
JP (1) | JP6892592B2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6738682B2 (ja) * | 2016-08-01 | 2020-08-12 | 日本ルメンタム株式会社 | 光送受信器、光送信集積回路及び光受信集積回路 |
CN107707258B (zh) * | 2017-10-31 | 2022-06-10 | 上海兆芯集成电路有限公司 | 眼图产生器 |
US10230359B1 (en) * | 2018-04-27 | 2019-03-12 | Imec Vzw | DFE hysteresis compensation (specific) |
US10911052B2 (en) * | 2018-05-23 | 2021-02-02 | Macom Technology Solutions Holdings, Inc. | Multi-level signal clock and data recovery |
US11005573B2 (en) | 2018-11-20 | 2021-05-11 | Macom Technology Solutions Holdings, Inc. | Optic signal receiver with dynamic control |
JP2020145619A (ja) | 2019-03-07 | 2020-09-10 | キオクシア株式会社 | 受信装置および方法 |
JP2020188295A (ja) | 2019-05-09 | 2020-11-19 | 富士通株式会社 | 受信回路、受信器及び受信制御方法 |
JP2021150930A (ja) | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | イコライザ制御装置、受信装置及び受信装置の制御方法 |
US11095487B1 (en) * | 2020-04-16 | 2021-08-17 | International Business Machines Corporation | Operating a wireline receiver with a tunable timing characteristic |
US11569975B2 (en) * | 2020-06-08 | 2023-01-31 | Rambus Inc. | Baud-rate clock recovery lock point control |
KR20220023911A (ko) | 2020-08-21 | 2022-03-03 | 삼성전자주식회사 | 반도체 장치 및 메모리 시스템 |
US12013423B2 (en) | 2020-09-30 | 2024-06-18 | Macom Technology Solutions Holdings, Inc. | TIA bandwidth testing system and method |
KR20220060939A (ko) | 2020-11-05 | 2022-05-12 | 삼성전자주식회사 | 디시젼 피드백 등화기 및 이를 포함하는 장치 |
CN112422461B (zh) * | 2020-11-05 | 2022-04-19 | 硅谷数模(苏州)半导体有限公司 | 判决反馈均衡器以及数据的采集与校正方法 |
US11658630B2 (en) | 2020-12-04 | 2023-05-23 | Macom Technology Solutions Holdings, Inc. | Single servo loop controlling an automatic gain control and current sourcing mechanism |
KR20220088159A (ko) | 2020-12-18 | 2022-06-27 | 삼성전자주식회사 | 집적 회로 및 이의 동작 방법 |
US11546127B2 (en) * | 2021-03-18 | 2023-01-03 | Samsung Display Co., Ltd. | Systems and methods for symbol-spaced pattern-adaptable dual loop clock recovery for high speed serial links |
US11477004B1 (en) * | 2021-03-23 | 2022-10-18 | Nvidia Corp. | Clock data recovery convergence in modulated partial response systems |
US12003279B2 (en) * | 2022-03-15 | 2024-06-04 | Hewlett Packard Enterprise Development Lp | Common-mode current adjustment in a receiver |
JP2024058821A (ja) * | 2022-10-17 | 2024-04-30 | ザインエレクトロニクス株式会社 | 受信信号品質モニタ |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7400181B2 (en) * | 2005-09-30 | 2008-07-15 | Agere Systems Inc. | Method and apparatus for delay line control using receive data |
US8300684B2 (en) * | 2009-06-29 | 2012-10-30 | Lsi Corporation | Real-time eye monitor for statistical filter parameter calibration |
JP2012151699A (ja) * | 2011-01-20 | 2012-08-09 | Hitachi Ltd | ラッチ回路、cdr回路、および受信装置 |
US20130271193A1 (en) * | 2012-04-13 | 2013-10-17 | Intersil Americas LLC | Circuits and methods to guarantee lock in delay locked loops and avoid harmonic locking |
JP5991181B2 (ja) | 2012-12-12 | 2016-09-14 | 富士通株式会社 | 受信回路 |
JP6032081B2 (ja) * | 2013-03-22 | 2016-11-24 | 富士通株式会社 | 受信回路、及び半導体集積回路 |
JP6032080B2 (ja) * | 2013-03-22 | 2016-11-24 | 富士通株式会社 | 受信回路及び受信回路の制御方法 |
JP2015192200A (ja) | 2014-03-27 | 2015-11-02 | 富士通株式会社 | 受信回路 |
US9419746B1 (en) * | 2014-05-16 | 2016-08-16 | Altera Corporation | Apparatus and methods for tuning a communication link for power conservation |
US9397872B2 (en) * | 2014-07-01 | 2016-07-19 | Samsung Display Co., Ltd. | System and method of link optimization |
-
2017
- 2017-03-13 JP JP2017047771A patent/JP6892592B2/ja active Active
-
2018
- 2018-03-06 US US15/913,122 patent/US10103911B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018152731A (ja) | 2018-09-27 |
US10103911B2 (en) | 2018-10-16 |
US20180262373A1 (en) | 2018-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6892592B2 (ja) | 受信回路及びアイモニタシステム | |
US10367636B2 (en) | Phase calibration of clock signals | |
US9515856B2 (en) | Offset and decision feedback equalization calibration | |
JP6912702B2 (ja) | Cdr回路及び受信回路 | |
JP4956840B2 (ja) | 判定帰還等化装置及び方法 | |
US8699585B2 (en) | Transmitters for loop-back adaptive pre-emphasis data transmission | |
JP4558028B2 (ja) | クロックデータ復元装置 | |
US9288087B2 (en) | Data receiver circuit and method of adaptively controlling equalization coefficients using the same | |
US11368341B2 (en) | Signal processing method and system, and non-transitory computer-readable recording medium | |
US20140169435A1 (en) | Device and method for correcting duty cycle, and receiver including the same | |
CN110635805B (zh) | 用于提供时序恢复的装置和方法 | |
JP2021040268A (ja) | Cdr回路及び多値変調方式の受信器 | |
US10855437B1 (en) | Clock data recovery apparatus and operation method thereof | |
US10355889B1 (en) | Adaptive pattern filtering for clock and data recovery to minimize interaction with decision feedback equalization | |
JP2006042339A (ja) | イコライザ、受信機、及びイコライズ方法 | |
US9722616B2 (en) | Reception circuit | |
Choi et al. | A 0.99-pJ/b 15-Gb/s counter-based adaptive equalizer using single comparator in 28-nm CMOS | |
CN117459203A (zh) | 带限幅器电平调整的重定时器 | |
JP2015115850A (ja) | データ受信装置およびデータ送受信システム | |
US11146274B1 (en) | Equalizer control device, receiving device, and control method for receiving device | |
WO2012029597A1 (ja) | クロック再生回路およびクロック再生方法 | |
WO2018217786A1 (en) | Multi-stage sampler with increased gain | |
US9740580B2 (en) | Systems and methods for serial data transfer margin increase |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191212 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210510 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6892592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |