CN107534383A - 驱动电路、开关控制电路以及开关装置 - Google Patents

驱动电路、开关控制电路以及开关装置 Download PDF

Info

Publication number
CN107534383A
CN107534383A CN201680026466.6A CN201680026466A CN107534383A CN 107534383 A CN107534383 A CN 107534383A CN 201680026466 A CN201680026466 A CN 201680026466A CN 107534383 A CN107534383 A CN 107534383A
Authority
CN
China
Prior art keywords
circuit
terminal
switch
switch element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680026466.6A
Other languages
English (en)
Other versions
CN107534383B (zh
Inventor
石井卓也
川上佳人
上原孝太
片濑银河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN107534383A publication Critical patent/CN107534383A/zh
Application granted granted Critical
Publication of CN107534383B publication Critical patent/CN107534383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073Charge pumps of the Schenkel-type
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

按照输入信号Vin驱动开关元件的驱动电路(20),具备:被提供正电压Vcc的正电源端子(21);被输入输入信号Vin的输入端子(22);与开关元件(2)的源极连接的接地端子(23);能够按照输入信号Vin输出正电压Vcc的第一输出端子(25);电流源电路(10);以及与电流源电路(10)连接的第二输出端子(26),驱动电路(20),将从第一输出端子(25)输出的正电压Vcc由第一阻抗电路(90)转换后的电流Ig2以及从电流源电路(10)经由第二输出端子(26)输出的电流Ig1提供到栅极,从而驱动开关元件(2)。

Description

驱动电路、开关控制电路以及开关装置
技术领域
本发明涉及,驱动电路、开关控制电路以及开关装置。
背景技术
专利文献1公开,将常闭的接合型FET用于开关元件的半导体电路。
图12是专利文献1所记载的半导体电路的电路图。该图所记载的半导体电路,由常闭的接合型FET(开关元件)201、栅极开关模块203、二极管213、齐纳二极管214、续流二极管202、反馈电容207、输入电容208、以及寄生二极管209构成。接合型FET201,被配置在漏极端子204与源极端子205之间。栅极开关模块203,被配置在接合型FET201的栅极端子206与源极端子205之间,具有栅极电阻211、用于向接合型FET201施加电压的栅极电源212、以及与栅极电阻211并联连接的电容器215。
在所述结构中,常闭的接合型FET201的阈值为2.5V那样低,并且,栅极电流由栅极电阻211限制,因此,不能高速开启。于是,将电容器215并联连接,由与栅极电阻211不同的路径使输入电容208的充电电流流动,从而实现高速的开启。并且,由栅极电阻211,能够限制接通时的电流。另一方面,在接通时由电容器215充电,因此,在断开时,电容器215的电压施加到栅极端子206与源极端子205之间,成为难以导致误工作的条件。
(现有技术文献)
(专利文献)
专利文献1:日本特开2011-77462号公报
发明内容
发明要解决的课题
而且,作为利用了氮化镓(GaN)的宽禁带半导体元件的GaN-GIT(Gate InjectionTransistor)被期待,作为同时实现常闭工作和低接通电阻的电压施加-电流驱动型的高速开关元件的实用化。
然而,在专利文献1所公开的半导体电路中,在将开关元件从接合型FET置换为GaN-GIT的情况下,一边调整开关速度,一边提供稳定的驱动电流是困难的。
鉴于所述课题,本发明的目的在于提供,针对电压施加-电流驱动型的高速开关元件,调整高速的开关速度,并且,能够提供被稳定控制的驱动电流的驱动电路、开关控制电路以及开关装置。
解决课题所采用的手段
为了解决所述课题,本公开的形态之一涉及的驱动电路,其中,被提供电源电压以及输入信号,按照所述输入信号驱动具有第一端子、第二端子以及控制端子的开关元件,具备:正电源端子,被提供所述电源电压;输入端子,被输入所述输入信号;接地端子,与所述开关元件的所述第二端子连接;第一输出端子,能够按照所述输入信号,输出被提供的所述电源电压;电流源电路;以及第二输出端子,与所述电流源电路连接,并且,所述第二输出端子是与所述第一输出端子不同的输出端子,所述驱动电路,将从所述第一输出端子输出的所述电源电压由第一阻抗电路转换后的第一电流、以及从所述电流源电路经由所述第二输出端子输出的第二电流,提供到所述控制端子,从而驱动所述开关元件。
并且,本公开的形态之一涉及的开关控制电路,其中,被提供电源电压以及输入信号,按照所述输入信号对具有第一端子、第二端子以及控制端子的开关元件进行控制,具备:第一阻抗电路,包括规定的电阻性元件;以及电流源电路,所述开关控制电路,在将所述开关元件成为接通状态时,将所述电源电压由第一阻抗电路转换后的第一电流、以及从所述电流源电路输出的第二电流,提供到所述控制端子,从而对所述开关元件进行控制。
发明效果
根据本发明涉及的驱动电路,针对电压施加-电流驱动型的开关元件,能够一边调整开启时间以及关断时间,一边实现高速开关,能够提供稳定的驱动电流。
附图说明
图1是示出实施例1涉及的开关装置以及负载的电路结构的图。
图2是示出驱动控制电路的电路结构的一个例子的图。
图3是示出实施例1涉及的开关装置的信号波形的图。
图4是实施例1的变形例涉及的负电源电路的电路图。
图5是说明专利文献2所记载的以往的开关装置的自开启现象的电路图。
图6是实施例2涉及的开关装置以及负载的电路图。
图7是示出实施例2涉及的开关装置的信号波形的图。
图8是实施例3涉及的驱动控制电路的电路图。
图9是示出实施例3涉及的开关装置的信号波形的图。
图10是实施例4涉及的开关装置以及负载的电路图。
图11是示出实施例4涉及的开关装置的信号波形的图。
图12是专利文献1所记载的半导体电路的电路图。
具体实施方式
(作为本发明的基础的知识)
本发明人员,关于背景技术的栏中记载的开关元件,发现了会产生以下的问题。
在图12中,接合型FET201具有,与栅极-源极间的输入电容208并联的寄生二极管209。用于使接合型FET201接通的阈值为2.5V左右,为了使接合型FET201低损失地接通,而需要高精度地控制栅极-源极间电压。在图12所记载的半导体电路中,在接合型FET201的栅极端子206与源极端子205之间,将二极管213和齐纳二极管214串联连接,从而控制栅极-源极间电压。输入电容208的充放电电流由栅极电阻211调整,并且,通过电容器215,由与栅极电阻211不同的路径使输入电容208的充电电流流动,从而实现高速的开启。另一方面,在断开时,在接通时充电的电容器215的电压,作为负电压施加在栅极-源极间。据此,难以导致自开启的误工作。
自开启的误工作,也被称为误点弧,作为一个例子是,随着关断时的漏极端子204的电压的上升,充电电流流动在反馈电容207,从而栅极电压上升,来导致使接合型FET201进行接通工作的现象。该误点弧是,作为使用环境的漏极端子电压的变化速度dV/dt越大,并且,因栅极线路的路径长而寄生阻抗越大,就越容易发生的。根据该观点,为了抑制误点弧,而施行使断开时的栅极-源极间成为低阻抗的安装、或如上所述施加负电压等的对策。
然而,在所述以往的结构中,开关元件是常闭的接合型FET201,其目的在于解决高精度地控制接通时的栅极-源极间电压的课题。对此,本发明涉及的开关元件是,电压施加-电流驱动型的开关元件,共同之处是,常闭工作、用于接通的阈值低、以及因输入电容小而需要自开启的误工作的对策的课题等。但是,不同之处是,与接通时的栅极-源极间电压相比更需要控制栅极电流。
并且,若在开关元件的驱动电流的路径存在电容器那样的电容性元件,则得到如下效果,即,通过对栅极-源极间电容急速地进行充放电来实现高速开关,并且,在接通期间以及断开期间的大部分电流不流动,因此,能够减少驱动损失。也就是说,所述电容器的充放电电压,影响开关元件的开启时的栅极流入电流以及关断时的栅极流出电流、即开启时间以及关断时间。然而,所述电容器的充放电电压的问题是,因开启时间以及电容器的静电容量值、驱动电压等而变动。
为了解决这样的问题,本发明提供,针对电压施加-电流驱动型的高速开关元件,调整高速的开关速度,并且,能够提供被稳定控制的驱动电流的驱动电路、开关控制电路以及开关装置。
以下,对于本发明的驱动电路、开关控制电路以及开关装置的优选的实施例,以下进行说明。
(实施例1)
图1是示出实施例1涉及的开关装置100以及负载1的电路结构的图,图2是示出驱动控制电路5的电路结构的一个例子的图,图3是示出实施例1涉及的开关装置100的信号波形的图。
[1-1.开关装置的结构]
在图1中,开关装置100具备,开关元件2以及开关控制电路80。开关元件2具有,作为漏极端子的第一端子、作为源极端子的第二端子以及作为栅极端子的控制端子。开关元件2是,电压施加-电流驱动型的开关元件,例如GaN-GIT。通过开关元件2的接通断开工作,脉冲状的电源电压Ecc施加到负载1。
并且,电流Ig是,向开关元件2的栅极端子的流入电流。在电流Ig为正的情况下,由电流Ig1和电流Ig2成为供电,在负的情况下,成为电流放电。
开关控制电路80是,对向负载1的电源电压Ecc的施加状态进行控制的电路,具备驱动电路20、第一阻抗电路90、以及第二阻抗电路95。更具体而言,开关控制电路80,对切换向负载1的电源电压Ecc的施加的有无的开关元件2的开关工作进行控制。
驱动电路20具备,驱动控制电路5、电流源电路10、第一开关11、第二开关12、第三开关13、第四开关14、第五开关15、正电源端子21、输入端子22、接地端子23、负电源端子24、第一输出端子25、第二输出端子26、以及第三输出端子27。驱动电路20是,主要由半导体构成且成为集成化的电路。而且,对于驱动电路20的集成化(单芯片化),不仅限于图1所示的驱动电路20的电路结构,也可以按照开关控制电路80以及开关装置100的要求特性等(作为一个例子,小型化、低耗电化、成本等)适当地变更。
作为来自正电源3的电源电压的正电压Vcc提供到正电源端子21,来自负电源4的负电压Vee提供到负电源端子24。
作为输入信号的驱动脉冲信号Vin输入到输入端子22。
第一输出端子25是,能够按照输入信号Vin输出提供到开关控制电路80的正电压Vcc的端子。
第二输出端子26是,与电流源电路10连接的、与第一输出端子25不同的端子。
第三输出端子27是,与第二开关12的另一端连接、且经由第二阻抗电路95与栅极端子连接的端子。
驱动控制电路5,经由输入端子22接受驱动脉冲信号Vin,经由端子S0至S5,分别输出信号S0至S5。电流源电路10,在信号S0为高电平时,经由第二输出端子26,向开关元件2的栅极端子提供恒定电流Ig1。
第一开关11,一端与正电源端子21连接,在信号S1为高电平时成为接通状态。第二开关12是,一端与负电源端子24连接的负电压用开关,在信号S2为高电平时成为接通状态。第三开关13是,连接于第一开关11的另一端与负电源端子24之间的第一放电用开关,在信号S3为高电平时成为接通状态。第四开关14是,连接于开关元件2的栅极端子与负电源端子24之间的第二放电用开关,在信号S4为高电平时成为接通状态。第五开关15,连接于开关元件2的栅极端子与Gnd端子之间,在信号S5为高电平时成为接通状态。
第一阻抗电路90具备,电容器6以及第一电阻7。彼此串联连接的电容器6以及第一电阻7,连接于第一开关11的另一端与开关元件2的栅极端子之间。而且,第一阻抗电路90也可以包括,第一电阻7以及电容器6以外的电路元件。
第二阻抗电路95具备,第二电阻8。第二电阻8,连接于第二开关12的另一端与开关元件2的栅极端子之间。而且,第二阻抗电路95也可以包括,第二电阻8以外的电路元件。
如图2示出,驱动控制电路5具备,基准电压源50、电阻51至54、比较器55、56及66、AND电路57、61至63、65、及67至68、OR电路60、反相器58及64、以及延迟电路59。
基准电压源50,生成基准电压Vr。电阻51以及52,对正电压Vcc进行分压。电阻53以及54,对负电压Vee与基准电压Vr的差电压进行分压。比较器55,对正电压Vcc的分压值与基准电压Vr进行比较,在正电压Vcc为规定值以上的情况下,向AND电路57输出“H”电平。比较器56,对负电压Vee以及基准电压Vr的差电压的分压值与Gnd电位进行比较,在负电压Vee为规定值以下的情况下,向AND电路57输出“H”电平。反相器58,输出将AND电路57的输出反相的信号,以作为信号S5。延迟电路59,将输入信号Vin按照延迟时间Td延迟并输出到OR电路60以及AND电路62。输入信号Vin以及延迟电路59的输出输入到OR电路60。OR电路60的输出以及AND电路57的输出输入到AND电路61,AND电路61输出信号S0。输入信号Vin以及延迟电路59的输出输入到AND电路62。AND电路62的输出以及AND电路57的输出输入到AND电路63,AND电路63输出信号S1。反相器64,将OR电路60的输出反相。反相器64的输出以及AND电路57的输出输入到AND电路65,AND电路65输出信号S2。比较器66,对栅极电压与基准电压Vr进行比较,在栅极电压比基准电压Vr低的情况下,向AND电路67输出“H”电平。反相器64的输出以及比较器66的输出输入到AND电路67。AND电路67的输出以及AND电路57的输出输入到AND电路68,AND电路68输出信号S3以及信号S4。
[1-2.开关控制电路的工作]
首先,说明开关控制电路80的停止时的工作。在此,开关控制电路80的停止时是指,正电压Vcc比规定值低、或负电压Vee比规定值高、即开关控制电路80不能使开关元件2充分地接通断开的情况。在此情况下,即使输入信号Vin输入到开关控制电路80,也需要使开关控制电路80停止。而且,使开关控制电路80停止的情况,也有正电压Vcc或负电压Vee比规定值低的情况以外的情况,例如,是环境温度异常高、或从外部输入远程信号的情况等。在此,为了容易理解本发明,省略举出使开关控制电路80停止时的例子。
比较器55输出正电压Vcc的检测比较结果,比较器56输出负电压Vee的检测比较结果。据此,在对比较器55以及56的输出的逻辑积进行运算的AND电路57输出“H”电平的情况下,开关控制电路80能够工作。另一方面,在AND电路57输出“L”电平的情况下,开关控制电路80停止。也就是说,作为AND电路57的输出的反相信号的信号S5,在开关控制电路80的停止时成为“H”电平,使第五开关15成为接通状态,使开关元件2的栅极接地短路。同时,“L”电平的AND电路57的输出,输入到AND电路61、63、65以及68,使与这些各个输出对应的信号S0至S4成为“L”电平,使对应的电流源电路10、第一开关11、第二开关12、第三开关13以及第四开关14成为断开状态。
接着,对于开关控制电路80的工作时的工作,利用图1至图3进行说明。
图3的各个信号波形表示,信号S5为“L”电平的工作状态、即开关控制电路80的工作时。
首先,在图3的时刻t0,若输入信号Vin上升(成为“H”电平),则由反相器64成为“L”电平的信号输入到AND电路65以及67。据此,作为AND电路65以及68的输出的信号S2至S4,从到此为止的“H”电平反相为“L”电平,第二开关12、第三开关13以及第四开关14关断。同时,经由OR电路60以及AND电路61输出的信号S0成为“H”电平,电流源电路10,开始向开关元件2的栅极端子提供恒定电流Ig1。恒定电流Ig1,对与负电源Vee连接了的开关元件2的栅极端子的栅极-源极间电容进行充电,但是,该电流被设定为数mA至数十mA,栅极端子的电位从负电压Vee几乎不变动。
接着,在基于延迟电路59的延迟时间Td后的时刻t1,AND电路62的输出成为“H”电平,因此,信号S1也成为“H”电平,第一开关11开启。正电压Vcc施加到作为电容器6与第一电阻7的串联电路的第一阻抗电路90,浪涌状的电流Ig2经由该电路提供到开关元件2的栅极端子,对栅极电容进行充电。设想为开关元件2的GaN-GIT,若栅极-源极间电压超过因元件性能而决定的阈值电压,则转移到接通状态。该转移期间是,能够根据第一电阻7的电阻值调整的。
然后,在开关元件2的接通期间,GaN-GIT的栅极-源极间电压被钳位为正向电压Vf,因此,由电容器6和第一电阻7的串联电路提供的电流Ig2不存在。另一方面,为了维持低接通电阻的接通状态,而需要栅极流入电流,但是,该栅极流入电流由来自电流源电路10的恒定电流Ig1提供。
接着,在时刻t2,若输入信号Vin从“H”电平反相为“L”电平,则AND电路62的输出成为“L”电平,据此,信号S1也成为“L”电平,第一开关11关断。
接着,在基于延迟电路59的延迟时间Td后的时刻t3,OR电路60以及AND电路61的输出成为“L”电平,电流源电路10停止供电。同时,作为AND电路65的输出的信号S2成为“H”电平,第二开关12开启。开关元件2的栅极端子经由第二电阻8以及第二开关12与负电源4的负电压端子连接,进行栅极电容的放电。该放电速度是能够根据第二电阻8的电阻值调整的。
接着,在时刻t4,若因放电而降低的开关元件2的栅极端子电压成为基准电压Vr以下,则比较器66的输出从“L”电平反相为“H”电平,经由AND电路67以及68输出的信号S3以及S4,成为“H”电平。因信号S4而第四开关14开启,开关元件2的栅极端子与负电源端子24连接。并且,因信号S3而第三开关13开启,电容器6,经由第一电阻7、第三开关13以及第四开关14进行放电。第三开关13,与第二开关12同步接通断开。更具体而言,第三开关13,在开关元件2成为断开状态时,在第二开关12成为导通状态之后,规定的时间经过后成为导通状态。该时刻t4以后的期间是,开关元件2的断开期间,栅极端子以低阻抗与负电源连接,因此,针对漏极电压的变动能够防止自开启的误工作。
第三开关13以及第四开关14是,用于在开关元件2成为断开状态时,成为导通状态,从而释放第一阻抗电路90所积蓄的电荷的放电用开关。
接着,在时刻t5,输入信号Vin再次成为上升(成为“H”电平),反复进行所述工作。
而且,时刻t0至t1的期间以及时刻t2至t3的期间,由基于延迟电路59的延迟时间Td设定,但是,该期间是,在第一开关11至第四开关14的切换时,用于防止正电源3(正电压Vcc)与负电源4(负电压Vee)的短路的死时间,优选为尽可能短。
根据所述结构以及工作,驱动电路20,将作为从第一输出端子25输出的正电压Vcc由第一阻抗电路90转换后的第一电流的电流Ig2、以及作为从电流源电路10经由第二输出端子26输出的第二电流的电流Ig1,提供到栅极端子,从而驱动开关元件2。
如上所述,根据本实施例涉及的驱动电路20,对开关元件2的栅极端子进行充电的电流路径被分开为,经由作为CR串联电路的第一阻抗电路90的急速充电用路径、以及经由电流源电路10的栅极电流控制用路径。据此,能够调整开启时的转移时间以及电压及电流的变化率(转换率),并且,能够确保示出低接通电阻性的稳定的接通状态。并且,通过设置负电源,从而断开时的栅极电压被设定为负电压。据此,能够防止自开启那样的误工作。进而,作为向关断时的负电源的连接路径,设置经由不同电阻值的两个***以上的驱动路径(第四开关14以及第二阻抗电路95)。据此,能够调整关断时的转移时间以及电压及电流的变化率(转换率),并且,使驱动路径上的电容器6进行放电,因此,总是能够以相同的条件预备开启。
并且,本实施例涉及的开关控制电路80,具备第一阻抗电路90、以及具备电流源电路10,在使开关元件2成为接通状态时,将正电压Vcc由第一阻抗电路90转换后的电流Ig2、以及从电流源电路10输出的电流Ig1,提供到栅极端子,从而对开关元件2进行控制。另一方面,开关控制电路80具有:在使开关元件2成为断开状态时、使第二开关12成为导通状态并使栅极端子进行放电的、由栅极端子、第二阻抗电路95、第三输出端子27、第二开关12以及负电源端子24构成的路径;以及使第四开关14成为导通状态并使栅极端子进行放电的、由栅极端子、第二输出端子26、第四开关14以及负电源端子24构成的路径。据此,获得与所述驱动电路20同样的效果。
并且,本实施例涉及的开关装置100具备,开关控制电路80、以及开关元件2。据此,获得与驱动电路20以及开关控制电路80同样的效果。
而且,若将电容器6的电容值设为Cs、将开关元件2的栅极-源极间电容设为Cgs,则由算式1表示,用于在经由电容器6的栅极电流中开关元件2的栅极-源极间电压达到正向电压Vf的Cs的条件。
Cs>Cgs·(Vf-Vee)/(Vcc-Vf) (算式1)
并且,若将第一电阻7的电阻值设为Rs,则由算式2表示,开关元件2的断开期间中的电容器6的两端电压Vc。
Vc=(Vcc-Vf)·exp[-t/(Cs·Rs)] (算式2)
根据所述算式2,为了在Toff中使电容器6放电为充电电压(Vcc-Vf)的5%以下,时间常数Cs·Rs为Toff的1/3以下即可。即,若将开关元件2的断开期间的最小值设为Toff_min,则由算式3表示,Rs的条件。
Rs<Toff_min/(3Cs) (算式3)
而且,将负电源,作为提供负电压Vee的恒压源来进行了说明,但是,不仅限于此。作为其他的形态,例如,如图4从控制电路用电源Vcc由串联调节器生成恒压Vdd,由反相型的开关电容转换器转换为负电位,从而能够生成。
图4是实施例1的变形例涉及的负电源电路的电路图。在该图中,负电源电路48具备,串联调节器40、电容器41、44及47、以及开关42、43、45及46。负电源电路48,将输入的正电压Vcc降压到规定的电压Vdd,并输出到电容器41。开关42以及43,同时接通断开,开关45以及46,与开关42以及43排他地接通断开。电容器44,在开关42以及43接通时充电为电压Vdd。在开关45以及46接通时,电容器44的电荷释放到电容器47。据此,若接通断开的期间为充分,则在电容器47中发生电压Vdd,其正电位侧与Gnd连接,因此,电压Vdd反相后作为负电压Vee输出。如上所述,由串联调节器40生成的恒压Vdd,由反相型的开关电容转换器作为负电压Vee(=-Vdd)输出,因此,负电压Vee成为抑制了因电源电压Vcc等的参数的变动而引起的影响的恒压。使负电压Vee成为恒压化,从而能够实现Cs、Rs的常数设定等的开关控制电路80设计的容易化。
而且,将电流源电路10,作为按照信号S0提供规定的电流的电路进行了说明,但是,能够调整该规定的电流值,从而能够试图设计上的自由度以及通用性的提高。图中不特别示出,但是,在驱动电路20设置调节用的端子,作为一个例子,能够由与该调整端子连接的电阻值,调整电流源电路10的电流值。
(实施例2)
图5是说明专利文献2(国际公开第2010/070899号)所记载的以往的开关装置的自开启现象的电路图。该图示出,一般的电桥结构,高压侧开关320和低压侧开关301连接成纵向排列。根据该结构会有如下的可能性,即,在高压侧开关320的开启时,充电电流流向低压侧开关301的漏极-栅极间的寄生电容307,从而低压侧开关301的栅极电压上升,来成为自开启。在像该以往的开关装置那样具有,用于接通的栅极-源极间的电压阈值电压低、或漏极-栅极间的寄生电容大且栅极-源极间的输入电容小的高速开关元件的情况下,存在容易发生自开启的问题。
对此,根据本实施例涉及的开关装置110,能够解决所述以往的开关装置具有的问题。
实施例2涉及的开关装置110具有,用于使连接成纵向排列的高压侧开关元件以及低压侧开关进行开关的电路结构。以下,对于本实施例涉及的开关装置110,省略说明与实施例1相同的构成要素,以与实施例1不同之处为中心进行说明。
图6是示出实施例2涉及的开关装置110以及负载1的电路结构的图,图7是示出实施例2涉及的开关装置110的信号波形的图。
[2-1.开关装置的结构]
在图6中,开关装置110具备,开关元件2a及2b、以及开关控制电路81及82。开关元件2a以及2b是,GaN-GIT。通过开关元件2a以及2b交替进行接通断开工作,从而脉冲状的电源电压Ecc施加到负载1。
并且,电流Ig20是,向开关元件2a的栅极端子的流入电流。在电流Ig20为正的情况下,由电流Ig21和电流Ig22成为供电,在负的情况下,成为电流放电。
进而,电流Ig10是,向开关元件2b的栅极端子的流入电流。在电流Ig10为正的情况下,由电流Ig11和电流Ig12成为供电,在负的情况下,成为电流放电。
开关控制电路81以及82是,对向负载1的电源电压Ecc的施加状态进行控制的电路。开关控制电路81具备,驱动电路20A、第一阻抗电路91、以及第二阻抗电路96。并且,开关控制电路82具备,驱动电路20B、第一阻抗电路92、以及第二阻抗电路97。
开关元件2a的源极与开关元件2b的漏极连接,开关元件2a的漏极与电源端子(电源电压Ecc)连接,开关元件2b的源极与Gnd端子连接。开关元件2a的栅极与驱动电路20A连接,开关元件2b的栅极与驱动电路20B连接。根据该连接结构,开关元件2a作为高压侧开关发挥功能,开关元件2b作为低压侧开关发挥功能。
驱动电路20A,具有与实施例1涉及的驱动电路20相同的结构,具备驱动控制电路5a、电流源电路30、第一开关31、第二开关32、第三开关33、第四开关34、以及第五开关35。驱动电路20B,具有与实施例1涉及的驱动电路20相同的结构,具备驱动控制电路5、电流源电路10、第一开关11、第二开关12、第三开关13、第四开关14、以及第五开关15。
第一开关31,一端与正电源3A的正电压端子连接,在信号S21为高电平时成为接通状态。第二开关32,一端与负电源4A的负电压端子连接,在信号S22为高电平时成为接通状态。第三开关33,连接于第一开关31的另一端与负电源4A的负电压端子之间,在信号S23为高电平时成为接通状态。第四开关34,连接于开关元件2a的栅极端子与负电源4A的负电压端子之间,在信号S24为高电平时成为接通状态。第五开关35,连接于开关元件2a的栅极端子与Gnd端子之间,在信号S25为高电平时成为接通状态。
第一阻抗电路91具备,电容器6a以及第一电阻7a。彼此串联连接的电容器6a以及第一电阻7a,连接于第一开关31的另一端与开关元件2a的栅极端子之间。而且,第一阻抗电路91也可以包括,第一电阻7a以及电容器6a以外的电路元件。
第二阻抗电路96具备,第二电阻8a。第二电阻8a,连接于第二开关32的另一端与开关元件2a的栅极端子之间。而且,第二阻抗电路96也可以包括,第二电阻8a以外的电路元件。
驱动控制电路5a具有,与实施例1涉及的驱动控制电路5相同的结构。
也就是说,对于开关控制电路81以及82,可以分别利用,作为一个例子在实施例1中说明的开关控制电路80。而且,在图6中,将开关控制电路81以及82,作为相同的电路结构进行了说明,但是,开关控制电路81以及82也可以,不是相同的电路结构。
并且,在本实施例中,开关元件2b和开关元件2a交替进行接通断开工作。输入到开关控制电路81以及82的输入信号Vin2以及Vin1,以不使开关元件2a以及开关元件2b同时成为接通状态的方式,具有一起成为断开期间的死时间。也就是说,被设定为,在开关元件2b的断开期间中开关元件2a成为接通,在开关元件2a的断开期间中开关元件2b成为接通。
[2-2.开关控制电路的工作]
对于开关控制电路81以及82的停止时的工作,与实施例1涉及的开关控制电路80的停止时的工作同样,因此,省略说明。
接着,对于开关控制电路81以及82的工作时的工作,利用图6以及图7进行说明。
图7的各个信号波形表示,信号S25为“L”电平的工作状态、即开关控制电路81的工作时。
首先,在图6的时刻t0,开关控制电路81的输入信号Vin2上升(成为“H”电平)。据此,信号S22至S24,从到此为止的“H”电平反相为“L”电平,第一开关32、第二开关33以及第三开关34关断。与此同时,信号S20成为“H”电平,电流源电路30,开始向开关元件2a的栅极端子提供恒定电流Ig21。恒定电流Ig21,对与负电源4A连接的开关元件2a的栅极端子的栅极-源极间电容进行充电,但是,该电流被设定为数mA至数十mA,栅极端子的电位Gate2从负电压Vee2几乎不变动。而且,在此时刻,开关控制电路82的输入信号Vin1,已经成为“L”电平,开关元件2b的栅极-源极间电压降低到负电源电压Vee1。
接着,在延迟时间Td后的时刻t1,信号S21成为“H”电平,第一开关31开启。正电压Vcc2施加到作为电容器6a和第一电阻7a的串联电路的第一阻抗电路91,浪涌状的电流Ig22经由该电路提供到开关元件2a的栅极端子,对栅极电容进行充电。设想为开关元件2a的GaN-GIT,若栅极-源极间电压超过因元件性能而决定的阈值电压,则转移到接通状态。该转移期间是,能够根据第一电阻7a的电阻值调整的。
然后,在开关元件2a的接通期间,GaN-GIT的栅极-源极间电压被钳位为正向电压Vf,因此,由电容器6a和第一电阻7a的串联电路提供的电流Ig22不存在。另一方面,为了维持低接通电阻的接通状态,而需要栅极流入电流,但是,该栅极流入电流由来自电流源电路30的恒定电流Ig21提供。
接着,在时刻t2,若输入信号Vin2从“H”电平反相为“L”电平,则信号S21成为“L”电平,第一开关31关断。此时,开关控制电路82的输入信号Vin1也是“L”电平,从本时刻到下次Vin1成为“H”电平的时刻为止的期间是,输入信号Vin1和Vin2的死时间期间。
接着,在延迟时间Td后的时刻t3,若信号S20反相为“L”电平,则电流源电路30停止供电。同时,信号S22成为“H”电平,使第二开关32开启。开关元件2a的栅极端子经由第二电阻8a以及第二开关32与负电源4A的负电压端子(负电压Vee2)连接,进行栅极电容的放电。该放电速度是能够根据第二电阻8a的电阻值调整的。
接着,在时刻t4,若因放电而降低的开关元件2a的栅极端子电压成为基准电压Vr以下,则信号S23以及S24成为“H”电平。因信号S24而第四开关34开启,开关元件2a的栅极端子与负电源4A的负电压端子(负电压Vee2)连接。并且,因信号S23而第三开关33开启,电容器6a,经由第一电阻7a、第三开关33以及第四开关34进行放电。从时刻t4到后述的时刻t5为止的期间是,开关元件2a的断开期间,在该期间内,输入信号Vin1成为“H”电平,开关元件2b驱动。随着开关元件2b的接通工作,连接点电位Gnd2变动,但是,开关元件2a的栅极端子以低阻抗与负电源4A连接,因此,能够防止自开启的误工作。而且,需要调整输入信号的死时间或t2至t4的期间,以使输入信号Vin1在时刻t5以前反相为“L”电平,使开关元件2b成为断开状态。
接着,在输入信号Vin1成为“L”电平后的时刻t5,输入信号Vin2再次上升,反复进行所述工作。时刻t0至t1的期间以及时刻t2至t3的期间,由延迟时间Td设定,但是,该期间是,在第一开关31至第四开关34的切换时,用于防止正电源3A(正电压Vcc2)与负电源4A(负电压Vee2)的短路的死时间,优选为尽可能短。
如上所述,根据本实施例,对交替地接通断开的两个开关元件2a以及2b的栅极端子进行充电的电流路径,分别被分为经由作为CR串联电路的第一阻抗电路91以及92的急速充电用路径、以及经由电流源电路30以及10的栅极电流控制用路径。据此,能够调整开启时的转移时间以及电压及电流的变化率(转换率),并且,能够确保示出低接通电阻性的稳定的接通状态。并且,通过设置负电源,从而断开时的栅极电压被设定为负电压。据此,即使在断开期间中因另一方的开关元件的接通工作而连接点电位变动,也能够防止自开启那样的误工作。进而,作为向关断时的负电源的连接路径,设置经由不同电阻值的两个***以上的驱动路径。据此,能够调整关断时的转移时间以及电压及电流的变化率(转换率),并且,使驱动路径上的电容器6a以及6进行放电,因此,总是能够以相同的条件预备开启。
而且,对于开关控制电路81的负电源4A,作为单纯的恒压源来进行了说明,但是,与图4所示的实施例1的变形例同样,由串联调节器生成恒压Vdd,由反相型的开关电容转换器转换为负电位来能够生成的。
(实施例3)
在实施例1中,栅极端子的急速充电,仅由经由作为CR串联电路的第一阻抗电路的驱动路径承担,但是,本实施例涉及的开关控制电路,不仅限于这样的方法。若负电源电位Vee的绝对值大,开关元件2的栅极电容大,则经由第一阻抗电路的来自驱动路径的充电电流,在提供开始时大,但是,随着进行栅极电容以及驱动电容器的充电,以指数减少。因此,会有在栅极电压达到开关元件2的开启阈值电压时充电电流减少,不能高速开启的情况。在本实施例中,除了第一阻抗电路以外,利用另一个栅极驱动路径能够解决所述问题。
以下,对于实施例3涉及的驱动电路、开关控制电路以及开关装置,以与实施例1涉及的驱动电路20、开关控制电路80以及开关装置100不同之处为中心进行说明。
图8是实施例3涉及的驱动控制电路5A的电路结构图,图9是示出实施例3涉及的开关装置的信号波形的图。在图8所示的驱动控制电路5A中,与图2所示的驱动控制电路5不同之处是,将比较器66的输出由反相器69反相的信号,添加在变更为3输入的形态的AND电路61的输入中。并且,没有图示,但是,电流源电路10具有如下功能,即,在信号S0上升来开始供电的被设定为数nsec至数百nsec的期间,提供数百mA的电流,然后,提供被设定为使开关元件2的接通状态稳定化的电平的恒定电流,直到信号S0下降为止。
在所述结构中,如图9示出,在与从时刻t0延迟了延迟时间Td的时刻t1相比规定的期间后的时刻t1’,若开关元件2的栅极电压比基准电压Vr大,则比较器66的输出从“H”电平反相为“L”电平,反相器69的输出反相为“H”电平。据此,作为AND电路61的3输入的、OR电路60的输出、AND电路57的输出以及反相器69的输出,全部成为“H”电平,作为AND电路61的输出的信号S0成为“H”电平。此时,以对开启工作时减少的经由第一阻抗电路的CR驱动路径进行补充的方式,从电流源电路10提供栅极充电电流。也就是说,在开关元件2的栅极-源极间电压成为规定的电压以上时,从电流源电路10输出电流Ig1。因此,即使开关元件2的断开时偏压为负电压,也能够容易实现高速开启。
然后,电流源电路10,提供被设定为使开关元件2的接通状态稳定化的电平的恒定电流。也就是说,电流源电路10,在电流Ig2的输出开始后的规定的期间,输出第一电流值以上的电流Ig1,在规定的期间经过后,输出具有比该第一电流值小的恒定电流值的电流Ig1。
信号S0,在时刻t2的输入信号Vin的下降后延迟时间Td后的时刻t3成为“L”电平。此时,电流源电路10停止工作。以后的工作与实施例1同样。
也就是说,本实施例涉及的驱动电路,在开关元件2成为接通状态时,按照输入信号Vin开始向栅极端子提供Ig2之后,在规定的时间经过后,使电流源电路10输出Ig1。
根据本实施例,除了第一阻抗电路以外,从电流源电路10提供栅极充电电流。因此,即使在负电源电位Vee的绝对值大、开关元件2的栅极电容大的情况下,也在栅极电压达到开关元件2的开启阈值电压的定时,从电流源电路10补充栅极充电电流,因此,能够实现高速的开启。
(实施例4)
实施例1至3涉及的开关控制电路具有,为了仅在开关元件的开启时将大的电流流向栅极,来对栅极电容进行充电,而配置有使能够控制峰值的浪涌状的电流流动的CR驱动路径(第一阻抗电路)的结构。
对此,本实施例涉及的开关控制电路以及开关装置,第一阻抗电路的结构不同。
图10是示出实施例4涉及的开关装置120以及负载1的电路结构的图,图11是示出实施例4涉及的开关装置120的信号波形的图。
在图10中,开关装置120具备,开关元件2以及开关控制电路83。开关控制电路83是,对向负载1的电源电压Ecc的施加状态进行控制的电路,具备驱动电路20C、第一阻抗电路93、以及第二阻抗电路95。
驱动电路20C具备,驱动控制电路5B、电流源电路10、第一开关11、第二开关12、第四开关14、第五开关15、正电源端子21、输入端子22、接地端子23、负电源端子24、第一输出端子25、第二输出端子26、以及第三输出端子27。
以下,对于本实施例涉及的驱动电路20C、开关控制电路83以及开关装置120,省略说明与实施例1涉及的驱动电路20、开关控制电路80以及开关装置100的结构以及工作相同之处,以不同之处为中心进行说明。
在仅在开关元件2的开启时,将急速充电用的大的电流流向栅极端子的情况下,如图11示出,将信号S1设为,仅在从时刻t1开始相当于开启时间的能够设定的规定的开启期间Tr成为“H”电平的信号。也就是说,驱动电路20C,仅在开关元件2为接通状态的期间之中的开头部分的期间Tr,使第一输出端子25,将正电压Vcc输出到第一阻抗电路93。由该仅在期间Tr成为“H”电平的信号S1,驱动第一开关11。据此,能够省略实施例1涉及的第一阻抗电路90具备的电容器6、电容器6的放电用的第三开关13、以及信号S3。
在此,若将栅极电容设为Cgs,将开启所需要的栅极注入电荷设为Qg,则由算式4表示,由开启期间Tr使开关元件2接通所需要的平均栅极电流Iga。
Iga=(Qg-Cgs·Vee)/Tr (算式4)
并且,对于第一阻抗电路93具备的第一电阻7的电阻值R7,以在信号S1上升后,仅在开启期间Tr能够使平均电流Iga流动的方式,由算式5近似地表示,
R7≒(Vcc-Vf/2-Vee/2)/Iga (算式5)
根据本实施例,以满足算式4以及算式5的方式设定,用于在开启期间Tr中使开关元件2接通的平均栅极电流Iga、以及第一阻抗电路93具备的第一电阻7的电阻值R7。据此,能够调整开启时的转移时间及电压以及电流的变化率(转换率),并且,能够确保示出低接通电阻性的稳定的接通状态。并且,通过设置负电源,从而断开时的栅极电压被设定为负电压。据此,能够防止自开启那样的误工作。进而,作为向关断时的负电源的连接路径,设置经由不同电阻值的两个***以上的驱动路径(第一阻抗电路93以及第二阻抗电路95)。据此,能够调整关断时的转移时间及电压以及电流的变化率(转换率)。并且,能够省略实施例1涉及的第一阻抗电路90具备的电容器6、电容器6的放电用的第三开关13、以及信号S3,能够实现电路结构的简化。
(总括)
以上,如利用附图进行了说明,所述实施例涉及的驱动电路、包括该驱动电路的开关控制电路、以及包括该开关控制电路的开关装置,对开关元件的栅极-源极间电压、向栅极端子的流入电流或从栅极端子的流出电流进行控制。驱动电路,在使开关元件接通时,作为向栅极端子的流入电流的路径,具有经由第一阻抗电路的第一电流路径、以及经由电流源电路的第二电流路径。根据该结构,在以高速且能够控制的开启时间开启后能够维持稳定的接通状态。
在此,第一阻抗电路也可以被构成为,包括电阻性元件和电容性元件的串联电路。据此,将开启时的流入电流成为峰值被控制的浪涌状的电流,使高速开启成为可能,在栅极电压被固定化后,使第一电流路径的流入电流不存在,仅使第二电流路径的流入电流存在,能够抑制驱动损失。进而,在使开关元件断开时,具有使第一阻抗电路的电容性元件进行放电的路径,因此,开启时的电容性元件的初始电压为一定,从而能够连接关系容易进行流入电流的控制。
并且,也可以是,在首先使第一电流路径导通后,若栅极-源极间电压成为规定的电压以上,则使第二电流路径导通。进而,电流源电路也可以,在第二电流路径的导通开始时的规定时间提供第一电流值以上的电流,在以后的导通期间提供第一电流值以下的规定的恒定电流。据此,在栅极电压达到开启阈值电压时更增加流入电流,能够更缩短开启时间。
并且,根据具有发生比源极端子低电压的负电压的负电源电路,在使开关元件断开时,向栅极-源极间施加负电压的结构,从而能够避免基于自开启现象的误工作。在此,电源电压由串联调节器降压稳定化后的电压,由反相型的开关电容转换器正负反相,从而也可以发生负电压。据此,能够使电压稳定化。
进而,也可以是,作为来自栅极端子的流出电流的路径,具有经由第二阻抗电路与负电源电路连接的第三电流路径、以及以比第二阻抗电路低的阻抗与负电源电路连接的第四电流路径,在使开关元件断开时,在首先使第三电流路径导通后,若栅极-源极间电压成为规定的电压以下,则使第四电流路径导通。据此,通过关断时的流出电流的控制,能够实现高速且能够控制的关断时间。
并且,也可以构成为,第一阻抗电路仅由规定的电阻性元件构成,在使开关元件接通时,使第一电流路径导通规定的时间。
根据该结构,还不需要电容性元件以及其放电路径,能够简化电路结构。
(其他的实施例)
以上,说明了本公开的实施例涉及的驱动电路、开关控制电路以及开关装置,但是,本公开,不仅限于所述实施例1至4。
并且,也可以将所述实施例涉及的驱动电路作为典型的集成电路的LSI来实现。也可以将驱动电路的各个处理部分别单片化,也可以以包含一部分或全部的方式单片化。
并且,集成电路,不仅限于LSI,也可以作为专用电路或通用处理器来实现。也可以利用在制造LSI后能够编程的FPGA(Field Programmable Gate Array)、或能够重构LSI内部的电路单元的连接以及设定的可重构处理器。
并且,也可以将所述实施例1至4涉及的、驱动电路、开关控制电路以及开关装置的功能之中的至少一部分组合。
并且,所述的利用的数字都是,为了具体说明本公开而示出的例子,本公开不仅限于以例子示出的数字。进而,由高电平/低电平表示的逻辑电平或由接通/断开表示的开关状态是,为了具体说明本公开而示出的例子,根据以例子示出的逻辑电平或开关状态的不同组合,也能够获得同等的结果。
并且,所述的各个构成要素的材料都是,为了具体说明本公开而示出的例子,本公开不仅限于以例子示出的材料。并且,构成要素间的连接关系都是,为了具体说明本公开而示出的例子,本公开不仅限于以例子示出的连接关系。
进而,只要部脱离本公开的主旨,对本实施例执行本领域的技术人员想到的范围内的变更的各种变形例也包含在本公开内。
工业实用性
本发明,能够用于具有半导体开关元件的半导体开关电路、以及利用了它的模块等。
符号说明
1 负载
2、2a、2b 开关元件
3、3A 正电源
4、4A 负电源
5、5a、5A、5B 驱动控制电路
6、6a、41、44、47、215 电容器
7、7a 第一电阻
8、8a 第二电阻
10、30 电流源电路
11、31 第一开关
12、32 第二开关
13、33 第三开关
14、34 第四开关
15、35 第五开关
20、20A、20B、20C 驱动电路
21 正电源端子
22 输入端子
23 接地端子
24 负电源端子
25 第一输出端子
26 第二输出端子
27 第三输出端子
40 串联调节器
42、43、45、46 开关
48 负电源电路
50 基准电压源
51、52、53、54 电阻
55、56、66 比较器
57、61、62、63、65、67、68 AND 电路
58、64、69 反相器
59 延迟电路
60 OR 电路
80、81、82、83 开关控制电路
90、91、92、93 第一阻抗电路
95、96、97 第二阻抗电路
100、110、120 开关装置
201 接合型FET
202 续流二极管
203 栅极开关模块
204 漏极端子
205 源极端子
206 栅极端子
207 反馈电容
208 输入电容
209 寄生二极管
211 栅极电阻
212 栅极电源
213 二极管
214 齐纳二极管
301 低压侧开关
307 寄生电容
320 高压侧开关

Claims (20)

1.一种驱动电路,被提供电源电压以及输入信号,按照所述输入信号驱动具有第一端子、第二端子以及控制端子的开关元件,具备:
正电源端子,被提供所述电源电压;
输入端子,被输入所述输入信号;
接地端子,与所述开关元件的所述第二端子连接;
第一输出端子,能够按照所述输入信号,输出被提供的所述电源电压;
电流源电路;以及
第二输出端子,与所述电流源电路连接,并且,所述第二输出端子是与所述第一输出端子不同的输出端子,
所述驱动电路,将从所述第一输出端子输出的所述电源电压由第一阻抗电路转换后的第一电流、以及从所述电流源电路经由所述第二输出端子输出的第二电流,提供到所述控制端子,从而驱动所述开关元件。
2.如权利要求1所述的驱动电路,
所述驱动电路,将所述第一电流以及所述第二电流,提供到电压施加-电流驱动型的所述开关元件的所述控制端子,从而驱动所述开关元件。
3.如权利要求2所述的驱动电路,
所述驱动电路,
将所述第一电流以及所述第二电流,提供到作为GaN-GIT的所述开关元件的所述控制端子,从而驱动所述开关元件。
4.如权利要求1至3的任一项所述的驱动电路,
所述驱动电路还具备放电用开关,所述放电用开关,
至少与所述第二输出端子以及所述控制端子的一方以及负电压端子连接,所述开关元件成为断开状态时成为导通状态,从而释放所述第一阻抗电路所积蓄的电荷。
5.如权利要求1至4的任一项所述的驱动电路,
在使所述开关元件成为接通状态时,按照所述输入信号开始向所述控制端子提供所述第一电流后,在规定的时间经过后,使所述电流源电路输出所述第二电流。
6.如权利要求5所述的驱动电路,
在所述开关元件的所述控制端子与所述第二端子之间的电压成为规定的电压以上时,使所述电流源电路输出所述第二电流。
7.如权利要求5或6所述的驱动电路,
所述电流源电路,在所述第二电流的输出开始后的规定的期间,输出第一电流值以上的所述第二电流,在所述规定的期间经过后,输出具有比所述第一电流值小的恒定电流值的所述第二电流。
8.如权利要求1至7的任一项所述的驱动电路,
所述驱动电路,还具备:
负电源端子,被提供负电压;
负电压用开关,该负电压用开关的一端与所述负电源端子连接;以及
第三输出端子,与所述负电压用开关的另一端连接,经由第二阻抗电路与所述控制端子连接。
9.如权利要求1至8的任一项所述的驱动电路,
向所述负电源端子提供所述负电压的负电源,由串联调节器以及反相型的开关电容转换器构成,
所述串联调节器,与所述正电源端子连接,输出降压稳定化后的电压,
所述反相型的开关电容转换器,将所述串联调节器的输出反相为所述负电压。
10.如权利要求8所述的驱动电路,
所述驱动电路还具备第一放电用开关,
该第一放电用开关被配置在所述负电源端子与所述第一输出端子之间,与所述负电压用开关同步成为接通断开。
11.如权利要求10所述的驱动电路,
在使所述开关元件成为断开状态时,使所述负电压用开关成为导通状态之后,在规定的时间经过后使所述第一放电用开关成为导通状态。
12.如权利要求10或11所述的驱动电路,
所述驱动电路还具备第二放电用开关,
该第二放电用开关被配置在所述负电源端子与所述控制端子之间。
在所述开关元件的所述控制端子与所述第二端子之间的电压成为规定的电压以下时,使所述第二放电用开关成为导通状态。
13.如权利要求1至12的任一项所述的驱动电路,
仅在使所述开关元件成为断开状态的期间之中的开头部分的期间,从所述第一输出端子,向所述第一阻抗电路输出所述电源电压。
14.一种开关控制电路,被提供电源电压以及输入信号,按照所述输入信号对具有第一端子、第二端子以及控制端子的开关元件进行控制,具备:
第一阻抗电路,包括规定的电阻性元件;以及
电流源电路,
所述开关控制电路,在使所述开关元件成为接通状态时,将所述电源电压由第一阻抗电路转换后的第一电流、以及从所述电流源电路输出的第二电流,提供到所述控制端子,从而对所述开关元件进行控制。
15.如权利要求14所述的开关控制电路,
所述开关控制电路,将所述第一电流以及所述第二电流,提供到电压施加-电流驱动型的所述开关元件的所述控制端子,从而对所述开关元件进行控制。
16.如权利要求15所述的开关控制电路,
所述开关控制电路,将所述第一电流以及所述第二电流,提供到作为GaN-GIT的所述开关元件的所述控制端子,从而对所述开关元件进行控制。
17.如权利要求14至16的任一项所述的开关控制电路,
所述第一阻抗电路包括,
所述电阻性元件和电容性元件串联连接的电路。
18.如权利要求14至17的任一项所述的开关控制电路,
所述开关控制电路还具备:
第二阻抗电路,包括规定的电阻性元件;
负电源端子,被提供负电压;
负电压用开关,该负电压用开关的一端与所述负电源端子连接,另一端经由所述第二阻抗电路与所述控制端子连接;以及
放电用开关,该放电用开关的一端与所述负电源端子连接,另一端与所述控制端子直接连接,
所述开关控制电路,
在使所述开关元件成为断开状态时,
具有使所述负电压用开关成为导通状态来使所述控制端子进行放电的路径,以及
使所述放电用开关成为导通状态来使所述控制端子进行放电的、具有比所述第二阻抗电路低的阻抗的路径。
19.一种开关控制电路,被提供电源电压以及输入信号,按照所述输入信号对具有第一端子、第二端子以及控制端子的两个开关元件进行控制,所述两个开关元件之中的第一开关元件的第一端子与电源连接,第二开关元件的第二端子接地,所述第一开关元件的第二端子与所述第二开关元件的第一端子连接,
所述开关控制电路具备:
对所述第一开关元件进行控制的权利要求14至18的任一项所述的开关控制电路;以及
对所述第二开关元件进行控制的权利要求14至18的任一项所述的开关控制电路,
两个所述开关控制电路,使所述第一开关元件和所述第二开关元件交替成为接通断开。
20.一种开关装置,具备:
权利要求14至19的任一项所述的开关控制电路;以及
所述开关元件。
CN201680026466.6A 2015-05-13 2016-03-25 驱动电路、开关控制电路以及开关装置 Active CN107534383B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015098555 2015-05-13
JP2015-098555 2015-05-13
PCT/JP2016/001738 WO2016181597A1 (ja) 2015-05-13 2016-03-25 駆動回路、スイッチング制御回路およびスイッチング装置

Publications (2)

Publication Number Publication Date
CN107534383A true CN107534383A (zh) 2018-01-02
CN107534383B CN107534383B (zh) 2020-09-01

Family

ID=57248964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026466.6A Active CN107534383B (zh) 2015-05-13 2016-03-25 驱动电路、开关控制电路以及开关装置

Country Status (4)

Country Link
US (1) US10848145B2 (zh)
JP (1) JP6882976B2 (zh)
CN (1) CN107534383B (zh)
WO (1) WO2016181597A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109951183A (zh) * 2019-03-07 2019-06-28 华为技术有限公司 一种芯片、信号位移电路及电子设备
CN111103440A (zh) * 2018-10-26 2020-05-05 航天科工惯性技术有限公司 一种加速度计表芯的测试装置、***及方法
CN111630778A (zh) * 2018-01-18 2020-09-04 株式会社电装 驱动对象开关的驱动电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10263577B2 (en) * 2016-12-09 2019-04-16 Advanced Energy Industries, Inc. Gate drive circuit and method of operating the same
US10783772B2 (en) * 2018-06-14 2020-09-22 Eaton Intelligent Power Limited Wireless switch with three-way control
US11049386B2 (en) 2018-06-14 2021-06-29 Eaton Intelligent Power Limited Switch with current and voltage collection
JP7070149B2 (ja) * 2018-06-26 2022-05-18 株式会社デンソー スイッチング回路
JP7224922B2 (ja) 2019-01-10 2023-02-20 株式会社東芝 高周波集積回路
WO2020241158A1 (ja) * 2019-05-30 2020-12-03 パナソニックIpマネジメント株式会社 ドライバ回路、及びスイッチシステム
US10873326B1 (en) 2019-10-07 2020-12-22 Eaton Intelligent Power Limited Input voltage sensing using zero crossing detection
EP3840202A1 (en) * 2019-12-20 2021-06-23 Panasonic Intellectual Property Management Co., Ltd. Method, system and apparatus for discharging dc link capacitors in power-distribution-units
CN115549441A (zh) * 2021-06-30 2022-12-30 纳维达斯半导体有限公司 关断电路和功率转换器
US11855635B2 (en) * 2021-06-30 2023-12-26 Navitas Semiconductor Limited Transistor DV/DT control circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335484A (zh) * 2007-06-27 2008-12-31 三菱电机株式会社 栅极驱动装置
JP2013172617A (ja) * 2012-02-22 2013-09-02 Denso Corp スイッチング素子の駆動回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432425B2 (ja) 1998-08-05 2003-08-04 株式会社東芝 ゲート回路
JP5401774B2 (ja) * 2007-08-27 2014-01-29 富士電機株式会社 半導体素子のゲート駆動回路
JP5056405B2 (ja) * 2007-12-26 2012-10-24 トヨタ自動車株式会社 スイッチング装置
JP2010051165A (ja) * 2008-07-24 2010-03-04 Panasonic Corp 半導体装置のゲート駆動回路及びそれを用いた電力変換装置
WO2010070899A1 (ja) 2008-12-17 2010-06-24 パナソニック株式会社 電力変換回路
CN102422537B (zh) * 2009-05-11 2014-11-26 Pi公司 用于增强模式和耗尽模式宽带隙半导体jfet的栅驱动器
JP5492518B2 (ja) 2009-10-02 2014-05-14 株式会社日立製作所 半導体駆動回路、及びそれを用いた半導体装置
JP2011211836A (ja) * 2010-03-30 2011-10-20 Panasonic Corp スイッチングデバイス駆動装置および半導体装置
JP2014089487A (ja) * 2011-02-18 2014-05-15 Panasonic Corp パワーデバイス装置
JP5569460B2 (ja) * 2011-04-21 2014-08-13 株式会社デンソー 負荷駆動装置
JP5510478B2 (ja) * 2012-03-02 2014-06-04 株式会社デンソー スイッチング素子の駆動回路
US9780636B2 (en) * 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US9755639B2 (en) * 2015-03-02 2017-09-05 Infineon Technologies Austria Ag Device and method for an electronic circuit having a driver and rectifier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335484A (zh) * 2007-06-27 2008-12-31 三菱电机株式会社 栅极驱动装置
JP2013172617A (ja) * 2012-02-22 2013-09-02 Denso Corp スイッチング素子の駆動回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111630778A (zh) * 2018-01-18 2020-09-04 株式会社电装 驱动对象开关的驱动电路
CN111630778B (zh) * 2018-01-18 2023-11-17 株式会社电装 驱动对象开关的驱动电路
CN111103440A (zh) * 2018-10-26 2020-05-05 航天科工惯性技术有限公司 一种加速度计表芯的测试装置、***及方法
CN109951183A (zh) * 2019-03-07 2019-06-28 华为技术有限公司 一种芯片、信号位移电路及电子设备
CN109951183B (zh) * 2019-03-07 2020-12-25 华为技术有限公司 一种芯片、信号位移电路及电子设备

Also Published As

Publication number Publication date
US10848145B2 (en) 2020-11-24
CN107534383B (zh) 2020-09-01
US20180083610A1 (en) 2018-03-22
WO2016181597A1 (ja) 2016-11-17
JPWO2016181597A1 (ja) 2018-03-01
JP6882976B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
CN107534383A (zh) 驱动电路、开关控制电路以及开关装置
CN104604134B (zh) 半导体装置
JP4804142B2 (ja) 高速ゲート駆動回路
CA2989672C (en) Physical topology for a power converter
CA2930187A1 (en) Commutation cell, power converter and compensation circuit having dynamically controlled voltage gains
CA2943292A1 (en) Gate driver controlling a collector to emitter voltage variation of an electronic switch and circuits including the gate driver
US9660643B2 (en) Method and apparatus to improve power device reliability
CN108063541A (zh) 栅极驱动电路及开关电源装置
CN106452076B (zh) 电压控制方法、三分段驱动器以及驱动电路
US10135426B1 (en) Gate charge and discharge regulating circuit for gate control device
JP6956386B2 (ja) 負電圧生成回路およびこれを用いた電力変換装置
TWI484756B (zh) 具較佳安全操作區及抗雜訊能力的浮接閘驅動器電路以及平移切換信號準位的方法
CN203119868U (zh) 电平移位电路
CN108075755A (zh) 功率模块与其控制方法
US9912331B2 (en) Gate driver that drives with a sequence of gate resistances
JP6303060B1 (ja) ゲート駆動回路
US10014763B2 (en) Protection circuit for semiconductor switching element, and power conversion device
CN110336549B (zh) 一种基于双电压控制型器件的单驱动串联均压电路
JP2014079086A (ja) 電圧駆動型半導体素子の駆動回路
JP6627351B2 (ja) スイッチング回路装置
US6813169B2 (en) Inverter device capable of reducing through current
Bhalla et al. Ultra-high voltage (40kV) switches implemented using SiC super cascodes
JP6288220B2 (ja) 電圧駆動型半導体素子の駆動回路
US9755498B2 (en) Semiconductor device, and inverter, converter and power conversion device employing the same
CN206099773U (zh) 三分段驱动器以及驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200528

Address after: Kyoto Japan

Applicant after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Applicant before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Kyoto Japan

Patentee after: Nuvoton Technology Corporation Japan

Address before: Kyoto Japan

Patentee before: Panasonic semiconductor solutions Co.,Ltd.