WO2016181597A1 - 駆動回路、スイッチング制御回路およびスイッチング装置 - Google Patents
駆動回路、スイッチング制御回路およびスイッチング装置 Download PDFInfo
- Publication number
- WO2016181597A1 WO2016181597A1 PCT/JP2016/001738 JP2016001738W WO2016181597A1 WO 2016181597 A1 WO2016181597 A1 WO 2016181597A1 JP 2016001738 W JP2016001738 W JP 2016001738W WO 2016181597 A1 WO2016181597 A1 WO 2016181597A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- terminal
- circuit
- current
- switching element
- voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
Definitions
- the present invention relates to a drive circuit, a switching control circuit, and a switching device.
- Patent Document 1 discloses a semiconductor circuit using a normally-off junction FET as a switching element.
- FIG. 12 is a circuit diagram of the semiconductor circuit described in Patent Document 1.
- the semiconductor circuit shown in the figure includes a normally-off junction FET (switching element) 201, a gate switching module 203, a diode 213, a Zener diode 214, a freewheel diode 202, a feedback capacitor 207, and an input capacitance. 208 and a parasitic diode 209.
- the junction FET 201 is disposed between the drain terminal 204 and the source terminal 205.
- the gate switching module 203 is disposed between the gate terminal 206 and the source terminal 205 of the junction FET 201, and in parallel with the gate resistor 211, a gate power supply 212 for applying a voltage to the junction FET 201, and the gate resistor 211. And a capacitor 215 connected thereto.
- the normally-off junction FET 201 has a low threshold value of 2.5 V, and the gate current is limited by the gate resistor 211, so that it cannot be turned on at high speed. Therefore, by connecting the capacitor 215 in parallel, the charging current of the input capacitor 208 is caused to flow through a path different from the gate resistor 211, thereby realizing high-speed turn-on. Further, the gate resistor 211 can limit the current at the time of ON. On the other hand, when the capacitor is turned off, the capacitor 215 is charged when the capacitor is turned on. Therefore, the voltage of the capacitor 215 is applied between the gate terminal 206 and the source terminal 205, and the malfunction is unlikely to occur.
- GaN-GIT Gate Injection Transistor
- GaN gallium nitride
- the present invention has been made in view of the above problems, and is capable of adjusting a high-speed switching speed and supplying a stably controlled driving current to a voltage application-current-driven high-speed switching element. It is an object to provide a drive circuit, a switching control circuit, and a switching device that can be used.
- a driving circuit is supplied with a power supply voltage and an input signal, and drives a switching element having a first terminal, a second terminal, and a control terminal in accordance with the input signal.
- a drive circuit a positive power supply terminal to which the power supply voltage is supplied, an input terminal to which the input signal is input, a ground terminal connected to the second terminal of the switching element, and the supplied power supply
- a first output terminal capable of outputting a voltage according to the input signal, a current source circuit, and a second output terminal connected to the current source circuit and different from the first output terminal;
- the drive circuit includes a first current obtained by converting the power supply voltage output from the first output terminal by a first impedance circuit, and the current source circuit via the second output terminal.
- a second current output and drives the switching element by supplying to the control terminal.
- a switching control circuit is supplied with a power supply voltage and an input signal, and controls a switching element having a first terminal, a second terminal, and a control terminal in accordance with the input signal.
- the power supply voltage includes a first impedance circuit including a predetermined resistive element and a current source circuit, and when the switching control circuit turns on the switching element, the power supply voltage is the first impedance circuit.
- the switching element is controlled by supplying the first current converted in step 1 and the second current output from the current source circuit to the control terminal.
- high-speed switching can be achieved while adjusting the turn-on time and the turn-off time for the voltage application-current drive type switching element, and a stable drive current can be supplied.
- FIG. 1 is a diagram illustrating a circuit configuration of a switching device and a load according to the first embodiment.
- FIG. 2 is a diagram illustrating an example of a circuit configuration of the drive control circuit.
- FIG. 3 is a diagram illustrating signal waveforms in the switching device according to the first embodiment.
- FIG. 4 is a circuit diagram of a negative power supply circuit according to a modification of the first embodiment.
- FIG. 5 is a circuit diagram illustrating the self-turn-on phenomenon of the conventional switching device described in Patent Document 2.
- FIG. 6 is a circuit diagram of a switching device and a load according to the second embodiment.
- FIG. 7 is a diagram illustrating signal waveforms in the switching device according to the second embodiment.
- FIG. 8 is a circuit diagram of a drive control circuit according to the third embodiment.
- FIG. 9 is a diagram illustrating signal waveforms in the switching device according to the third embodiment.
- FIG. 10 is a circuit diagram of a switching device and a load according to the fourth embodiment.
- FIG. 11 is a diagram illustrating signal waveforms in the switching device according to the fourth embodiment.
- FIG. 12 is a circuit diagram of the semiconductor circuit described in Patent Document 1. In FIG.
- the junction FET 201 has a parasitic diode 209 in parallel with the gate-source input capacitance 208.
- the threshold value for turning on the junction type FET 201 is about 2.5 V.
- the gate-source voltage is controlled by connecting a diode 213 and a Zener diode 214 in series between the gate terminal 206 and the source terminal 205 of the junction FET 201. .
- the charging / discharging current of the input capacitor 208 is adjusted by the gate resistor 211, and the capacitor 215 causes the charging current of the input capacitor 208 to flow through a path different from the gate resistor 211, thereby realizing high-speed turn-on.
- the voltage of the capacitor 215 charged at the time of on is applied as a negative voltage between the gate and the source. This makes it difficult to cause a self-turn-on malfunction.
- Self-turn-on malfunction is also called false firing, and as an example, as the voltage at the drain terminal 204 rises during turn-off, a charging current flows through the feedback capacitor 207, thereby increasing the gate voltage and turning on the junction FET 201. It is a phenomenon that it works. This false firing is more likely to occur as the change rate dV / dt of the drain terminal voltage as a use environment is larger, and as the gate line is longer and the parasitic impedance is larger. From this point of view, in order to suppress false firing, measures are taken such as mounting with a low impedance between the gate and the source when off, or applying a negative voltage as described above.
- the switching element is a normally-off junction FET 201, and aims to solve the problem of controlling the gate-source voltage with high accuracy at the time of ON.
- the switching element according to the present invention is a voltage application-current drive type switching element, which is a normally-off operation, has a low threshold value for turning on, and has a small input capacitance, so that a self-turn-on malfunction is caused. It is common to have countermeasure issues. However, the difference is that the gate current needs to be controlled rather than the gate-source voltage at the time of ON.
- the charge / discharge voltage of the capacitor affects the gate inflow current when the switching element is turned on and the gate outflow current when the switching element is turned off, that is, the turn-on time and the turn-off time.
- the charge / discharge voltage of the capacitor varies depending on the ON time, the capacitance value of the capacitor, the drive voltage, and the like.
- the present invention has been made to solve the above-described problems.
- a high-speed switching speed is adjusted, and a stably controlled drive current is provided. It is an object to provide a drive circuit, a switching control circuit, and a switching device that can be supplied.
- FIG. 1 is a diagram illustrating a circuit configuration of the switching device 100 and the load 1 according to the first embodiment
- FIG. 2 is a diagram illustrating an example of a circuit configuration of the drive control circuit 5
- the switching device 100 includes a switching element 2 and a switching control circuit 80.
- the switching element 2 has a first terminal that is a drain terminal, a second terminal that is a source terminal, and a control terminal that is a gate terminal.
- the switching element 2 is a voltage application-current drive type switching element, for example, GaN-GIT.
- the power supply voltage Ecc is applied in a pulse form to the load 1 by the on / off operation of the switching element 2.
- the current Ig is an inflow current to the gate terminal of the switching element 2.
- the current Ig is supplied by the current Ig1 and the current Ig2, and when it is negative, the current is discharged.
- the switching control circuit 80 is a circuit that controls the application state of the power supply voltage Ecc to the load 1, and includes a drive circuit 20, a first impedance circuit 90, and a second impedance circuit 95. More specifically, the switching control circuit 80 controls the switching operation of the switching element 2 that switches whether the power supply voltage Ecc is applied to the load 1.
- the drive circuit 20 includes a drive control circuit 5, a current source circuit 10, a first switch 11, a second switch 12, a third switch 13, a fourth switch 14, a fifth switch 15, and a positive power supply terminal. 21, input terminal 22, ground terminal 23, negative power supply terminal 24, first output terminal 25, second output terminal 26, and third output terminal 27.
- the drive circuit 20 is a circuit mainly composed of a semiconductor and integrated. The integration (one-chip) of the drive circuit 20 is not limited to the circuit configuration of the drive circuit 20 shown in FIG. 1, and the required characteristics of the switching control circuit 80 and the switching device 100 (as an example) , Downsizing, low power consumption, cost, etc.) may be changed as appropriate.
- a positive voltage Vcc which is a power supply voltage, is supplied from the positive power supply 3 to the positive power supply terminal 21, and a negative voltage Vee is supplied from the negative power supply 4 to the negative power supply terminal 24.
- the drive pulse signal Vin that is an input signal is input to the input terminal 22.
- the first output terminal 25 is a terminal capable of outputting the positive voltage Vcc supplied to the switching control circuit 80 in accordance with the input signal Vin.
- the second output terminal 26 is a terminal different from the first output terminal 25 connected to the current source circuit 10.
- the third output terminal 27 is a terminal connected to the other end of the second switch 12 and connected to the gate terminal via the second impedance circuit 95.
- the drive control circuit 5 receives the drive pulse signal Vin via the input terminal 22 and outputs signals S0 to S5 via the terminals S0 to S5, respectively.
- the current source circuit 10 supplies the constant current Ig1 to the gate terminal of the switching element 2 via the second output terminal 26 when the signal S0 is at the H level.
- the first switch 11 is turned on when one end is connected to the positive power supply terminal 21 and the signal S1 is at the H level.
- the second switch 12 is a negative voltage switch having one end connected to the negative power supply terminal 24, and is turned on when the signal S2 is at the H level.
- the third switch 13 is a first discharging switch connected between the other end of the first switch 11 and the negative power supply terminal 24, and is turned on when the signal S3 is at the H level.
- the fourth switch 14 is a second discharge switch connected between the gate terminal of the switching element 2 and the negative power supply terminal 24, and is turned on when the signal S4 is at the H level.
- the fifth switch 15 is connected between the gate terminal and the Gnd terminal of the switching element 2 and is turned on when the signal S5 is at the H level.
- the first impedance circuit 90 includes a capacitor 6 and a first resistor 7.
- the capacitor 6 and the first resistor 7 connected in series with each other are connected between the other end of the first switch 11 and the gate terminal of the switching element 2.
- the first impedance circuit 90 may include circuit elements other than the first resistor 7 and the capacitor 6.
- the second impedance circuit 95 includes a second resistor 8.
- the second resistor 8 is connected between the other end of the second switch 12 and the gate terminal of the switching element 2.
- the second impedance circuit 95 may include circuit elements other than the second resistor 8.
- the drive control circuit 5 includes a reference voltage source 50, resistors 51 to 54, comparators 55, 56 and 66, AND circuits 57, 61 to 63, 65, and 67 to 68.
- OR circuit 60, inverters 58 and 64, and delay circuit 59 are provided.
- the reference voltage source 50 generates a reference voltage Vr.
- Resistors 51 and 52 divide positive voltage Vcc.
- Resistors 53 and 54 divide the voltage difference between negative voltage Vee and reference voltage Vr.
- the comparator 55 compares the divided value of the positive voltage Vcc with the reference voltage Vr, and outputs an “H” level to the AND circuit 57 when the positive voltage Vcc is equal to or higher than a predetermined value.
- the comparator 56 compares the divided voltage value of the difference voltage between the negative voltage Vee and the reference voltage Vr with the Gnd potential, and outputs an “H” level to the AND circuit 57 when the negative voltage Vee is equal to or lower than a predetermined value.
- Inverter 58 outputs the inverted signal of AND circuit 57 as signal S5.
- Delay circuit 59 delays input signal Vin by delay time Td and outputs the delayed signal to OR circuit 60 and AND circuit 62.
- the OR circuit 60 receives the input signal Vin and the output of the delay circuit 59.
- the AND circuit 61 receives the output of the OR circuit 60 and the output of the AND circuit 57, and outputs a signal S0.
- the AND circuit 62 receives the input signal Vin and the output of the delay circuit 59.
- the AND circuit 63 receives the output of the AND circuit 62 and the output of the AND circuit 57, and outputs a signal S1.
- Inverter 64 inverts the output of OR circuit 60.
- the AND circuit 65 receives the output of the inverter 64 and the output of the AND circuit 57, and outputs a signal S2.
- the comparator 66 compares the gate voltage with the reference voltage Vr, and outputs an “H” level to the AND circuit 67 when the gate voltage is lower than the reference voltage Vr.
- the AND circuit 67 receives the output of the inverter 64 and the output of the comparator 66.
- the AND circuit 68 receives the output of the AND circuit 67 and the output of the AND circuit 57, and outputs a signal S3 and a signal S4.
- the comparator 55 outputs the detection comparison result of the positive voltage Vcc, and the comparator 56 outputs the detection comparison result of the negative voltage Vee.
- the switching control circuit 80 is operable.
- the AND circuit 57 outputs “L” level, the switching control circuit 80 stops. That is, the signal S5, which is an inverted signal of the output of the AND circuit 57, becomes “H” level when the switching control circuit 80 is stopped, and the fifth switch 15 is turned on to ground the gate of the switching element 2.
- the output of the AND circuit 57 at the “L” level is input to the AND circuits 61, 63, 65 and 68, and the signals S0 to S4 corresponding to these outputs are set to the “L” level, and the corresponding current source circuit. 10.
- the first switch 11, the second switch 12, the third switch 13, and the fourth switch 14 are turned off.
- Each signal waveform in FIG. 3 represents an operation state in which the signal S5 is at “L” level, that is, when the switching control circuit 80 is in operation.
- the constant current Ig1 charges the gate-source capacitance of the gate terminal of the switching element 2 connected to the negative power source Vee. This current is set to several mA to several tens mA, and the potential of the gate terminal is Almost no change from the negative voltage Vee.
- the output of the AND circuit 62 becomes “H” level, so that the signal S1 also becomes “H” level, and the first switch 11 is turned on.
- a positive voltage Vcc is applied to a first impedance circuit 90, which is a series circuit of a capacitor 6 and a first resistor 7, and a surge-like current Ig2 is supplied to the gate terminal of the switching element 2 via the circuit. Charge the battery.
- the GaN-GIT assumed as the switching element 2 shifts to the ON state when the gate-source voltage exceeds a threshold voltage determined by the element performance. This transition period can be adjusted by the resistance value of the first resistor 7.
- the outputs of the OR circuit 60 and the AND circuit 61 become “L” level, and the current source circuit 10 stops supplying current.
- the signal S2 that is the output of the AND circuit 65 becomes "H” level, and the second switch 12 is turned on.
- the gate terminal of the switching element 2 is connected to the negative voltage terminal of the negative power source 4 through the second resistor 8 and the second switch 12 to discharge the gate capacitance. This discharge rate can be adjusted by the resistance value of the second resistor 8.
- the output of the comparator 66 is inverted from the “L” level to the “H” level, and the AND circuit 67 and Signals S3 and S4 output via 68 become "H" level.
- the fourth switch 14 is turned on by the signal S 4, and the gate terminal of the switching element 2 is connected to the negative power supply terminal 24.
- the third switch 13 is turned on by the signal S3, and the capacitor 6 is discharged through the first resistor 7, the third switch 13, and the fourth switch 14.
- the third switch 13 is turned on / off in synchronization with the second switch 12.
- the third switch 13 becomes conductive after a predetermined time elapses after the second switch 12 becomes conductive.
- the period after time t4 is the OFF period of the switching element 2, and the gate terminal is connected to the negative power source with a low impedance, so that it is possible to prevent a self-turn-on malfunction due to fluctuations in the drain voltage. Become.
- the third switch 13 and the fourth switch 14 are discharge switches for discharging the electric charge accumulated in the first impedance circuit 90 when the switching element 2 becomes conductive when the switching element 2 is turned off.
- the period from the time t0 to t1 and the period from the time t2 to t3 are set by the delay time Td by the delay circuit 59.
- the positive power source 3 ( The dead time for preventing a short circuit between the positive voltage Vcc) and the negative power source 4 (negative voltage Vee) is preferably as short as possible.
- the drive circuit 20 includes the current Ig2, which is the first current obtained by converting the positive voltage Vcc output from the first output terminal 25 by the first impedance circuit 90, and the current source circuit 10.
- the switching element 2 is driven by supplying the current terminal Ig1 that is the second current output via the second output terminal 26 to the gate terminal.
- the current path for charging the gate terminal of the switching element 2 includes the rapid charging path via the first impedance circuit 90 that is a CR series circuit, It is divided into a gate current control path via the current source circuit 10.
- the transition time at turn-on and the rate of change of voltage and current (slew rate) can be adjusted, and a stable on-state exhibiting low on-resistance can be secured.
- the gate voltage when OFF is set to a negative voltage. Thereby, it is possible to prevent malfunction such as self-turn-on.
- two or more drive paths (fourth switch 14 and second impedance circuit 95) through different resistance values are provided as connection paths to the negative power source at the time of turn-off.
- the transition time at the time of turn-off and the rate of change of voltage and current (slew rate) can be adjusted, and the capacitor 6 on the drive path is discharged, so that it is always possible to prepare for turn-on under the same conditions.
- the switching control circuit 80 includes the first impedance circuit 90 and the current source circuit 10, and the positive voltage Vcc is the first impedance circuit 90 when the switching element 2 is turned on.
- the switching element 2 is controlled by supplying the converted current Ig2 and the current Ig1 output from the current source circuit 10 to the gate terminal.
- the switching control circuit 80 turns on the second switch 12 to discharge the gate terminal when the switching element 2 is turned off.
- the gate terminal, the second impedance circuit 95, the third output terminal 27, A path constituted by the second switch 12 and the negative power supply terminal 24, and a gate terminal, a second output terminal 26, a fourth switch 14 and a negative power supply terminal 24 that discharge the gate terminal by bringing the fourth switch 14 into a conductive state.
- a path constituted by As a result the same effect as that of the drive circuit 20 is achieved.
- the switching device 100 includes a switching control circuit 80 and the switching element 2. Thereby, the same effect as the drive circuit 20 and the switching control circuit 80 is produced.
- Equation 2 If the resistance value of the first resistor 7 is Rs, the voltage Vc across the capacitor 6 during the OFF period of the switching element 2 is expressed by Equation 2.
- Vc (Vcc ⁇ Vf) ⁇ exp [ ⁇ t / (Cs ⁇ Rs)] (Formula 2)
- the negative power source has been described as a constant voltage source that supplies the negative voltage Vee, the present invention is not limited to this.
- the constant voltage Vdd can be generated from the control circuit power supply Vcc by a series regulator as shown in FIG. 4 and converted to a negative potential by an inverting switched capacitor converter.
- FIG. 4 is a circuit diagram of a negative power supply circuit according to a modification of the first embodiment.
- a negative power supply circuit 48 includes a series regulator 40, capacitors 41, 44 and 47, and switches 42, 43, 45 and 46.
- the negative power supply circuit 48 steps down the input positive voltage Vcc to a predetermined voltage Vdd and outputs it to the capacitor 41.
- the switches 42 and 43 are turned on and off at the same time, and the switches 45 and 46 are turned on and off exclusively with the switches 42 and 43.
- Capacitor 44 is charged to voltage Vdd when switches 42 and 43 are on. When switches 45 and 46 are on, the charge on capacitor 44 is discharged to capacitor 47.
- the voltage Vdd is generated in the capacitor 47, and the positive potential side is connected to Gnd. Therefore, the voltage Vdd is inverted and output as the negative voltage Vee.
- the negative voltage Vee varies in parameters such as the power supply voltage Vcc. It becomes a constant voltage in which the influence of is suppressed.
- the switching control circuit 80 can be easily designed such as setting constants of Cs and Rs.
- the current source circuit 10 has been described as a circuit that supplies a predetermined current in response to the signal S0, the degree of freedom in design and versatility can be improved by adjusting the predetermined current value. Can be planned. Although not shown in particular, it is possible to adjust the current value of the current source circuit 10 by providing a terminal for adjustment in the drive circuit 20 and, for example, a resistance value connected to the adjustment terminal.
- FIG. 5 is a circuit diagram illustrating the self-turn-on phenomenon of the conventional switching device described in Patent Document 2 (International Publication No. 2010/070899).
- the figure shows a general bridge configuration, in which a high-side switch 320 and a low-side switch 301 are connected in cascade.
- a charge current flows through the parasitic capacitance 307 between the drain and gate of the low-side switch 301, so that the gate voltage of the low-side switch 301 may rise and self-turn on.
- the problems of the conventional switching device can be solved.
- the switching device 110 according to the second embodiment has a circuit configuration for switching the high-side switch element and the low-side switch connected in cascade.
- the switching apparatus 110 according to the present embodiment will be described with a focus on differences from the first embodiment, omitting the description of the same components as those of the first embodiment.
- FIG. 6 is a diagram illustrating a circuit configuration of the switching device 110 and the load 1 according to the second embodiment
- FIG. 7 is a diagram illustrating signal waveforms in the switching device 110 according to the second embodiment.
- the switching device 110 includes switching elements 2 a and 2 b and switching control circuits 81 and 82.
- the switching elements 2a and 2b are GaN-GIT.
- the switching elements 2a and 2b are alternately turned on / off, whereby the power supply voltage Ecc is applied to the load 1 in a pulsed manner.
- the current Ig20 is an inflow current to the gate terminal of the switching element 2a. When the current Ig20 is positive, the current is supplied by the current Ig21 and the current Ig22. When the current Ig20 is negative, the current is discharged.
- the current Ig10 is an inflow current to the gate terminal of the switching element 2b.
- the current Ig10 is positive, the current is supplied by the currents Ig11 and Ig12, and when it is negative, the current is discharged.
- the switching control circuits 81 and 82 are circuits that control the application state of the power supply voltage Ecc to the load 1.
- the switching control circuit 81 includes a drive circuit 20A, a first impedance circuit 91, and a second impedance circuit 96.
- the switching control circuit 82 includes a drive circuit 20B, a first impedance circuit 92, and a second impedance circuit 97.
- the source of the switching element 2a and the drain of the switching element 2b are connected, the drain of the switching element 2a is connected to the power supply terminal (power supply voltage Ecc), and the source of the switching element 2b is connected to the Gnd terminal.
- the gate of the switching element 2a is connected to the drive circuit 20A, and the gate of the switching element 2b is connected to the drive circuit 20B. With this connection configuration, the switching element 2a functions as a high-side switch, and the switching element 2b functions as a low-side switch.
- the drive circuit 20A has the same configuration as the drive circuit 20 according to the first embodiment, and includes a drive control circuit 5a, a current source circuit 30, a first switch 31, a second switch 32, and a third switch 33.
- the fourth switch 34 and the fifth switch 35 are provided.
- the drive circuit 20B has the same configuration as the drive circuit 20 according to the first embodiment, and includes a drive control circuit 5, a current source circuit 10, a first switch 11, a second switch 12, and a third switch 13.
- the fourth switch 14 and the fifth switch 15 are provided.
- the one end of the first switch 31 is connected to the positive voltage terminal of the positive power source 3A, and is turned on when the signal S21 is at the H level.
- One end of the second switch 32 is connected to the negative voltage terminal of the negative power supply 4A and is turned on when the signal S22 is at the H level.
- the third switch 33 is connected between the other end of the first switch 31 and the negative voltage terminal of the negative power source 4A, and is turned on when the signal S23 is at the H level.
- the fourth switch 34 is connected between the gate terminal of the switching element 2a and the negative voltage terminal of the negative power supply 4A, and is turned on when the signal S24 is at the H level.
- the fifth switch 35 is connected between the gate terminal and the Gnd terminal of the switching element 2a, and is turned on when the signal S25 is at the H level.
- the first impedance circuit 91 includes a capacitor 6a and a first resistor 7a.
- the capacitor 6a and the first resistor 7a connected in series with each other are connected between the other end of the first switch 31 and the gate terminal of the switching element 2a.
- the first impedance circuit 91 may include circuit elements other than the first resistor 7a and the capacitor 6a.
- the second impedance circuit 96 includes a second resistor 8a.
- the second resistor 8a is connected between the other end of the second switch 32 and the gate terminal of the switching element 2a.
- the second impedance circuit 96 may include a circuit element other than the second resistor 8a.
- the drive control circuit 5a has the same configuration as the drive control circuit 5 according to the first embodiment.
- the switching control circuits 81 and 82 can use the switching control circuit 80 described in the first embodiment as an example.
- the switching control circuits 81 and 82 have been described as having the same circuit configuration, but the switching control circuits 81 and 82 may not have the same circuit configuration.
- the switching element 2b and the switching element 2a are alternately turned on and off.
- the input signals Vin2 and Vin1 input to the switching control circuits 81 and 82 both have a dead time that is an off period so that the switching elements 2a and 2b are not simultaneously turned on. That is, the switching element 2a is turned on during the off period of the switching element 2b, and the switching element 2b is turned on during the off period of the switching element 2a.
- Each signal waveform in FIG. 7 represents an operation state in which the signal S25 is at “L” level, that is, when the switching control circuit 81 is in operation.
- the input signal Vin2 of the switching control circuit 81 rises (becomes “H” level).
- the signals S22 to S24 are inverted from the previous “H” level to the “L” level, and the first switch 32, the second switch 33, and the third switch 34 are turned off.
- the signal S20 becomes “H” level, and the current source circuit 30 starts supplying the constant current Ig21 to the gate terminal of the switching element 2a.
- the constant current Ig21 charges the gate-source capacitance of the gate terminal of the switching element 2a connected to the negative power source 4A.
- This current is set to several mA to several tens mA, and the gate terminal potential Gate2 Hardly fluctuates from the negative voltage Vee2.
- the input signal Vin1 of the switching control circuit 82 is already at the “L” level, and the gate-source voltage of the switching element 2b is dropped to the negative power supply voltage Vee1.
- the signal S21 becomes “H” level, and the first switch 31 is turned on.
- a positive voltage Vcc2 is applied to a first impedance circuit 91, which is a series circuit of a capacitor 6a and a first resistor 7a, and a surge-like current Ig22 is supplied to the gate terminal of the switching element 2a via the circuit. Charge the battery.
- the GaN-GIT assumed as the switching element 2a transitions to the ON state when the gate-source voltage exceeds a threshold voltage determined by the element performance. This transition period can be adjusted by the resistance value of the first resistor 7a.
- the current source circuit 30 stops supplying current.
- the signal S22 becomes “H” level, and the second switch 32 is turned on.
- the gate terminal of the switching element 2a is connected to the negative voltage terminal (negative voltage Vee2) of the negative power source 4A through the second resistor 8a and the second switch 32, and the gate capacitance is discharged. This discharge rate can be adjusted by the resistance value of the second resistor 8a.
- the signals S23 and S24 become “H” level.
- the fourth switch 34 is turned on by the signal S24, and the gate terminal of the switching element 2a is connected to the negative voltage terminal (negative voltage Vee2) of the negative power supply 4A.
- the third switch 33 is turned on by the signal S23, and the capacitor 6a is discharged via the first resistor 7a, the third switch 33, and the fourth switch 34.
- a period from time t4 to time t5 described later is an off period of the switching element 2a. During this period, the input signal Vin1 becomes “H” level and the switching element 2b is driven.
- connection point potential Gnd2 fluctuates.
- the gate terminal of the switching element 2a is connected to the negative power source 4A with a low impedance, a self-turn-on malfunction is prevented. It is necessary to adjust the dead time of the input signal or the period from t2 to t4 so that the input signal Vin1 is inverted to the “L” level before time t5 and the switching element 2b is turned off.
- the input signal Vin2 rises again, and the above operation is repeated.
- the period from time t0 to t1 and the period from time t2 to t3 are set by the delay time Td, and this period is negative with the positive power supply 3A (positive voltage Vcc2) when the first switch 31 to the fourth switch 34 are switched.
- the dead time for preventing a short circuit with the power supply 4A (negative voltage Vee2) is preferably as short as possible.
- the current paths for charging the gate terminals of the two switching elements 2a and 2b that are alternately turned on and off pass through the first impedance circuits 91 and 92, which are CR series circuits, respectively. And a gate current control path via the current source circuits 30 and 10.
- the transition time at turn-on and the rate of change of voltage and current can be adjusted, and a stable on-state exhibiting low on-resistance can be secured.
- the gate voltage when OFF is set to a negative voltage.
- connection point potential fluctuates due to the ON operation of the other switching element during the OFF period it is possible to prevent malfunction such as self-turn-on.
- two or more drive paths through different resistance values are provided as connection paths to the negative power supply at the time of turn-off.
- the transition time at the time of turn-off and the rate of change of voltage and current (slew rate) can be adjusted, and the capacitors 6a and 6 on the drive path are discharged, so that it is always possible to prepare for turn-on under the same conditions. .
- the negative power source 4A of the switching control circuit 81 has been described as a constant voltage source.
- the constant voltage Vdd is generated by the series regulator and inverted. It can be generated by converting it to a negative potential with a switched capacitor converter of the type.
- the switching control circuit according to the present embodiment is The method is not limited. If the absolute value of the negative power supply potential Vee is large and the gate capacitance of the switching element 2 is large, the charging current from the drive path via the first impedance circuit is large at the start of supply, but the gate capacitance and the drive capacitor are charged. As it progresses, it decreases exponentially. For this reason, when the gate voltage reaches the turn-on threshold voltage of the switching element 2, the charging current decreases, and it may not be possible to turn on at high speed. In the present embodiment, the above problem can be solved by using another gate drive path in addition to the first impedance circuit.
- the driving circuit, the switching control circuit, and the switching device according to the third embodiment will be described focusing on differences from the driving circuit 20, the switching control circuit 80, and the switching device 100 according to the first embodiment.
- FIG. 8 is a circuit configuration diagram of the drive control circuit 5A according to the third embodiment
- FIG. 9 is a diagram illustrating signal waveforms in the switching device according to the third embodiment.
- the drive control circuit 5A shown in FIG. 8 differs from the drive control circuit 5 shown in FIG. 2 in that an AND circuit in which the signal obtained by inverting the output of the comparator 66 by the inverter 69 is changed to a three-input form. This is a point added to 61 inputs.
- the current source circuit 10 supplies a current of several hundred mA during a period set in the range of several nsec to several hundred nsec when the signal S0 rises and starts supplying current, and thereafter It is assumed that a constant current set to a level that stabilizes the ON state of the switching element 2 is supplied until the signal S0 falls.
- a gate charging current is supplied from the current source circuit 10 so as to supplement the CR drive path via the first impedance circuit that has been reduced during the turn-on operation. That is, when the gate-source voltage of the switching element 2 becomes equal to or higher than a predetermined voltage, the current Ig1 is output from the current source circuit 10. For this reason, high-speed turn-on can be easily achieved even if a negative voltage bias is applied when the switching element 2 is turned off.
- the current source circuit 10 supplies a constant current set to a level that stabilizes the ON state of the switching element 2. That is, the current source circuit 10 outputs the current Ig1 that is equal to or greater than the first current value for a predetermined period from the start of output of the current Ig2, and after the predetermined period has elapsed, the constant current is smaller than the first current value. A current Ig1 having a value is output.
- the signal S0 becomes “L” level at time t3 after the delay time Td from the falling edge of the input signal Vin at time t2. At this time, the current source circuit 10 stops operating. The subsequent operation is the same as in the first embodiment.
- the drive circuit when the switching element 2 is turned on, the drive circuit according to the present embodiment starts from supplying the Ig2 to the gate terminal in response to the input signal Vin and then from the current source circuit 10 after a predetermined time has elapsed. Ig1 is output.
- the gate charging current is supplied from the current source circuit 10 in addition to the first impedance circuit. Therefore, even when the absolute value of the negative power supply potential Vee is large and the gate capacitance of the switching element 2 is large, the gate charging current is supplied from the current source circuit 10 at the timing when the gate voltage reaches the turn-on threshold voltage of the switching element 2. Since it is replenished, it becomes possible to achieve a fast turn-on.
- the switching control circuit and the switching device according to the present embodiment differ in the configuration of the first impedance circuit.
- FIG. 10 is a diagram illustrating a circuit configuration of the switching device 120 and the load 1 according to the fourth embodiment
- FIG. 11 is a diagram illustrating signal waveforms in the switching device 120 according to the fourth embodiment.
- the switching device 120 includes a switching element 2 and a switching control circuit 83.
- the switching control circuit 83 is a circuit that controls the application state of the power supply voltage Ecc to the load 1 and includes a drive circuit 20 ⁇ / b> C, a first impedance circuit 93, and a second impedance circuit 95.
- the drive circuit 20C includes a drive control circuit 5B, a current source circuit 10, a first switch 11, a second switch 12, a fourth switch 14, a fifth switch 15, a positive power supply terminal 21, and an input terminal 22.
- a ground terminal 23 a negative power supply terminal 24, a first output terminal 25, a second output terminal 26, and a third output terminal 27.
- the driving circuit 20C, the switching control circuit 83, and the switching device 120 according to the present embodiment will be described with respect to the same configuration and operation as the driving circuit 20, the switching control circuit 80, and the switching device 100 according to the first embodiment. The description will be centered on the different points.
- the signal S1 is set at a predetermined turn-on period Tr that can be set corresponding to the turn-on time from the time t1. It is assumed that the signal is at “H” level only. That is, the drive circuit 20 ⁇ / b> C outputs the positive voltage Vcc from the first output terminal 25 to the first impedance circuit 93 only in the first period Tr of the period in which the switching element 2 is on.
- the first switch 11 is driven by a signal S1 that is at “H” level only during this period Tr.
- the capacitor 6, the third switch 13 for discharging the capacitor 6, and the signal S3 provided in the first impedance circuit 90 according to the first embodiment can be omitted.
- Equation 4 the average gate current Iga necessary for turning on the switching element 2 in the turn-on period Tr is expressed by Equation 4.
- Iga (Qg ⁇ Cgs ⁇ Vee) / Tr (Formula 4)
- the resistance value R7 of the first resistor 7 included in the first impedance circuit 93 is approximately expressed by Equation 5 so that the average current Iga can flow during the turn-on period Tr after the signal S1 rises. Is done.
- the average gate current Iga for turning on the switching element 2 during the turn-on period Tr and the resistance value R7 of the first resistor 7 included in the first impedance circuit 93 are expressed by Expression 4 and Expression 5 is set to satisfy.
- the transition time at turn-on and the rate of change of voltage and current (slew rate) can be adjusted, and a stable on-state exhibiting low on-resistance can be secured.
- the gate voltage when OFF is set to a negative voltage. Thereby, it is possible to prevent malfunction such as self-turn-on.
- first impedance circuit 93 and second impedance circuit 95 are provided as connection paths to the negative power source at the time of turn-off. Thereby, the transition time at the time of turn-off and the rate of change of voltage and current (slew rate) can be adjusted.
- the capacitor 6, the third switch 13 for discharging the capacitor 6 and the signal S3 provided in the first impedance circuit 90 according to the first embodiment can be omitted, and the circuit configuration can be simplified.
- the driving circuit As described above with reference to the drawings, the driving circuit according to the above embodiment, the switching control circuit including the driving circuit, and the switching device including the switching control circuit include the gate-source voltage of the switching element, Controls the current flowing into or out of the gate terminal.
- the drive circuit uses a first current path that passes through the first impedance circuit and a second current path that passes through the current source circuit as paths for the inflow current to the gate terminal. Have. With this configuration, it is possible to maintain a stable on-state after turning on at a fast and controllable turn-on time.
- the first impedance circuit may include a series circuit of a resistive element and a capacitive element.
- the inflow current at the time of turn-on is changed to a surge-like current whose peak value is controlled to enable high-speed turn-on, and after the gate voltage is fixed, the inflow current in the first current path is eliminated and the second current is eliminated.
- the drive loss can be suppressed as an inflow current of only the current path.
- the initial voltage of the capacitive element at the time of turn-on becomes constant by having a path for discharging the capacitive element of the first impedance circuit, so that the inflow current can be controlled more easily. It becomes.
- the first current path may be first conducted, and then the second current path may be passed when the gate-source voltage exceeds a predetermined voltage.
- the current source circuit supplies a current that is equal to or greater than the first current value for a predetermined time at the start of conduction of the second current path, and supplies a predetermined constant current that is equal to or less than the first current value during the subsequent conduction period. May be. Thereby, when the gate voltage reaches the turn-on threshold voltage, the inflow current is further increased, and the turn-on time can be further shortened.
- the negative power supply circuit that generates a negative voltage that is lower than the source terminal, and when switching elements are turned off, a negative voltage is applied between the gate and source, resulting in malfunction due to the self-turn-on phenomenon. Can be avoided.
- the negative voltage may be generated by reversing the voltage of the power supply voltage that has been stepped down and stabilized by a series regulator, with a inverting type switched capacitor converter. Thereby, the voltage can be stabilized.
- a third current path connected to the negative power supply circuit via the second impedance circuit, and a fourth current path connected to the negative power supply circuit with an impedance lower than that of the second impedance circuit.
- the fourth current path may be turned on when the gate-source voltage falls below a predetermined voltage after the third current path is turned on first. .
- the turn-off time that can be controlled at high speed can be achieved by controlling the outflow current at the time of turn-off.
- the first impedance circuit may be constituted by only a predetermined resistive element, and when the switching element is turned on, the first current path may be conducted for a predetermined time.
- the drive circuit according to the above embodiment may be realized as an LSI that is typically an integrated circuit.
- Each processing unit of the drive circuit may be individually made into one chip, or may be made into one chip so as to include a part or all of them.
- circuits are not limited to LSI, and may be realized by a dedicated circuit or a general-purpose processor.
- An FPGA Field Programmable Gate Array
- reconfigurable processor that can reconfigure the connection and setting of circuit cells inside the LSI may be used.
- the materials of the constituent elements shown above are all exemplified for specifically explaining the present disclosure, and the present disclosure is not limited to the exemplified materials.
- the connection relationship between the components is exemplified for specifically explaining the present disclosure, and the connection relationship for realizing the functions of the present disclosure is not limited thereto.
- the present invention is applicable to a semiconductor switching circuit having a semiconductor switching element, a module using the same, and the like.
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
入力信号Vinに応じてスイッチング素子を駆動する駆動回路(20)であって、正電圧Vccが供給される正電源端子(21)と、入力信号Vinが入力される入力端子(22)と、スイッチング素子(2)のソースに接続されるグランド端子(23)と、正電圧Vccを入力信号Vinに応じて出力することが可能な第1の出力端子(25)と、電流源回路(10)と、電流源回路(10)に接続された第2の出力端子(26)とを備え、駆動回路(20)は、第1の出力端子(25)から出力される正電圧Vccが第1インピーダンス回路(90)で変換された電流Ig2および電流源回路(10)から第2の出力端子(26)を経由して出力された電流Ig1をゲートに供給することによりスイッチング素子(2)を駆動する。
Description
本発明は、駆動回路、スイッチング制御回路およびスイッチング装置に関する。
特許文献1には、ノーマリオフの接合型FETをスイッチング素子に用いた半導体回路が開示されている。
図12は、特許文献1に記載された半導体回路の回路図である。同図に記載された半導体回路は、ノーマリオフの接合型FET(スイッチング素子)201と、ゲートスイッチングモジュール203と、ダイオード213と、ツェナーダイオード214と、フリーホイールダイオード202と、帰還容量207と、入力容量208と、寄生ダイオード209とで構成されている。接合型FET201は、ドレイン端子204とソース端子205との間に配置されている。ゲートスイッチングモジュール203は、接合型FET201のゲート端子206とソース端子205との間に配置され、ゲート抵抗211と、接合型FET201に電圧を印加するためのゲート電源212と、ゲート抵抗211と並列に接続されたコンデンサ215とを有している。
上記構成において、ノーマリオフの接合型FET201の閾値は2.5Vと低く、また、ゲート抵抗211によりゲート電流が制限されるため、高速にターンオンすることは不可能である。そこで、コンデンサ215を並列接続することで、ゲート抵抗211とは別の経路で入力容量208の充電電流を流し、高速なターンオンを実現している。またゲート抵抗211により、オン時の電流を制限することが可能である。一方、オフ時には、オン時にコンデンサ215が充電されているため、コンデンサ215の電圧がゲート端子206とソース端子205との間に印加され、誤動作を引き起こしにくい条件となっている。
ところで、窒化ガリウム(GaN)を用いたワイドバンドギャップ半導体素子であるGaN-GIT(Gate Injection Transistor)は、ノーマリオフ動作と低オン抵抗とを両立した電圧印加-電流駆動型の高速スイッチング素子として実用化が期待されている。
しかしながら、特許文献1に開示された半導体回路において、スイッチング素子を接合型FETからGaN-GITに置き換えた場合、スイッチング速度を調整しつつ、安定な駆動電流を供給することは困難である。
本発明は、上記課題に鑑みてなされたものであり、電圧印加-電流駆動型の高速スイッチング素子に対し、高速なスイッチング速度を調整し、かつ、安定に制御された駆動電流を供給することが可能な駆動回路、スイッチング制御回路およびスイッチング装置を提供することを目的とする。
上記課題を解決するため、本開示の一形態に係る駆動回路は、電源電圧および入力信号が供給され、前記入力信号に応じて第1端子、第2端子および制御端子を有するスイッチング素子を駆動する駆動回路であって、前記電源電圧が供給される正電源端子と、前記入力信号が入力される入力端子と、前記スイッチング素子の前記第2端子に接続されるグランド端子と、供給された前記電源電圧を、前記入力信号に応じて出力することが可能な第1の出力端子と、電流源回路と、前記電流源回路に接続された、前記第1の出力端子と異なる第2の出力端子とを備え、前記駆動回路は、前記第1の出力端子から出力される前記電源電圧が第1インピーダンス回路で変換された第1電流、および、前記電流源回路から前記第2の出力端子を経由して出力された第2電流を、前記制御端子に供給することにより前記スイッチング素子を駆動することを特徴とする。
また、本開示の一形態に係るスイッチング制御回路は、電源電圧および入力信号が供給され、前記入力信号に応じて、第1端子、第2端子および制御端子を有するスイッチング素子を制御するスイッチング制御回路であって、所定の抵抗性素子を含む第1インピーダンス回路と、電流源回路とを備え、前記スイッチング制御回路は、前記スイッチング素子をオン状態とするときに、前記電源電圧が前記第1インピーダンス回路で変換された第1電流、および、前記電流源回路から出力された第2電流を、前記制御端子に供給することにより前記スイッチング素子を制御することを特徴とする。
本発明に係る駆動回路によれば、電圧印加-電流駆動型のスイッチング素子に対し、ターンオン時間およびターンオフ時間を調整しつつ高速スイッチングを達成でき、安定した駆動電流を供給することが可能となる。
(本発明の基礎となった知見)
本発明者らは、背景技術の欄において記載したスイッチング素子に関し、以下の問題が生じることを見出した。
本発明者らは、背景技術の欄において記載したスイッチング素子に関し、以下の問題が生じることを見出した。
図12において、接合型FET201は、ゲート-ソース間の入力容量208と並列に、寄生ダイオード209を有している。接合型FET201をオンするための閾値は2.5V程度であり、接合型FET201を低損失にオンさせるためには、ゲート-ソース間電圧を高精度に制御する必要がある。図12に記載された半導体回路では、接合型FET201のゲート端子206とソース端子205との間に、ダイオード213とツェナーダイオード214とを直列接続することにより、ゲート-ソース間電圧を制御している。入力容量208の充放電電流はゲート抵抗211により調整されるとともに、コンデンサ215により、ゲート抵抗211とは別の経路で入力容量208の充電電流を流して高速なターンオンを実現している。一方、オフ時には、オン時に充電されたコンデンサ215の電圧が、ゲート-ソース間に負電圧として印加される。このことにより、セルフターンオンの誤動作を引き起こしにくくしている。
セルフターンオンの誤動作は、誤点弧とも呼ばれ、一例としてターンオフ時のドレイン端子204の電圧の上昇に伴い、帰還容量207に充電電流が流れることにより、ゲート電圧が上昇して接合型FET201がオン動作してしまうという現象である。この誤点弧は、使用環境としてドレイン端子電圧の変化速度dV/dtが大きいほど、また、ゲート線路の引き回しが長くて寄生インピーダンスが大きいほど発生しやすい。この観点から、誤点弧を抑制するには、オフ時のゲート-ソース間を低インピーダンスにするような実装、あるいは上記のように負電圧を印加するなどの対策が施される。
しかしながら、上記従来の構成では、スイッチング素子はノーマリオフの接合型FET201であり、オン時のゲート-ソース間電圧を高精度に制御するという課題の解決を目的としている。これに対し、本発明に係るスイッチング素子は、電圧印加-電流駆動型のスイッチング素子であり、ノーマリオフ動作であること、オンするための閾値が低いこと、および入力容量が小さいためにセルフターンオンの誤動作対策の課題があることなどで共通する。しかし、オン時のゲート-ソース間電圧よりもゲート電流を制御する必要があるという点で異なる。
また、スイッチング素子の駆動電流の経路にコンデンサのような容量性素子があると、ゲート-ソース間容量を急速に充放電することにより高速スイッチングを達成しながら、オン期間やオフ期間のほとんどは電流を流さないので駆動損失を低減できるという効果がある。つまり、上記コンデンサの充放電電圧は、スイッチング素子のターンオン時のゲート流入電流やターンオフ時のゲート流出電流、即ちターンオン時間やターンオフ時間に影響する。しかしながら、上記コンデンサの充放電電圧は、オン時間とコンデンサの静電容量値、駆動電圧などによって変動するといった問題点がある。
本発明は、このような問題点を解決すべくなされたものであり、電圧印加-電流駆動型の高速スイッチング素子に対し、高速なスイッチング速度を調整し、かつ、安定に制御された駆動電流を供給することが可能な駆動回路、スイッチング制御回路およびスイッチング装置を提供することにある。
以下、本発明の駆動回路、スイッチング制御回路およびスイッチング装置についての好ましい実施の形態を以下に説明する。
(実施の形態1)
図1は、実施の形態1に係るスイッチング装置100および負荷1の回路構成を示す図であり、図2は、駆動制御回路5の回路構成の一例を示す図であり、図3は実施の形態1に係るスイッチング装置100における信号波形を示す図である。
図1は、実施の形態1に係るスイッチング装置100および負荷1の回路構成を示す図であり、図2は、駆動制御回路5の回路構成の一例を示す図であり、図3は実施の形態1に係るスイッチング装置100における信号波形を示す図である。
[1-1.スイッチング装置の構成]
図1において、スイッチング装置100は、スイッチング素子2とスイッチング制御回路80とを備える。スイッチング素子2は、ドレイン端子である第1端子、ソース端子である第2端子およびゲート端子である制御端子を有している。スイッチング素子2は、電圧印加-電流駆動型のスイッチング素子であり、例えば、GaN-GITである。スイッチング素子2のオンオフ動作により、負荷1に電源電圧Eccがパルス状に印加される。
図1において、スイッチング装置100は、スイッチング素子2とスイッチング制御回路80とを備える。スイッチング素子2は、ドレイン端子である第1端子、ソース端子である第2端子およびゲート端子である制御端子を有している。スイッチング素子2は、電圧印加-電流駆動型のスイッチング素子であり、例えば、GaN-GITである。スイッチング素子2のオンオフ動作により、負荷1に電源電圧Eccがパルス状に印加される。
また、電流Igは、スイッチング素子2のゲート端子への流入電流である。電流Igがプラスの場合は電流Ig1と電流Ig2により電流供給となり、マイナスの場合は電流放電となる。
スイッチング制御回路80は、負荷1への電源電圧Eccの印加状態を制御する回路であり、駆動回路20と、第1インピーダンス回路90と、第2インピーダンス回路95とを備える。より具体的には、スイッチング制御回路80は、負荷1への電源電圧Eccの印加の有無を切り替えるスイッチング素子2のスイッチング動作を制御する。
駆動回路20は、駆動制御回路5と、電流源回路10と、第1スイッチ11と、第2スイッチ12と、第3スイッチ13と、第4スイッチ14と、第5スイッチ15と、正電源端子21と、入力端子22と、グランド端子23と、負電源端子24と、第1の出力端子25と、第2の出力端子26と、第3の出力端子27とを備える。駆動回路20は、主に半導体で構成されて集積化された回路である。なお、駆動回路20の集積化(ワンチップ化)は、図1で示された駆動回路20の回路構成に限定されるものではなく、スイッチング制御回路80およびスイッチング装置100の要求特性等(一例として、小型化、低消費電力化、コスト、等)に応じて適宜変更されてもよい。
正電源端子21には、正電源3から電源電圧である正電圧Vccが供給され、負電源端子24には、負電源4から負電圧Veeが供給される。
入力端子22には、入力信号である駆動パルス信号Vinが入力される。
第1の出力端子25は、スイッチング制御回路80に供給された正電圧Vccを、入力信号Vinに応じて出力することが可能な端子である。
第2の出力端子26は、電流源回路10に接続された、第1の出力端子25と異なる端子である。
第3の出力端子27は、第2スイッチ12の他端に接続され、第2インピーダンス回路95を介してゲート端子に接続された端子である。
駆動制御回路5は、入力端子22を経由して駆動パルス信号Vinを受電し、端子S0~S5を経由して、それぞれ、信号S0~S5を出力する。電流源回路10は、信号S0がHレベルの時に、第2の出力端子26を経由してスイッチング素子2のゲート端子へ定電流Ig1を供給する。
第1スイッチ11は、一端が正電源端子21接続され、信号S1がHレベルの時にオン状態となる。第2スイッチ12は、一端が負電源端子24に接続された負電圧用スイッチであり、信号S2がHレベルの時にオン状態となる。第3スイッチ13は、第1スイッチ11の他端と負電源端子24との間に接続された第1放電用スイッチであり、信号S3がHレベルの時にオン状態となる。第4スイッチ14は、スイッチング素子2のゲート端子と負電源端子24との間に接続された第2放電用スイッチであり、信号S4がHレベルの時にオン状態となる。第5スイッチ15は、スイッチング素子2のゲート端子とGnd端子との間に接続され、信号S5がHレベルの時にオン状態となる。
第1インピーダンス回路90は、コンデンサ6と第1抵抗7とを備える。互いに直列接続されたコンデンサ6および第1抵抗7は、第1スイッチ11の他端とスイッチング素子2のゲート端子との間に接続される。なお、第1インピーダンス回路90は、第1抵抗7およびコンデンサ6以外の回路素子を含んでもよい。
第2インピーダンス回路95は、第2抵抗8を備える。第2抵抗8は、第2スイッチ12の他端とスイッチング素子2のゲート端子との間に接続される。なお、第2インピーダンス回路95は、第2抵抗8以外の回路素子を含んでもよい。
図2に示すように、駆動制御回路5は、基準電圧源50と、抵抗51~54と、比較器55、56および66と、AND回路57、61~63、65、および67~68と、OR回路60と、インバータ58および64と、遅延回路59とを備える。
基準電圧源50は、基準電圧Vrを生成する。抵抗51および52は、正電圧Vccを分圧する。抵抗53および54は、負電圧Veeと基準電圧Vrとの差電圧を分圧する。比較器55は、正電圧Vccの分圧値と基準電圧Vrとを比較し、正電圧Vccが所定値以上の場合にAND回路57へ“H”レベルを出力する。比較器56は、負電圧Veeおよび基準電圧Vrの差電圧の分圧値とGnd電位とを比較し、負電圧Veeが所定値以下の場合にAND回路57へ“H”レベルを出力する。インバータ58は、AND回路57の出力を反転したものを信号S5として出力する。遅延回路59は、入力信号Vinを遅延時間Tdだけ遅延してOR回路60およびAND回路62へ出力する。OR回路60は、入力信号Vinと遅延回路59の出力とが入力される。AND回路61は、OR回路60の出力とAND回路57の出力とが入力され、信号S0を出力する。AND回路62は、入力信号Vinと遅延回路59の出力とが入力される。AND回路63は、AND回路62の出力とAND回路57の出力とが入力され、信号S1を出力する。インバータ64は、OR回路60の出力を反転する。AND回路65は、インバータ64の出力とAND回路57の出力とが入力され、信号S2を出力する。比較器66は、ゲート電圧と基準電圧Vrとを比較し、ゲート電圧が基準電圧Vrより低い場合にAND回路67へ“H”レベルを出力する。AND回路67は、インバータ64の出力と比較器66の出力とが入力される。AND回路68は、AND回路67の出力とAND回路57の出力とが入力され信号S3および信号S4を出力する。
[1-2.スイッチング制御回路の動作]
まず、スイッチング制御回路80の停止時の動作を説明する。ここで、スイッチング制御回路80の停止時とは、正電圧Vccが所定値より低い、あるいは負電圧Veeが所定値より高い、即ち、スイッチング制御回路80が、スイッチング素子2を充分にオンオフできない場合である。この場合には、入力信号Vinがスイッチング制御回路80に入力されてもスイッチング制御回路80を停止しておく必要がある。なお、スイッチング制御回路80を停止させる場合は、正電圧Vccまたは負電圧Veeが所定値よりも低い場合以外にもあり、例えば、周囲温度が異常に高い、または、外部からのリモート信号が入力されている場合などである。ここでは、本発明の理解を容易とするため、スイッチング制御回路80を停止させる場合の列挙については省略する。
まず、スイッチング制御回路80の停止時の動作を説明する。ここで、スイッチング制御回路80の停止時とは、正電圧Vccが所定値より低い、あるいは負電圧Veeが所定値より高い、即ち、スイッチング制御回路80が、スイッチング素子2を充分にオンオフできない場合である。この場合には、入力信号Vinがスイッチング制御回路80に入力されてもスイッチング制御回路80を停止しておく必要がある。なお、スイッチング制御回路80を停止させる場合は、正電圧Vccまたは負電圧Veeが所定値よりも低い場合以外にもあり、例えば、周囲温度が異常に高い、または、外部からのリモート信号が入力されている場合などである。ここでは、本発明の理解を容易とするため、スイッチング制御回路80を停止させる場合の列挙については省略する。
比較器55は正電圧Vccの検出比較結果を出力し、比較器56は負電圧Veeの検出比較結果を、それぞれ出力する。これより、比較器55および56の出力の論理積を演算するAND回路57が“H”レベルを出力する場合には、スイッチング制御回路80は動作可能である。一方、AND回路57が“L”レベルを出力する場合には、スイッチング制御回路80は停止する。つまり、AND回路57の出力の反転信号である信号S5は、スイッチング制御回路80の停止時に“H”レベルとなり、第5スイッチ15をON状態にしてスイッチング素子2のゲートを地絡する。同時に、“L”レベルのAND回路57の出力は、AND回路61、63、65および68に入力され、それらの各出力に対応する信号S0~S4を“L”レベルとし、対応する電流源回路10、第1スイッチ11、第2スイッチ12、第3スイッチ13および第4スイッチ14をオフ状態とする。
次に、スイッチング制御回路80の動作時の動作を、図1~図3を用いて説明する。
図3の各信号波形は、信号S5が“L”レベルの動作状態、つまり、スイッチング制御回路80の動作時を表している。
まず、図3の時刻t0において、入力信号Vinが立上る(“H”レベルとなる)と、インバータ64によって“L”レベルとなった信号がAND回路65および67に入力される。これにより、AND回路65および68の出力である信号S2~S4は、それまでの“H”レベルから“L”レベルへと反転し、第2スイッチ12、第3スイッチ13および第4スイッチ14はターンオフする。同時に、OR回路60およびAND回路61を介して出力される信号S0は“H”レベルとなり、電流源回路10は、定電流Ig1のスイッチング素子2のゲート端子への供給を開始する。定電流Ig1は、負電源Veeに接続されていたスイッチング素子2のゲート端子のゲート-ソース間容量を充電するが、この電流は数mA~数十mAに設定されており、ゲート端子の電位は負電圧Veeからほとんど変動しない。
次に、遅延回路59による遅延時間Td後の時刻t1において、AND回路62の出力は“H”レベルとなるので、信号S1も“H”レベルとなり、第1スイッチ11がターンオンする。コンデンサ6と第1抵抗7との直列回路である第1インピーダンス回路90には正電圧Vccが印加され、当該回路を介してサージ状の電流Ig2がスイッチング素子2のゲート端子へ供給され、ゲート容量を充電していく。スイッチング素子2として想定しているGaN-GITは、ゲート-ソース間電圧が素子性能で決まる閾値電圧を越えるとON状態に移行する。この移行期間は、第1抵抗7の抵抗値により調整可能である。
その後、スイッチング素子2のON期間において、GaN-GITのゲート-ソース間電圧はフォワード電圧Vfでクランプされるので、コンデンサ6と第1抵抗7との直列回路より供給される電流Ig2は無くなる。一方、低オン抵抗のON状態を維持するためにはゲート流入電流が必要であるが、このゲート流入電流は電流源回路10からの定電流Ig1によってまかなわれる。
次に、時刻t2において、入力信号Vinが“H”レベルから“L”レベルへと反転すると、AND回路62の出力は“L”レベルとなり、これにより、信号S1も“L”レベルとなり第1スイッチ11はターンオフする。
次に、遅延回路59による遅延時間Td後の時刻t3において、OR回路60およびAND回路61の出力は“L”レベルとなり、電流源回路10は電流供給を停止する。同時にAND回路65の出力である信号S2は“H”レベルとなり、第2スイッチ12はターンオンする。スイッチング素子2のゲート端子は第2抵抗8および第2スイッチ12を介して負電源4の負電圧端子に接続され、ゲート容量を放電していく。この放電速度は第2抵抗8の抵抗値により調整可能である。
次に、時刻t4において、放電によって低下したスイッチング素子2のゲート端子電圧が基準電圧Vr以下となると、比較器66の出力は“L”レベルから“H”レベルへと反転し、AND回路67および68を経由して出力される信号S3およびS4は、“H”レベルとなる。信号S4により第4スイッチ14はターンオンし、スイッチング素子2のゲート端子が負電源端子24へ接続される。これと共に、信号S3により第3スイッチ13がターンオンし、コンデンサ6は、第1抵抗7、第3スイッチ13および第4スイッチ14を介して放電される。第3スイッチ13は、第2スイッチ12に同期してオンオフする。より具体的には、第3スイッチ13は、スイッチング素子2がオフ状態となるとき、第2スイッチ12が導通状態となった後、所定の時間経過後に導通状態となる。この時刻t4以降の期間は、スイッチング素子2のOFF期間であり、ゲート端子は低インピーダンスで負電源へと接続されるので、ドレイン電圧の変動に対してセルフターンオンの誤動作を防止することが可能となる。
第3スイッチ13および第4スイッチ14は、スイッチング素子2がオフ状態となるときに導通状態となることにより、第1インピーダンス回路90に蓄積された電荷を放電させるための放電用スイッチである。
次に、時刻t5において、再び入力信号Vinが立ち上り(“H”レベルとなり)、上記動作を繰り返す。
なお、時刻t0~t1の期間および時刻t2~t3の期間は、遅延回路59による遅延時間Tdで設定されるが、当該期間は第1スイッチ11~第4スイッチ14の切り替わる際に正電源3(正電圧Vcc)と負電源4(負電圧Vee)との短絡を防ぐためのデッドタイムであって、可能な限り短いことが好ましい。
上記構成および動作によれば、駆動回路20は、第1の出力端子25から出力される正電圧Vccが第1インピーダンス回路90で変換された第1電流である電流Ig2、および、電流源回路10から第2の出力端子26を経由して出力された第2電流である電流Ig1を、ゲート端子に供給することによりスイッチング素子2を駆動する。
以上のように、本実施の形態に係る駆動回路20によれば、スイッチング素子2のゲート端子を充電する電流経路は、CR直列回路である第1インピーダンス回路90を経由する急速充電用経路と、電流源回路10を経由するゲート電流制御用経路とに分けられる。これにより、ターンオン時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できると共に、低オン抵抗性を示す安定なオン状態を確保することが可能となる。また、負電源を設けることでオフ時のゲート電圧が負電圧に設定される。これにより、セルフターンオンのような誤動作を防止することが可能となる。さらに、ターンオフ時の負電源への接続経路として、異なる抵抗値を介する2系統以上の駆動経路(第4スイッチ14および第2インピーダンス回路95)が設けられる。これにより、ターンオフ時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できると共に、駆動経路上にあるコンデンサ6を放電するので、常に同じ条件でターンオンに備えることが可能となる。
また、本実施の形態に係るスイッチング制御回路80は、第1インピーダンス回路90と、電流源回路10とを備え、スイッチング素子2をオン状態とするときに、正電圧Vccが第1インピーダンス回路90で変換された電流Ig2、および、電流源回路10から出力された電流Ig1を、ゲート端子に供給することによりスイッチング素子2を制御する。一方、スイッチング制御回路80は、スイッチング素子2をオフ状態とするときに、第2スイッチ12を導通状態にしてゲート端子を放電させる、ゲート端子、第2インピーダンス回路95、第3の出力端子27、第2スイッチ12および負電源端子24で構成された経路と、第4スイッチ14を導通状態にしてゲート端子を放電させる、ゲート端子、第2の出力端子26、第4スイッチ14および負電源端子24で構成された経路とを有する。これにより、上記駆動回路20と同様の効果が奏される。
また、本実施の形態に係るスイッチング装置100は、スイッチング制御回路80と、スイッチング素子2とを備える。これにより、駆動回路20およびスイッチング制御回路80と同様の効果が奏される。
なお、コンデンサ6の容量値をCsとし、スイッチング素子2のゲート-ソース間容量をCgsとすると、コンデンサ6を介してのゲート電流においてスイッチング素子2のゲート-ソース間電圧がフォワード電圧Vfに達するためのCsの条件は式1で表される。
Cs>Cgs・(Vf-Vee)/(Vcc-Vf) (式1)
また、第1抵抗7の抵抗値をRs、とすると、スイッチング素子2のオフ期間中のコンデンサ6の両端電圧Vcは、式2で表される。
Vc=(Vcc-Vf)・exp[-t/(Cs・Rs)] (式2)
上記式2より、Toff中にコンデンサ6を充電電圧(Vcc-Vf)の5%以下に放電するには、時定数Cs・RsがToffの1/3以下であればよい。即ち、スイッチング素子2のオフ期間の最小値をToff_minとすると、Rsの条件は式3で表される。
Rs<Toff_min/(3Cs) (式3)
なお、負電源は、負電圧Veeを供給する定電圧源として説明してきたが、これに限られない。別の態様として、例えば、図4のように制御回路用電源Vccからシリーズレギュレータにより定電圧Vddを生成し、反転型のスイッチトキャパシタコンバータで負電位に変換することによって生成することができる。
図4は、実施の形態1の変形例に係る負電源回路の回路図である。同図において、負電源回路48は、シリーズレギュレータ40と、コンデンサ41、44および47と、スイッチ42、43、45および46とを備える。負電源回路48は、入力された正電圧Vccを所定の電圧Vddに降圧してコンデンサ41に出力する。スイッチ42および43は、同時にオンオフし、スイッチ45および46は、スイッチ42および43と排他的にオンオフする。コンデンサ44は、スイッチ42および43がオンの時に電圧Vddに充電される。スイッチ45および46がオンの時に、コンデンサ44の電荷はコンデンサ47へ放電される。これにより、オンオフの期間が充分であれば、コンデンサ47には電圧Vddが発生し、その正電位側はGndに接続されるので、電圧Vddは反転して負電圧Veeとして出力される。以上のように、シリーズレギュレータ40によって生成された定電圧Vddが、反転型のスイッチトキャパシタコンバータによって負電圧Vee(=-Vdd)として出力されるので、負電圧Veeは電源電圧Vcc等のパラメータの変動による影響が抑制された定電圧となる。負電圧Veeを定電圧化することにより、Cs、Rsの定数設定などスイッチング制御回路80設計を容易化できる。
なお、電流源回路10は、信号S0に応じて所定の電流を供給する回路として説明したが、この所定の電流値を調整できるようにしておくことにより、設計上の自由度や汎用性の向上が図れる。特に図示はしないが、駆動回路20に調整用の端子を設け、一例としてその調整端子に接続する抵抗値によって電流源回路10の電流値を調整することが可能である。
(実施の形態2)
図5は、特許文献2(国際公開第2010/070899号)に記載された従来のスイッチング装置のセルフターンオン現象を説明する回路図である。同図には、一般的なブリッジ構成が示され、ハイサイドスイッチ320とローサイドスイッチ301とが縦列接続されている。この構成において、ハイサイドスイッチ320のターンオン時に、ローサイドスイッチ301のドレイン-ゲート間の寄生容量307に充電電流が流れることにより、ローサイドスイッチ301のゲート電圧が上昇してセルフターンオンする可能性がある。この従来のスイッチング装置のように、オンするためのゲート-ソース間電圧の閾値電圧が低い、または、ドレイン-ゲート間の寄生容量が大きくゲート-ソース間の入力容量が小さい高速スイッチ素子を有する場合に、セルフターンオンが発生し易いという問題がある。
図5は、特許文献2(国際公開第2010/070899号)に記載された従来のスイッチング装置のセルフターンオン現象を説明する回路図である。同図には、一般的なブリッジ構成が示され、ハイサイドスイッチ320とローサイドスイッチ301とが縦列接続されている。この構成において、ハイサイドスイッチ320のターンオン時に、ローサイドスイッチ301のドレイン-ゲート間の寄生容量307に充電電流が流れることにより、ローサイドスイッチ301のゲート電圧が上昇してセルフターンオンする可能性がある。この従来のスイッチング装置のように、オンするためのゲート-ソース間電圧の閾値電圧が低い、または、ドレイン-ゲート間の寄生容量が大きくゲート-ソース間の入力容量が小さい高速スイッチ素子を有する場合に、セルフターンオンが発生し易いという問題がある。
これに対して、本実施の形態に係るスイッチング装置110によれば、上記従来のスイッチング装置が有する問題を解決することができる。
実施の形態2に係るスイッチング装置110は、縦列接続されたハイサイドスイッチ素子およびローサイドスイッチをスイッチングさせるための回路構成を有している。以下、本実施の形態に係るスイッチング装置110について、実施の形態1と同じ構成要素については説明を省略し、実施の形態1と異なる点を中心に説明する。
図6は、実施の形態2に係るスイッチング装置110および負荷1の回路構成を示す図であり、図7は、実施の形態2に係るスイッチング装置110における信号波形を示す図である。
[2-1.スイッチング装置の構成]
図6において、スイッチング装置110は、スイッチング素子2aおよび2bと、スイッチング制御回路81および82とを備える。スイッチング素子2aおよび2bは、GaN-GITである。スイッチング素子2aおよび2bが交互にオンオフ動作することにより、負荷1に電源電圧Eccがパルス状に印加される。
図6において、スイッチング装置110は、スイッチング素子2aおよび2bと、スイッチング制御回路81および82とを備える。スイッチング素子2aおよび2bは、GaN-GITである。スイッチング素子2aおよび2bが交互にオンオフ動作することにより、負荷1に電源電圧Eccがパルス状に印加される。
また、電流Ig20は、スイッチング素子2aのゲート端子への流入電流である。電流Ig20がプラスの場合は電流Ig21と電流Ig22により電流供給となり、マイナスの場合は電流放電となる。
更に、電流Ig10は、スイッチング素子2bのゲート端子への流入電流である。電流Ig10がプラスの場合は電流Ig11と電流Ig12により電流供給となり、マイナスの場合は電流放電となる。
スイッチング制御回路81および82は、負荷1への電源電圧Eccの印加状態を制御する回路である。スイッチング制御回路81は、駆動回路20Aと、第1インピーダンス回路91と、第2インピーダンス回路96とを備える。また、スイッチング制御回路82は、駆動回路20Bと、第1インピーダンス回路92と、第2インピーダンス回路97とを備える。
スイッチング素子2aのソースとスイッチング素子2bのドレインとが接続され、スイッチング素子2aのドレインが電源端子(電源電圧Ecc)に接続され、スイッチング素子2bのソースがGnd端子に接続されている。スイッチング素子2aのゲートが駆動回路20Aに接続され、スイッチング素子2bのゲートが駆動回路20Bに接続されている。この接続構成により、スイッチング素子2aはハイサイドスイッチとして機能し、スイッチング素子2bはローサイドスイッチとして機能する。
駆動回路20Aは、実施の形態1に係る駆動回路20と同じ構成を有し、駆動制御回路5aと、電流源回路30と、第1スイッチ31と、第2スイッチ32と、第3スイッチ33と、第4スイッチ34と、第5スイッチ35とを備える。駆動回路20Bは、実施の形態1に係る駆動回路20と同じ構成を有し、駆動制御回路5と、電流源回路10と、第1スイッチ11と、第2スイッチ12と、第3スイッチ13と、第4スイッチ14と、第5スイッチ15とを備える。
第1スイッチ31は、一端が正電源3Aの正電圧端子に接続され、信号S21がHレベルの時にオン状態となる。第2スイッチ32は、一端が負電源4Aの負電圧端子に接続され、信号S22がHレベルの時にオン状態となる。第3スイッチ33は、第1スイッチ31の他端と負電源4Aの負電圧端子との間に接続され、信号S23がHレベルの時にオン状態となる。第4スイッチ34は、スイッチング素子2aのゲート端子と負電源4Aの負電圧端子との間に接続され、信号S24がHレベルの時にオン状態となる。第5スイッチ35は、スイッチング素子2aのゲート端子とGnd端子との間に接続され、信号S25がHレベルの時にオン状態となる。
第1インピーダンス回路91は、コンデンサ6aと第1抵抗7aとを備える。互いに直列接続されたコンデンサ6aおよび第1抵抗7aは、第1スイッチ31の他端とスイッチング素子2aのゲート端子との間に接続される。なお、第1インピーダンス回路91は、第1抵抗7aおよびコンデンサ6a以外の回路素子を含んでもよい。
第2インピーダンス回路96は、第2抵抗8aを備える。第2抵抗8aは、第2スイッチ32の他端とスイッチング素子2aのゲート端子との間に接続される。なお、第2インピーダンス回路96は、第2抵抗8a以外の回路素子を含んでもよい。
駆動制御回路5aは、実施の形態1に係る駆動制御回路5と同じ構成を有する。
つまり、スイッチング制御回路81および82は、それぞれ、一例として、実施の形態1で説明したスイッチング制御回路80を用いることができる。なお、図6では、スイッチング制御回路81および82は、同じ回路構成であるものとして説明したが、スイッチング制御回路81および82は、同じ回路構成でなくてもよい。
また、本実施の形態では、スイッチング素子2bとスイッチング素子2aとが交互にオンオフ動作する。スイッチング制御回路81および82に入力される入力信号Vin2およびVin1は、スイッチング素子2aおよびスイッチング素子2bが同時にオン状態とならないように、共にオフ期間となるデッドタイムを有する。つまり、スイッチング素子2bのオフ期間の間にスイッチング素子2aがオンとなり、スイッチング素子2aのオフ期間の間にスイッチング素子2bがオンとなるように設定される。
[2-2.スイッチング制御回路の動作]
スイッチング制御回路81および82の停止時の動作については、実施の形態1に係るスイッチング制御回路80の停止時の動作と同様であるので、説明を省略する。
スイッチング制御回路81および82の停止時の動作については、実施の形態1に係るスイッチング制御回路80の停止時の動作と同様であるので、説明を省略する。
次に、スイッチング制御回路81および82の動作時の動作を、図6および図7を用いて説明する。
図7の各信号波形は、信号S25が“L”レベルの動作状態、つまり、スイッチング制御回路81の動作時を表している。
まず、図6の時刻t0において、スイッチング制御回路81の入力信号Vin2が立上る(“H”レベルとなる)。これにより、信号S22~S24は、それまでの“H”レベルから“L”レベルへと反転し、第1スイッチ32、第2スイッチ33および第3スイッチ34は、ターンオフする。これと同時に、信号S20は“H”レベルとなり、電流源回路30は、定電流Ig21のスイッチング素子2aのゲート端子への供給を開始する。定電流Ig21は、負電源4Aに接続されていたスイッチング素子2aのゲート端子のゲート-ソース間容量を充電するが、この電流は数mA~数十mAに設定されており、ゲート端子の電位Gate2は負電圧Vee2からほとんど変動しない。なお、この時点で、スイッチング制御回路82の入力信号Vin1は、既に“L”レベルとなっており、スイッチング素子2bのゲート-ソース間電圧は負電源電圧Vee1に落とされている。
次に、遅延時間Td後の時刻t1において、信号S21は“H”レベルとなり、第1スイッチ31がターンオンする。コンデンサ6aと第1抵抗7aとの直列回路である第1インピーダンス回路91には正電圧Vcc2が印加され、当該回路を介してサージ状の電流Ig22がスイッチング素子2aのゲート端子へ供給され、ゲート容量を充電していく。スイッチング素子2aとして想定しているGaN-GITは、ゲート-ソース間電圧が素子性能で決まる閾値電圧を越えるとON状態に移行する。この移行期間は、第1抵抗7aの抵抗値により調整可能である。
その後、スイッチング素子2aのON期間において、GaN-GITのゲート-ソース間電圧はフォワード電圧Vfでクランプされるので、コンデンサ6aと第1抵抗7aとの直列回路より供給される電流Ig22は無くなる。一方、低オン抵抗のON状態を維持するためにはゲート流入電流が必要であるが、このゲート流入電流は電流源回路30からの定電流Ig21によってまかなわれる。
次に、時刻t2において、入力信号Vin2が“H”レベルから“L”レベルへと反転すると、信号S21は“L”レベルとなって第1スイッチ31はターンオフする。このとき、スイッチング制御回路82の入力信号Vin1も“L”レベルであり、本時刻から次にVin1が“H”レベルになる時刻までの期間が、入力信号Vin1とVin2とのデッドタイム期間である。
次に、遅延時間Td後の時刻t3において、信号S20が“L”レベルへと反転すると電流源回路30は電流供給を停止する。同時に信号S22は“H”レベルとなり、第2スイッチ32をターンオンする。スイッチング素子2aのゲート端子は第2抵抗8aおよび第2スイッチ32を介して負電源4Aの負電圧端子(負電圧Vee2)に接続され、ゲート容量を放電していく。この放電速度は第2抵抗8aの抵抗値により調整可能である。
次に、時刻t4において、放電によって低下したスイッチング素子2aのゲート端子電圧が基準電圧Vr以下となると、信号S23及びS24は“H”レベルとなる。信号S24により第4スイッチ34はターンオンし、スイッチング素子2aのゲート端子が負電源4Aの負電圧端子(負電圧Vee2)へ接続される。これと共に、信号S23により第3スイッチ33がターンオンし、コンデンサ6aは、第1抵抗7a、第3スイッチ33および第4スイッチ34を介して放電される。時刻t4から後述する時刻t5までの期間は、スイッチング素子2aのオフ期間であり、この期間内に入力信号Vin1は“H”レベルとなりスイッチング素子2bは駆動される。スイッチング素子2bのオン動作に伴い、接続点電位Gnd2は変動するが、スイッチング素子2aのゲート端子は低インピーダンスで負電源4Aに接続されているので、セルフターンオンの誤動作は防止される。なお、入力信号Vin1を時刻t5以前に“L”レベルへと反転させてスイッチング素子2bがオフ状態となっているように、入力信号のデッドタイムまたはt2~t4の期間を調整する必要がある。
次に、入力信号Vin1が“L”レベルとなった後の時刻t5において、再び入力信号Vin2が立ち上り、上記動作を繰り返す。時刻t0~t1の期間および時刻t2~t3の期間は、遅延時間Tdで設定されるが、当該期間は第1スイッチ31~第4スイッチ34の切り替わる際に正電源3A(正電圧Vcc2)と負電源4A(負電圧Vee2)との短絡を防ぐためのデッドタイムであって、可能な限り短いことが好ましい。
以上のように、本実施の形態によれば、交互にオンオフする2つのスイッチング素子2aおよび2bのゲート端子を充電する電流経路は、それぞれ、CR直列回路である第1インピーダンス回路91および92を経由する急速充電用経路と、電流源回路30および10を経由するゲート電流制御用経路とに分けられる。これにより、ターンオン時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できると共に、低オン抵抗性を示す安定なオン状態を確保することが可能となる。また、負電源を設けることでオフ時のゲート電圧が負電圧に設定される。これにより、オフ期間中に他方のスイッチング素子のオン動作によって接続点電位が変動しても、セルフターンオンのような誤動作を防止することが可能となる。さらに、ターンオフ時の負電源への接続経路として、異なる抵抗値を介する2系統以上の駆動経路が設けられる。これにより、ターンオフ時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できると共に、駆動経路上にあるコンデンサ6aおよび6を放電するので、常に同じ条件でターンオンに備えることが可能となる。
なお、スイッチング制御回路81の負電源4Aは、単に定電圧源として説明してきたが、図4に示された実施の形態1の変形例と同様に、シリーズレギュレータにより定電圧Vddを生成し、反転型のスイッチトキャパシタコンバータで負電位に変換することによって生成することができる。
(実施の形態3)
実施の形態1では、ゲート端子の急速充電を、CR直列回路である第1インピーダンス回路を経由しての駆動経路のみが担っていたが、本実施の形態に係るスイッチング制御回路は、そのような方法に限定されない。負電源電位Veeの絶対値が大きく、スイッチング素子2のゲート容量が大きいと、第1インピーダンス回路を介しての駆動経路からの充電電流は、供給開始時は大きいが、ゲート容量および駆動コンデンサの充電が進むにつれて指数関数的に減少する。このため、ゲート電圧がスイッチング素子2のターンオン閾値電圧に達する時には充電電流が減ってしまい、高速にターンオンできなくなる場合がある。本実施の形態では、第1インピーダンス回路に加え、もう一つのゲート駆動経路を利用して上記問題を解決しうるものである。
実施の形態1では、ゲート端子の急速充電を、CR直列回路である第1インピーダンス回路を経由しての駆動経路のみが担っていたが、本実施の形態に係るスイッチング制御回路は、そのような方法に限定されない。負電源電位Veeの絶対値が大きく、スイッチング素子2のゲート容量が大きいと、第1インピーダンス回路を介しての駆動経路からの充電電流は、供給開始時は大きいが、ゲート容量および駆動コンデンサの充電が進むにつれて指数関数的に減少する。このため、ゲート電圧がスイッチング素子2のターンオン閾値電圧に達する時には充電電流が減ってしまい、高速にターンオンできなくなる場合がある。本実施の形態では、第1インピーダンス回路に加え、もう一つのゲート駆動経路を利用して上記問題を解決しうるものである。
以下、実施の形態3に係る駆動回路、スイッチング制御回路およびスイッチング装置について、実施の形態1に係る駆動回路20、スイッチング制御回路80およびスイッチング装置100と異なる点を中心に説明する。
図8は、実施の形態3に係る駆動制御回路5Aの回路構成図であり、図9は、実施の形態3に係るスイッチング装置における信号波形を示す図である。図8に示された駆動制御回路5Aにおいて、図2に示された駆動制御回路5と異なるのは、比較器66の出力をインバータ69で反転した信号を、3入力の形態に変更したAND回路61の入力に加えた点である。また、図示していないが、電流源回路10は、信号S0が立上って電流供給を開始する数nsec~数百nsecで設定された期間は、数百mAの電流を供給し、その後は信号S0が立下がるまで、スイッチング素子2のオン状態を安定化するレベルに設定された定電流を供給する機能を有するものとする。
上記構成において、図9に示すように、時刻t0から遅延時間Tdだけ遅れた時刻t1よりもさらに所定の期間後の時刻t1’において、スイッチング素子2のゲート電圧が基準電圧Vrよりも大きくなると、比較器66の出力は“H”レベルから“L”レベルへと反転し、インバータ69の出力は“H”レベルへと反転する。これにより、AND回路61の3入力である、OR回路60の出力、AND回路57の出力およびインバータ69の出力は、全て“H”レベルとなり、AND回路61の出力である信号S0は“H”レベルとなる。このとき、ターンオン動作時に減少した第1インピーダンス回路を経由したCR駆動経路を補充するように、電流源回路10からゲート充電電流が供給される。つまり、スイッチング素子2のゲート-ソース間電圧が所定の電圧以上になったとき、電流源回路10から電流Ig1を出力させる。このため、スイッチング素子2のオフ時に負電圧バイアスされていても高速ターンオンを容易に達成できる。
その後、電流源回路10は、スイッチング素子2のオン状態を安定化するレベルに設定された定電流を供給する。つまり、電流源回路10は、電流Ig2の出力開始時から所定の期間は、第1の電流値以上の電流Ig1を出力し、所定の期間経過後は、当該第1の電流値より小さい定電流値を有する電流Ig1を出力する。
信号S0は、時刻t2における入力信号Vinの立下りから遅延時間Td後の時刻t3に“L”レベルとなる。このとき、電流源回路10は動作を停止する。この後の動作は実施の形態1と同様である。
つまり、本実施の形態に係る駆動回路は、スイッチング素子2がオン状態となるとき、入力信号Vinに応じてIg2のゲート端子への供給が開始した後、所定の時間経過後に電流源回路10からIg1を出力させる。
本実施の形態によれば、第1インピーダンス回路に加え、電流源回路10からゲート充電電流が供給される。よって、負電源電位Veeの絶対値が大きく、スイッチング素子2のゲート容量が大きい場合であっても、ゲート電圧がスイッチング素子2のターンオン閾値電圧に達するタイミングで、電流源回路10からゲート充電電流が補充されるので、高速なターンオンを達成することが可能となる。
(実施の形態4)
実施の形態1~3に係るスイッチング制御回路は、スイッチング素子のターンオン時のみ大きな電流をゲートに流すことでゲート容量を充電するため、ピーク値の制御が可能なサージ状の電流を流せるCR駆動経路(第1インピーダンス回路)が配置された構成を有する。
実施の形態1~3に係るスイッチング制御回路は、スイッチング素子のターンオン時のみ大きな電流をゲートに流すことでゲート容量を充電するため、ピーク値の制御が可能なサージ状の電流を流せるCR駆動経路(第1インピーダンス回路)が配置された構成を有する。
これに対して、本実施の形態に係るスイッチング制御回路およびスイッチング装置は、第1インピーダンス回路の構成が異なる。
図10は、実施の形態4に係るスイッチング装置120および負荷1の回路構成を示す図であり、図11は、実施の形態4に係るスイッチング装置120における信号波形を示す図である。
図10において、スイッチング装置120は、スイッチング素子2とスイッチング制御回路83とを備える。スイッチング制御回路83は、負荷1への電源電圧Eccの印加状態を制御する回路であり、駆動回路20Cと、第1インピーダンス回路93と、第2インピーダンス回路95とを備える。
駆動回路20Cは、駆動制御回路5Bと、電流源回路10と、第1スイッチ11と、第2スイッチ12と、第4スイッチ14と、第5スイッチ15と、正電源端子21と、入力端子22と、グランド端子23と、負電源端子24と、第1の出力端子25と、第2の出力端子26と、第3の出力端子27とを備える。
以下、本実施の形態に係る駆動回路20C、スイッチング制御回路83およびスイッチング装置120について、実施の形態1に係る駆動回路20、スイッチング制御回路80およびスイッチング装置100と構成および動作が同じ点については説明を省略し、異なる点を中心に説明する。
スイッチング素子2のターンオン時にのみ、ゲート端子に対して急速充電用の大きな電流を流す場合、図11に示すように、信号S1を、時刻t1からターンオン時間に相当する設定可能な所定のターンオン期間Trにのみ“H”レベルとなるような信号とする。つまり、駆動回路20Cは、スイッチング素子2がオン状態である期間のうちの先頭部分の期間Trのみにおいて、第1の出力端子25から、正電圧Vccを第1インピーダンス回路93に出力する。この期間Trのみ“H”レベルとなる信号S1により、第1スイッチ11を駆動する。これにより、実施の形態1に係る第1インピーダンス回路90が備えたコンデンサ6、コンデンサ6の放電用の第3スイッチ13、および信号S3を省略することが可能となる。
ここで、ゲート容量をCgs、ターンオンに必要なゲート注入電荷をQgとすると、ターンオン期間Trによりスイッチング素子2をオンさせるのに必要な平均ゲート電流Igaは、式4で表される。
Iga=(Qg-Cgs・Vee)/Tr (式4)
また、第1インピーダンス回路93が備える第1抵抗7の抵抗値R7は、信号S1が立上った後、ターンオン期間Trだけ平均電流Igaを流すことのできるように、近似的に式5で表される。
R7≒(Vcc-Vf/2-Vee/2)/Iga (式5)
本実施の形態によれば、ターンオン期間Trの間にスイッチング素子2をオンさせるための平均ゲート電流Iga、および、第1インピーダンス回路93が備える第1抵抗7の抵抗値R7を、式4および式5を満たすように設定する。これにより、ターンオン時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できると共に、低オン抵抗性を示す安定なオン状態を確保することが可能となる。また、負電源を設けることでオフ時のゲート電圧が負電圧に設定される。これにより、セルフターンオンのような誤動作を防止することが可能となる。さらに、ターンオフ時の負電源への接続経路として、異なる抵抗値を介する2系統以上の駆動経路(第1インピーダンス回路93および第2インピーダンス回路95)が設けられる。これにより、ターンオフ時の遷移時間ならびに電圧および電流の変化率(スルーレート)を調整できる。また、実施の形態1に係る第1インピーダンス回路90が備えたコンデンサ6、コンデンサ6の放電用の第3スイッチ13、および信号S3を省略でき、回路構成を簡素化することが可能となる。
(まとめ)
以上、図面を用いて説明したように、上記実施の形態に係る駆動回路、当該駆動回路を含むスイッチング制御回路、および、当該スイッチング制御回路を含むスイッチング装置は、スイッチング素子のゲート-ソース間電圧、ゲート端子への流入電流またはゲート端子からの流出電流を制御する。駆動回路は、スイッチング素子をオンさせる際に、ゲート端子への流入電流の経路として、第1のインピーダンス回路を経由する第1の電流経路と、電流源回路を経由する第2の電流経路とを有する。この構成により、高速かつ制御可能なターンオン時間でターンオンした後に安定なオン状態を維持することができる。
以上、図面を用いて説明したように、上記実施の形態に係る駆動回路、当該駆動回路を含むスイッチング制御回路、および、当該スイッチング制御回路を含むスイッチング装置は、スイッチング素子のゲート-ソース間電圧、ゲート端子への流入電流またはゲート端子からの流出電流を制御する。駆動回路は、スイッチング素子をオンさせる際に、ゲート端子への流入電流の経路として、第1のインピーダンス回路を経由する第1の電流経路と、電流源回路を経由する第2の電流経路とを有する。この構成により、高速かつ制御可能なターンオン時間でターンオンした後に安定なオン状態を維持することができる。
ここで、第1のインピーダンス回路は、抵抗性素子と容量性素子との直列回路を含む構成であってもよい。これにより、ターンオン時の流入電流をピーク値の制御されたサージ状の電流にして高速ターンオンを可能とし、ゲート電圧が固定化された後は第1の電流経路での流入電流を無くして第2の電流経路のみの流入電流として駆動損失を抑制できる。さらに、スイッチング素子をオフさせる際に、第1のインピーダンス回路の容量性素子を放電する経路を有することにより、ターンオン時の容量性素子の初期電圧が一定となるので、より流入電流の制御が容易となる。
また、まず第1の電流経路を導通させた後、ゲート-ソース間電圧が所定の電圧以上になると第2の電流経路を通させてもよい。さらに、電流源回路は、第2の電流経路の導通開始時の所定時間は第1の電流値以上の電流を供給し、その後の導通期間は第1の電流値以下の所定の定電流を供給してもよい。これにより、ゲート電圧がターンオン閾値電圧に至る際にさらに流入電流を増加させ、ターンオン時間をより短縮することができる。
また、ソース端子より低電位となる負電圧を発生する負電源回路を有し、スイッチング素子をオフさせる際に、ゲート-ソース間に負電圧を印加する構成とすることにより、セルフターンオン現象による誤動作を回避することができる。ここで、負電圧は、電源電圧をシリーズレギュレータによって降圧安定化した電圧を、反転型のスイッチトキャパシタコンバータによって正負反転することにより発生させてもよい。これにより電圧を安定化できる。
さらに、ゲート端子からの流出電流の経路として、第2インピーダンス回路を経由して負電源回路に接続する第3の電流経路と、第2インピーダンス回路より低いインピーダンスで負電源回路に接続する第4の電流経路とを有し、スイッチング素子をオフさせる際に、まず第3の電流経路を導通させた後にゲート-ソース間電圧が所定の電圧以下になると、第4の電流経路を導通させてもよい。これにより、ターンオフ時の流出電流の制御によって高速かつ制御可能なターンオフ時間が達成できる。
また、第1インピーダンス回路は所定の抵抗性素子のみから構成し、スイッチング素子をオンさせる際に、第1の電流経路を所定の時間だけ導通させる構成としてもよい。この構成であれば、さらに容量性素子やその放電経路の必要が無くなり、回路構成を簡素化できる。
(その他の実施の形態)
以上、本開示の実施の形態に係る駆動回路、スイッチング制御回路およびスイッチング装置について説明したが、本開示は、上記実施の形態1~4に限定されるものではない。
以上、本開示の実施の形態に係る駆動回路、スイッチング制御回路およびスイッチング装置について説明したが、本開示は、上記実施の形態1~4に限定されるものではない。
また、上記実施の形態に係る駆動回路は典型的には集積回路であるLSIとして実現されてもよい。駆動回路の各処理部は個別に1チップ化されてもよいし、一部又は全てを含むように1チップ化されてもよい。
また、集積回路化はLSIに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。LSI製造後にプログラムすることが可能なFPGA(Field Programmable Gate Array)、又はLSI内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
また、上記実施の形態1~4に係る、駆動回路、スイッチング制御回路およびスイッチング装置の機能のうち少なくとも一部を組み合わせてもよい。
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、Hレベル/Lレベルにより表される論理レベルまたはオン/オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベルまたはスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。
また、上記で示した各構成要素の材料は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された材料に制限されない。また、構成要素間の接続関係は、本開示を具体的に説明するために例示するものであり、本開示の機能を実現する接続関係はこれに限定されない。
更に、本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。
本発明は、半導体スイッチング素子を有する半導体スイッチング回路、及びそれを用いたモジュール等に利用可能である。
1 負荷
2、2a、2b スイッチング素子
3、3A 正電源
4、4A 負電源
5、5a、5A、5B 駆動制御回路
6、6a、41、44、47、215 コンデンサ
7、7a 第1抵抗
8、8a 第2抵抗
10、30 電流源回路
11、31 第1スイッチ
12、32 第2スイッチ
13、33 第3スイッチ
14、34 第4スイッチ
15、35 第5スイッチ
20、20A、20B、20C 駆動回路
21 正電源端子
22 入力端子
23 グランド端子
24 負電源端子
25 第1の出力端子
26 第2の出力端子
27 第3の出力端子
40 シリーズレギュレータ
42、43、45、46 スイッチ
48 負電源回路
50 基準電圧源
51、52、53、54 抵抗
55、56、66 比較器
57、61、62、63、65、67、68 AND回路
58、64、69 インバータ
59 遅延回路
60 OR回路
80、81、82、83 スイッチング制御回路
90、91、92、93 第1インピーダンス回路
95、96、97 第2インピーダンス回路
100、110、120 スイッチング装置
201 接合型FET
202 フリーホイールダイオード
203 ゲートスイッチングモジュール
204 ドレイン端子
205 ソース端子
206 ゲート端子
207 帰還容量
208 入力容量
209 寄生ダイオード
211 ゲート抵抗
212 ゲート電源
213 ダイオード
214 ツェナーダイオード
301 ローサイドスイッチ
307 寄生容量
320 ハイサイドスイッチ
2、2a、2b スイッチング素子
3、3A 正電源
4、4A 負電源
5、5a、5A、5B 駆動制御回路
6、6a、41、44、47、215 コンデンサ
7、7a 第1抵抗
8、8a 第2抵抗
10、30 電流源回路
11、31 第1スイッチ
12、32 第2スイッチ
13、33 第3スイッチ
14、34 第4スイッチ
15、35 第5スイッチ
20、20A、20B、20C 駆動回路
21 正電源端子
22 入力端子
23 グランド端子
24 負電源端子
25 第1の出力端子
26 第2の出力端子
27 第3の出力端子
40 シリーズレギュレータ
42、43、45、46 スイッチ
48 負電源回路
50 基準電圧源
51、52、53、54 抵抗
55、56、66 比較器
57、61、62、63、65、67、68 AND回路
58、64、69 インバータ
59 遅延回路
60 OR回路
80、81、82、83 スイッチング制御回路
90、91、92、93 第1インピーダンス回路
95、96、97 第2インピーダンス回路
100、110、120 スイッチング装置
201 接合型FET
202 フリーホイールダイオード
203 ゲートスイッチングモジュール
204 ドレイン端子
205 ソース端子
206 ゲート端子
207 帰還容量
208 入力容量
209 寄生ダイオード
211 ゲート抵抗
212 ゲート電源
213 ダイオード
214 ツェナーダイオード
301 ローサイドスイッチ
307 寄生容量
320 ハイサイドスイッチ
Claims (20)
- 電源電圧および入力信号が供給され、前記入力信号に応じて第1端子、第2端子および制御端子を有するスイッチング素子を駆動する駆動回路であって、
前記電源電圧が供給される正電源端子と、
前記入力信号が入力される入力端子と、
前記スイッチング素子の前記第2端子に接続されるグランド端子と、
供給された前記電源電圧を、前記入力信号に応じて出力することが可能な第1の出力端子と、
電流源回路と、
前記電流源回路に接続された、前記第1の出力端子と異なる第2の出力端子とを備え、
前記駆動回路は、前記第1の出力端子から出力される前記電源電圧が第1インピーダンス回路で変換された第1電流、および、前記電流源回路から前記第2の出力端子を経由して出力された第2電流を、前記制御端子に供給することにより前記スイッチング素子を駆動する
駆動回路。 - 前記駆動回路は、前記第1電流および前記第2電流を、電圧印加-電流駆動型の前記スイッチング素子の前記制御端子に供給することにより前記スイッチング素子を駆動する
請求項1に記載の駆動回路。 - 前記駆動回路は、前記第1電流および前記第2電流を、GaN-GITである前記スイッチング素子の前記制御端子に供給することにより前記スイッチング素子を駆動する
請求項2に記載の駆動回路。 - さらに、
少なくとも前記第2の出力端子および前記制御端子の一方と負電圧端子とに接続され、前記スイッチング素子がオフ状態となるときに導通状態となることにより、前記第1インピーダンス回路に蓄積された電荷を放電させるための放電用スイッチを備える
請求項1~3のいずれか1項に記載の駆動回路。 - 前記スイッチング素子をオン状態とするときに、前記入力信号に応じて前記第1電流の前記制御端子への供給が開始した後、所定の時間の経過後に前記電流源回路から前記第2電流を出力させる
請求項1~4のいずれか1項に記載の駆動回路。 - 前記スイッチング素子の前記制御端子と前記第2端子との間の電圧が所定の電圧以上になったとき、前記電流源回路から前記第2電流を出力させる
請求項5に記載の駆動回路。 - 前記電流源回路は、前記第2電流の出力開始時から所定の期間は、第1の電流値以上の前記第2電流を出力し、前記所定の期間の経過後は、前記第1の電流値より小さい定電流値を有する前記第2電流を出力する
請求項5または6に記載の駆動回路。 - さらに、
負電圧が供給される負電源端子と、
前記負電源端子に一端が接続された負電圧用スイッチと、
前記負電圧用スイッチの他端に接続され、第2インピーダンス回路を介して前記制御端子に接続された第3の出力端子とを備える
請求項1~7のいずれか1項に記載の駆動回路。 - 前記負電圧を前記負電源端子に供給する負電源は、
前記正電源端子に接続されて降圧安定化した電圧を出力するシリーズレギュレータと、
前記シリーズレギュレータの出力を反転して前記負電圧とする反転型のスイッチトキャパシタコンバータとで構成される
請求項1~8のいずれか1項に記載の駆動回路。 - さらに、
前記負電源端子と前記第1の出力端子との間に配置され、前記負電圧用スイッチに同期してオンオフする第1放電用スイッチを備える
請求項8に記載の駆動回路。 - 前記スイッチング素子をオフ状態とするときに、前記負電圧用スイッチを導通状態とした後、所定の時間の経過後に前記第1放電用スイッチを導通状態とする
請求項10に記載の駆動回路。 - さらに、
前記負電源端子と前記制御端子との間に配置された第2放電用スイッチを備え、
前記スイッチング素子の前記制御端子と前記第2端子との間の電圧が所定の電圧以下になったとき、前記第2放電用スイッチを導通状態とする
請求項10または11に記載の駆動回路。 - 前記スイッチング素子をオフ状態とする期間のうちの先頭部分の期間のみにおいて、前記第1の出力端子から、前記電源電圧を前記第1インピーダンス回路に出力する
請求項1~12のいずれか1項に記載の駆動回路。 - 電源電圧および入力信号が供給され、前記入力信号に応じて、第1端子、第2端子および制御端子を有するスイッチング素子を制御するスイッチング制御回路であって、
所定の抵抗性素子を含む第1インピーダンス回路と、
電流源回路とを備え、
前記スイッチング制御回路は、前記スイッチング素子をオン状態とするときに、前記電源電圧が前記第1インピーダンス回路で変換された第1電流、および、前記電流源回路から出力された第2電流を、前記制御端子に供給することにより前記スイッチング素子を制御する
スイッチング制御回路。 - 前記スイッチング制御回路は、前記第1電流および前記第2電流を、電圧印加-電流駆動型の前記スイッチング素子の前記制御端子に供給することにより前記スイッチング素子を制御する
請求項14に記載のスイッチング制御回路。 - 前記スイッチング制御回路は、前記第1電流および前記第2電流を、GaN-GITである前記スイッチング素子の前記制御端子に供給することにより前記スイッチング素子を制御する
請求項15に記載のスイッチング制御回路。 - 前記第1インピーダンス回路は、
前記抵抗性素子と容量性素子とが直列接続された回路を含む
請求項14~16のいずれか1項に記載のスイッチング制御回路。 - さらに、
所定の抵抗性素子を含む第2インピーダンス回路と、
負電圧が供給される負電源端子と、
一端が前記負電源端子に接続され、他端が前記第2インピーダンス回路を介して前記制御端子に接続された負電圧用スイッチと、
一端が前記負電源端子に接続され、他端が前記制御端子に直接接続された放電用スイッチとを備え、
前記スイッチング制御回路は、前記スイッチング素子をオフ状態とするときに、
前記負電圧用スイッチを導通状態にして前記制御端子を放電させる経路と、
前記放電用スイッチを導通状態にして前記制御端子を放電させる、前記第2インピーダンス回路より低いインピーダンスを有する経路とを有する
請求項14~17のいずれか1項に記載のスイッチング制御回路。 - 第1端子、第2端子および制御端子を有する2つのスイッチング素子のうち第1のスイッチング素子の第1端子が電源に接続され、第2のスイッチング素子の第2端子が接地され、前記第1のスイッチング素子の第2端子が前記第2のスイッチング素子の第1端子と接続された前記2つのスイッチング素子を、電源電圧および入力信号が供給され、前記入力信号に応じて制御するスイッチング制御回路であって、
前記第1のスイッチング素子を制御する請求項14~18のいずれか1項に記載のスイッチング制御回路と、
前記第2のスイッチング素子を制御する請求項14~18のいずれか1項に記載のスイッチング制御回路とを備え、
2つの前記スイッチング制御回路は、前記第1のスイッチング素子と前記第2のスイッチング素子とを交互にオンオフさせる
スイッチング制御回路。 - 請求項14~19のいずれか1項に記載のスイッチング制御回路と、
前記スイッチング素子とを備える
スイッチング装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201680026466.6A CN107534383B (zh) | 2015-05-13 | 2016-03-25 | 驱动电路、开关控制电路以及开关装置 |
JP2017517593A JP6882976B2 (ja) | 2015-05-13 | 2016-03-25 | スイッチング制御回路 |
US15/801,197 US10848145B2 (en) | 2015-05-13 | 2017-11-01 | Driver circuit, switching control circuit, and switching device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015098555 | 2015-05-13 | ||
JP2015-098555 | 2015-05-13 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/801,197 Continuation US10848145B2 (en) | 2015-05-13 | 2017-11-01 | Driver circuit, switching control circuit, and switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2016181597A1 true WO2016181597A1 (ja) | 2016-11-17 |
Family
ID=57248964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/001738 WO2016181597A1 (ja) | 2015-05-13 | 2016-03-25 | 駆動回路、スイッチング制御回路およびスイッチング装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10848145B2 (ja) |
JP (1) | JP6882976B2 (ja) |
CN (1) | CN107534383B (ja) |
WO (1) | WO2016181597A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019142730A1 (ja) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
CN110168928A (zh) * | 2016-12-09 | 2019-08-23 | 先进能源工业公司 | 栅极驱动电路及其操控方法 |
JP2020005365A (ja) * | 2018-06-26 | 2020-01-09 | 株式会社デンソー | スイッチング回路 |
US10778221B2 (en) | 2019-01-10 | 2020-09-15 | Kabushiki Kaisha Toshiba | High-frequency integrated circuit |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10783772B2 (en) * | 2018-06-14 | 2020-09-22 | Eaton Intelligent Power Limited | Wireless switch with three-way control |
US11049386B2 (en) | 2018-06-14 | 2021-06-29 | Eaton Intelligent Power Limited | Switch with current and voltage collection |
CN111103440B (zh) * | 2018-10-26 | 2022-05-31 | 航天科工惯性技术有限公司 | 一种加速度计表芯的测试装置、***及方法 |
CN109951183B (zh) * | 2019-03-07 | 2020-12-25 | 华为技术有限公司 | 一种芯片、信号位移电路及电子设备 |
WO2020241158A1 (ja) * | 2019-05-30 | 2020-12-03 | パナソニックIpマネジメント株式会社 | ドライバ回路、及びスイッチシステム |
US10873326B1 (en) | 2019-10-07 | 2020-12-22 | Eaton Intelligent Power Limited | Input voltage sensing using zero crossing detection |
EP3840202A1 (en) * | 2019-12-20 | 2021-06-23 | Panasonic Intellectual Property Management Co., Ltd. | Method, system and apparatus for discharging dc link capacitors in power-distribution-units |
CN115549441A (zh) * | 2021-06-30 | 2022-12-30 | 纳维达斯半导体有限公司 | 关断电路和功率转换器 |
US11855635B2 (en) * | 2021-06-30 | 2023-12-26 | Navitas Semiconductor Limited | Transistor DV/DT control circuit |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009011049A (ja) * | 2007-06-27 | 2009-01-15 | Mitsubishi Electric Corp | ゲート駆動装置 |
JP2009159259A (ja) * | 2007-12-26 | 2009-07-16 | Toyota Motor Corp | スイッチング装置 |
JP2010051165A (ja) * | 2008-07-24 | 2010-03-04 | Panasonic Corp | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 |
WO2012111273A1 (ja) * | 2011-02-18 | 2012-08-23 | パナソニック株式会社 | パワーデバイス装置 |
JP2012227825A (ja) * | 2011-04-21 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
JP2013172617A (ja) * | 2012-02-22 | 2013-09-02 | Denso Corp | スイッチング素子の駆動回路 |
JP2013183308A (ja) * | 2012-03-02 | 2013-09-12 | Denso Corp | スイッチング素子の駆動回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3432425B2 (ja) | 1998-08-05 | 2003-08-04 | 株式会社東芝 | ゲート回路 |
JP5401774B2 (ja) * | 2007-08-27 | 2014-01-29 | 富士電機株式会社 | 半導体素子のゲート駆動回路 |
WO2010070899A1 (ja) | 2008-12-17 | 2010-06-24 | パナソニック株式会社 | 電力変換回路 |
CN102422537B (zh) * | 2009-05-11 | 2014-11-26 | Pi公司 | 用于增强模式和耗尽模式宽带隙半导体jfet的栅驱动器 |
JP5492518B2 (ja) | 2009-10-02 | 2014-05-14 | 株式会社日立製作所 | 半導体駆動回路、及びそれを用いた半導体装置 |
JP2011211836A (ja) * | 2010-03-30 | 2011-10-20 | Panasonic Corp | スイッチングデバイス駆動装置および半導体装置 |
US9780636B2 (en) * | 2015-01-19 | 2017-10-03 | Infineon Technologies Austria Ag | Protection from hard commutation events at power switches |
US9755639B2 (en) * | 2015-03-02 | 2017-09-05 | Infineon Technologies Austria Ag | Device and method for an electronic circuit having a driver and rectifier |
-
2016
- 2016-03-25 CN CN201680026466.6A patent/CN107534383B/zh active Active
- 2016-03-25 WO PCT/JP2016/001738 patent/WO2016181597A1/ja active Application Filing
- 2016-03-25 JP JP2017517593A patent/JP6882976B2/ja active Active
-
2017
- 2017-11-01 US US15/801,197 patent/US10848145B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009011049A (ja) * | 2007-06-27 | 2009-01-15 | Mitsubishi Electric Corp | ゲート駆動装置 |
JP2009159259A (ja) * | 2007-12-26 | 2009-07-16 | Toyota Motor Corp | スイッチング装置 |
JP2010051165A (ja) * | 2008-07-24 | 2010-03-04 | Panasonic Corp | 半導体装置のゲート駆動回路及びそれを用いた電力変換装置 |
WO2012111273A1 (ja) * | 2011-02-18 | 2012-08-23 | パナソニック株式会社 | パワーデバイス装置 |
JP2012227825A (ja) * | 2011-04-21 | 2012-11-15 | Denso Corp | 負荷駆動装置 |
JP2013172617A (ja) * | 2012-02-22 | 2013-09-02 | Denso Corp | スイッチング素子の駆動回路 |
JP2013183308A (ja) * | 2012-03-02 | 2013-09-12 | Denso Corp | スイッチング素子の駆動回路 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110168928A (zh) * | 2016-12-09 | 2019-08-23 | 先进能源工业公司 | 栅极驱动电路及其操控方法 |
EP3552309A4 (en) * | 2016-12-09 | 2020-07-22 | Advanced Energy Industries, Inc. | GATE DRIVER CIRCUIT AND METHOD FOR OPERATING IT |
WO2019142730A1 (ja) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
JP2019125981A (ja) * | 2018-01-18 | 2019-07-25 | 株式会社デンソー | 駆動対象スイッチの駆動回路 |
JP2020005365A (ja) * | 2018-06-26 | 2020-01-09 | 株式会社デンソー | スイッチング回路 |
JP7070149B2 (ja) | 2018-06-26 | 2022-05-18 | 株式会社デンソー | スイッチング回路 |
US10778221B2 (en) | 2019-01-10 | 2020-09-15 | Kabushiki Kaisha Toshiba | High-frequency integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US10848145B2 (en) | 2020-11-24 |
CN107534383B (zh) | 2020-09-01 |
US20180083610A1 (en) | 2018-03-22 |
CN107534383A (zh) | 2018-01-02 |
JPWO2016181597A1 (ja) | 2018-03-01 |
JP6882976B2 (ja) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016181597A1 (ja) | 駆動回路、スイッチング制御回路およびスイッチング装置 | |
US9172305B2 (en) | DC-to-DC converter with adaptive dead-time control | |
US9537400B2 (en) | Switching converter with dead time between switching of switches | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
JP2011211836A (ja) | スイッチングデバイス駆動装置および半導体装置 | |
US20140028205A1 (en) | LED Controller with Current-Ripple Control | |
US20160268900A1 (en) | Power supply circuit and control method thereof | |
US10727730B2 (en) | Increasing efficiency of a switched mode power converter | |
KR101603566B1 (ko) | 반도체 디바이스 구동회로 및 반도체 디바이스 구동장치 | |
JP4991446B2 (ja) | 電力変換装置 | |
CN114189233A (zh) | 驱动控制电路 | |
JP2012200083A (ja) | スイッチング回路及びdc−dcコンバータ | |
WO2014167938A1 (ja) | パワーデバイスの駆動回路 | |
JP6259782B2 (ja) | レベルシフト回路 | |
US20160134271A1 (en) | Buffer circuit | |
JP2024014878A (ja) | 半導体装置 | |
US9312848B2 (en) | Glitch suppression in an amplifier | |
US9912331B2 (en) | Gate driver that drives with a sequence of gate resistances | |
JP5447575B2 (ja) | 駆動装置 | |
WO2018119819A1 (en) | Adaptive turn-off delay time compensation for led controller | |
JP2018207276A (ja) | ゲート駆動回路 | |
JP6426030B2 (ja) | 駆動回路 | |
JP6847641B2 (ja) | ゲート駆動回路 | |
JP2022085364A (ja) | スイッチング電源の制御装置 | |
JP2009177465A (ja) | ゲート電圧の制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16792332 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2017517593 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16792332 Country of ref document: EP Kind code of ref document: A1 |