JP5056405B2 - スイッチング装置 - Google Patents

Description

本発明は、半導体スイッチング素子のスイッチング装置に関する。

従来技術として、電圧駆動型の電力用半導体素子のゲート抵抗の抵抗値を変化させる、電力用半導体素子の駆動装置が知られている（例えば、特許文献１参照）。特許文献１には、第１抵抗を介して電力用半導体素子を駆動する第１駆動回路と、前記第１抵抗より低い抵抗値を有する第２抵抗を介して前記電力用半導体素子を駆動する第２駆動回路と、前記電力用半導体素子のゲート電圧の時間変化率を検出するスロープ検出回路と、前記スロープ検出回路からの出力信号に基づいて前記第１駆動回路及び前記第２駆動回路の動作を制御する制御装置とを備え、前記制御装置は、前記電力用半導体素子のスイッチング動作時の初期において前記第１駆動回路が前記電力用半導体素子を駆動するように制御し、前記スロープ検出回路からの前記出力信号に基づいて、前記電力用半導体素子のゲート電圧が一定となるミラー期間中において、前記第２駆動回路が前記電力用半導体素子の駆動を開始するように制御する、電力用半導体素子の駆動装置が開示されている。
特開２００７−１６６６５５号公報

ところで、ゲート電圧の時間変化率は、半導体素子のばらつき、経年劣化、温度特性及びゲート抵抗の抵抗値などの要因によって変動し得るため、ゲート電圧の時間変化率を正しく検知できないことによる誤作動が生じることがある。

この点、上述の従来技術では、前記スロープ検出回路からの前記出力信号を所定時間だけ遅延させた遅延信号を前記制御回路に出力するタイマー回路を備えることによって、駆動回路の切り換えを確実にミラー期間中に行うことを図っているものの、事前に適切な遅延時間を設定しなければならないため、当該タイマー回路を設けただけでは、ゲート電圧の時間変化率を正しく検知できない場合に半導体素子がターンオンするときの誤作動を防止できない場合がある。

そこで、本発明は、半導体スイッチング素子がターンオンするときの誤作動を防止することができる、スイッチング装置の提供を目的とする。

上記目的を達成するため、本発明に係る、半導体スイッチング素子のスイッチング装置は、
前記半導体スイッチング素子のゲート電圧の時間変化率が第１の基準値を超えた後に前記第１の基準値と異なる第２の基準値を下回ることを検出することによって、前記時間変化率の符号の変化を検知する符号変化検知手段と、
前記符号変化検知手段によって検知された前記時間変化率の符号の変化の検知タイミングに応じて、前記スイッチング素子をターンオンさせる駆動電圧又は駆動電流を変化させる切替手段とを備えることを特徴とする。

本発明によれば、半導体スイッチング素子がターンオンするときの誤作動を防止することができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。図１は、本発明に係るスイッチング装置の一実施形態であるモータ／ジェネレータ駆動システム１００の概略構成図である。モータ／ジェネレータ駆動システム１００は、直流電源の車載のバッテリ１０と、バッテリ１０の出力電圧を昇圧するＤＣ−ＤＣコンバータ２０と、ＤＣ−ＤＣコンバータ２０による昇圧後の出力電圧（以下、「昇圧電圧」という）を安定させる平滑コンデンサ３０と、ＤＣ−ＤＣコンバータ２０による昇圧電圧を三相交流に変換してモータ５０を制御するインバータ４０とを有している。なお、インバータ４０は、ジェネレータ６０によって発電された電力を制御するものでもよい。また、ＤＣ−ＤＣコンバータ２０は、インバータ４０側からの入力電圧を降圧変換してその降圧電圧をバッテリ１０側に出力するものでもよい。

ＤＣ−ＤＣコンバータ２０は、スイッチングレギュレータなどの電圧変換制御回路によって、バッテリ１０側の電圧を昇圧変換してインバータ４０側に昇圧電圧を出力する（又は、インバータ４０側の電圧を降圧変換してバッテリ１０側に降圧電圧を出力する）。この昇圧電圧（インバータ４０側の電圧）が、インバータ４０内の、上アーム側のスイッチング素子と下アーム側のスイッチング素子とが接続された各相の直列回路の両端に印加される。電圧変換制御回路は、例えば、ダイオードＤ１３をコレクタ−エミッタ間に並列に備える上アーム側のスイッチング素子Ｑ１３と、ダイオードＤ１４をコレクタ−エミッタ間に並列に備える下アーム側のスイッチング素子Ｑ１４と、一端を素子Ｑ１３と素子Ｑ１４との接続点に接続され他端をバッテリ１０の出力電位に接続されるリアクトル２５と、素子Ｑ１３を駆動する駆動回路Ｅ１３と、素子Ｑ１４を駆動する駆動回路Ｅ１４とを備える。昇圧変換動作及び降圧変換動作は、周知のため、説明を省略する。

ＤＣ−ＤＣコンバータ２０の正極端子２２ｐは正側配線７０ｐを介してインバータ４０の正極入力端子４１ｐに接続される。また、ＤＣ−ＤＣコンバータ２０の負極端子２２ｎは負側配線７０ｎを介してインバータ４０の負極入力端子４１ｎに接続される。

インバータ４０は、モータ５０の制御回路４６と、ジェネレータ６０の制御回路４７とを有する。制御回路４６は、Ｕ相のスイッチング素子Ｑ１（Ｑ２）をスイッチングさせる信号を出力する駆動回路Ｅ１（Ｅ２）と、Ｖ相のスイッチング素子Ｑ３（Ｑ４）をスイッチングさせる信号を出力する駆動回路Ｅ３（Ｅ４）と、Ｗ相のスイッチング素子Ｑ５（Ｑ６）をスイッチングさせる信号を出力する駆動回路Ｅ５（Ｅ６）とを有する。制御回路４６は、三相（Ｕ，Ｖ，Ｗ）の駆動信号（例えば、ＰＷＭ信号）に従い各スイッチング素子のオン／オフを制御することによって、ＤＣ−ＤＣコンバータ２０による昇圧後の直流電力を交流電力に変換してモータ５０を駆動する。すなわち、モータ５０の三相巻線に制御回路４６によって三相交流電流を流すと回転磁界が発生することを利用して、モータ５０の回転が制御される。ジェネレータ６０の制御回路４７は、制御回路４６と制御方法が異なるだけであって、制御回路４６と同様の構成であるので、その説明を省略する。

なお、スイッチング素子Ｑ１〜Ｑ１４は、ＮチャンネルＩＧＢＴ，ＮチャンネルＭＯＳＦＥＴ等の半導体から構成される電圧駆動型の素子である。

スイッチング素子Ｑ１，３，５は、インバータ４０の正極入力端子４１ｐの電源電圧に短絡するハイサイドのスイッチング素子であり、スイッチング素子Ｑ２，４，６は、インバータ４０の負極入力端子４１ｎのグランド電圧（基準電圧）に短絡するローサイドのスイッチング素子である。各スイッチング素子Ｑ１〜６には、ダイオードが並列に接続（又は、内蔵）される。各ダイオードＤ１〜６は、グランドから電源電圧への方向（エミッタからコレクタへの方向）を順方向とする（電源電圧側がカソードとなる）。すなわち、スイッチング素子のエミッタにアノードが接続され、スイッチング素子のコレクタにカソードが接続される。スイッチング素子Ｑ１３，Ｑ１４も同様である。

スイッチング素子Ｑ１とＱ２との接続点Ｐｕは、インバータ４０のＵ相出力端子４２ｕを介して、モータ５０のＵ相コイルに接続される。スイッチング素子Ｑ３とＱ４との接続点Ｐｖは、インバータ４０のＶ相出力端子４２ｖを介して、モータ５０のＶ相コイルに接続される。スイッチング素子Ｑ５とＱ６との接続点Ｐｗは、インバータ４０のＷ相出力端子４２ｗを介して、モータ５０のＷ相コイルに接続される。

図２は、インバータ４０のＵ相のハイサイド側の駆動回路の詳細な構成例を説明するための図である。図２に示すＡは、スイッチング素子Ｑ１を制御する制御ＩＣである。ここで、インバータ４０のＵ相のローサイド側の駆動回路、並びに他相のハイサイド側及びローサイド側の駆動回路についても同様の構成でよいため、その説明は省略する。また、一つの制御ＩＣで、各スイッチング素子を制御してもよいし、複数の制御ＩＣで各スイッチング素子を制御してもよい。ＤＣ−ＤＣコンバータ２０の電圧変換制御回路についても、同様の構成でよい。

スイッチング素子Ｑ１は、直流電源の電源電圧ＶＤ（正極入力端子４１ｐの電源電圧に相当）に短絡するハイサイドのスイッチング素子である。スイッチング素子Ｑ１のコレクタ−エミッタ間にはダイオードＤ１が並列に接続（又は、内蔵）される。ダイオードＤ１は、グランドから電源電圧への方向（エミッタからコレクタへの方向）を順方向とするフリーホイールダイオード（又は、寄生ダイオード）である。スイッチング素子Ｑ１のエミッタは、スイッチング素子Ｑ２のコレクタと接続され、その接続点Ｐｕは、モータ５０のＵ相コイルに接続される。

また、制御部Ｇ１は、不図示のマイクロコンピュータ等の制御装置から入力端子ＭＩＮから入力されるＱ１制御信号に従って、スイッチング素子Ｑ１をスイッチングさせる駆動信号を出力し、スイッチング素子Ｑ１をオン／オフさせる。

図２の場合、制御部Ｇ１は、スイッチング素子Ｑ１をターンオンするためのターンオン用通常スイッチであるトランジスタＭ１（例えば、ＰチャンネルのＭＯＳＦＥＴ）をオンさせることにより、ゲート抵抗Ｒ１を介して、スイッチング素子Ｑ１をターンオンさせる。すなわち、トランジスタＭ１がオンすることにより、ゲート抵抗Ｒ１を介してスイッチング素子Ｑ１のゲートがゲート駆動電圧ＶＤＤ（例えば、１５Ｖ）で充電されるので、スイッチング素子Ｑ１をターンオンさせることができる。

また、制御部Ｇ１は、スイッチング素子Ｑ１のターンオン速度を通常より高速にするためのターンオン用高速スイッチであるトランジスタＭ６（例えば、ＰチャンネルのＭＯＳＦＥＴ）をスイッチングさせることにより、スイッチング素子Ｑ１のゲート抵抗を可変させることができる。すなわち、トランジスタＭ６がオンすることにより、抵抗Ｒ１に並列に抵抗Ｒ３が接続されるので、スイッチング素子Ｑ１のゲート抵抗の抵抗値を小さくすることができる。

また、制御部Ｇ１は、スイッチング素子Ｑ１をターンオフするためのターンオフ用通常スイッチであるトランジスタＭ２（例えば、ＮチャンネルのＭＯＳＦＥＴ）をオンさせることにより、ゲート抵抗Ｒ２を介して、スイッチング素子Ｑ１をターンオフさせる。すなわち、トランジスタＭ２がオンすることにより、ゲート抵抗Ｒ２を介してスイッチング素子Ｑ１のゲートが放電されるので、スイッチング素子Ｑ１をターンオフさせることができる。

ゲート電圧変化率検出回路Ｈ１は、スイッチング素子Ｑ１のゲート電圧Ｖｇｅの時間に対する変化率を表すゲート電圧変化率ｄＶｇｅ／ｄｔを検出する。ゲート電圧変化率検出回路Ｈ１は、コレクタが電源に接続されベースがスイッチング素子Ｑ１のゲートに接続されたトランジスタＴ１（ｎｐｎ型）と、トランジスタＴ１のエミッタに接続された電流源Ｉ２と、トランジスタＴ１のエミッタに接続されたコンデンサＣ１と抵抗Ｒ５とによるハイパスフィルタとを備える。このパイパスフィルタの出力波形（すなわち、ゲート電圧変化率検出回路Ｈ１の出力波形）が、ゲート電圧変化率ｄＶｇｅ／ｄｔを表す波形に相当する。

コンパレータＣＭＰ１は、高速スイッチＭ６のオンタイミングを決定するためのオンタイミング信号を出力するものである。コンパレータＣＭＰ１は、非反転入力端子のゲート電圧変化率ｄＶｇｅ／ｄｔと反転入力端子の閾値ＶｔｈＬｏとを比較する。閾値ＶｔｈＬｏは、制御ＩＣ外部の抵抗Ｒ６，Ｒ７と制御ＩＣ内部の抵抗Ｒ４との分圧によって適切な値に設定可能である。

コンパレータＣＭＰ２は、高速スイッチＭ６のオンを許可するためのイネーブル信号を出力するものである。コンパレータＣＭＰ２は、非反転入力端子のゲート電圧変化率ｄＶｇｅ／ｄｔと反転入力端子の閾値ＶｔｈＨｉとを比較する。閾値ＶｔｈＨｉは、例えば、閾値ＶｔｈＬｏより大きくなるように、抵抗Ｒ４と電流源Ｉ１とによってオフセットされた値である。このように、ゲート電圧変化率ｄＶｇｅ／ｄｔの比較基準電圧（閾値ＶｔｈＨｉ及びＶｔｈＬｏ）にヒステリシスを設けることによって、ノイズの影響による誤作動を防止することができる。

図３は、制御部Ｇ１内に構成されたエッジトリガ式波形整形回路である。高速スイッチＭ６の駆動信号に相当する高速ターンオン信号ｏｄｒｍ６は、コンパレータＣＭＰ１及びＣＭＰ２の出力結果をＡＮＤ演算することによって生成される。すなわち、コンパレータＣＭＰ２のイネーブル信号ｉｄｖｄｔｐがＨｉレベルの状態（高速スイッチＭ６のオンの許可状態を表すイネーブル状態）で、コンパレータＣＭＰ１のオンタイミング信号ｉｄｖｇｅ＿ｘの立ち下がりエッジが検出された時に、オフ状態の高速ターンオン信号ｏｄｒｍ６がオン状態となることにより、高速スイッチＭ６がオンする。

ここで、図３の場合、高周波のノイズによる誤動作を防止するため、ワンショットパルス生成回路を設けている。ワンショットパルス生成回路は、コンパレータＣＭＰ１のオンタイミング信号ｉｄｖｇｅ＿ｘを遅延させる遅延回路ｇ２と、オンタイミング信号ｉｄｖｇｅ＿ｘの論理を反転させる反転回路ｇ３と、遅延回路ｇ２の出力と反転回路ｇ３の出力とを入力とするＮＯＲ回路ｇ４とを備え、遅延回路ｇ２による遅延時間幅のワンショットパルスをＡＮＤ回路ｇ５に出力する。図３の場合、遅延回路ｇ２は、１０個のバッファによって、遅延時間を設けている。したがって、ワンショットパルス生成回路が設けられた場合、コンパレータＣＭＰ２のイネーブル信号ｉｄｖｄｔｐがＨｉレベルの状態（イネーブル状態）で、当該ワンショットパルスの立ち下がりエッジが検出された時に、Ｌｏレベルの高速ターンオン信号ｏｄｒｍ６がＨｉレベルとなることにより、高速スイッチＭ６がオンする。ワンショットパルス幅より周期が小さい高周波のノイズが生じても、高速ターンオン信号ｏｄｒｍ６のレベルがＨｉレベルになるタイミングが早まって高速スイッチＭ６が本来より早まってオンするという誤作動を防止することができる。高速スイッチＭ６が設計値より早まってオンすると、スイッチング素子に並列のダイオードに発生するリカバリーサージが大きくなってしまうからである。

そして、セットリセットフリップフロップｇ７は、スイッチング素子Ｑ１のターンオフを指令するＱ１制御信号が入力端子ＭＩＮ（図３のｉｍｉｎに相当）から入力された時に（Ｑ１制御信号のオフ時のタイミングで）、オン状態の高速ターンオン信号ｏｄｒｍ６をオフ状態にする。高速ターンオン信号ｏｄｒｍ６がオフ状態になることにより、高速スイッチＭ６がオフする。

図４は、図２に示す回路図の動作波形図である。スイッチング素子Ｑ１をオンさせるＱ１制御信号が入力端子ＭＩＮに入力されると、通常のスイッチＭ１がオンする。スイッチング素子Ｑ１はゲート抵抗Ｒ１で充電される。ゲート電圧Ｖｇｅはゲート抵抗とゲート容量とのＣＲ曲線に従って上昇する。そのため、ゲート電圧変化率ｄＶｇｅ／ｄｔは、図示の通り、充電初期で急速に上昇した後に次第に零に近づくような曲線を描く。ただし、このときのゲート電圧変化率ｄＶｇｅ／ｄｔを表す波形は、温度やスイッチング素子の種類に強く依存するため、そのピーク値はばらつきが生じ得る。

ゲート電圧変化率ｄＶｇｅ／ｄｔがコンパレータＣＭＰ２の閾値ＶｔｈＨｉを超えることにより、コンパレータＣＭＰ２のイネーブル信号ｉｄｖｄｔｐがＨｉレベルとなると、高速スイッチＭ６がイネーブル状態となる。

続いて、ゲート電圧Ｖｇｅがスイッチング素子Ｑ１のゲートオン閾値を超えると、コレクタ電流Ｉｃｅが一瞬大きな電流値が流れた後に定常値に落ち着く。このときのコレクタ電流Ｉｃｅの時間に対する電流変化を表す電流変化率ｄＩｃｅ／ｄｔが大きい場合、スイッチング素子Ｑ１と直列接続のスイッチング素子Ｑ２に並列のダイオードＤ２にリカバリーサージが発生する（図１参照）。

図５は、スイッチング素子Ｑのコレクタ−エミッタ間のサージの発生タイミングを説明するための図である。スイッチング素子Ｑのコレクタ−エミッタ間に発生するサージとして、スイッチング素子Ｑがオフするときに発生するオフサージとスイッチング素子Ｑに並列接続されたダイオードに発生するリカバリーサージがある。スイッチング素子Ｑ１（Ｑ２）がターンオフすると、そのスイッチング素子Ｑ１（Ｑ２）のコレクタ−エミッタ間にオフサージが発生する。また、一方のスイッチング素子がオフ状態で他方のスイッチング素子がターンオンすると、その一方のスイッチング素子に並列接続されたダイオードに印加される電圧が順電圧から逆電圧に切り替わることによって、そのダイオードにリカバリーサージが発生する。すなわち、スイッチング素子Ｑ１（Ｑ２）がオフ状態でスイッチング素子Ｑ２（Ｑ１）がターンオンすると、スイッチング素子Ｑ１（Ｑ２）に並列接続されたダイオードＤ１（Ｄ２）にリカバリーサージが発生する。

このリカバリーサージが大きすぎると、ダイオードやスイッチング素子が破壊するおそれがあるため、図４に示される状態１では、ゲート抵抗Ｒ１の抵抗値を大きいままとすることにより、電流変化率ｄＩｃｅ／ｄｔを低減して、リカバリーサージを抑制している。

図４に示される状態２について説明する。コレクタ電流Ｉｃｅが定常値になるに従って、コレクタ電圧Ｖｃｅも小さくなる。このとき、コレクタ−ゲート間容量Ｃｃｇに充電するミラー領域に入るため、ゲート電圧Ｖｇｅはほぼ一定値となり、ゲート電圧変化率ｄＶｇｅ／ｄｔは零に近づく。コレクタ電流Ｉｃｅが定常値になりリカバリーサージが発生しない領域において、ゲート電圧変化率ｄＶｇｅ／ｄｔが閾値ＶｔｈＬｏ以下になる時の立ち下がりエッジがコンパレータＣＭＰ１及びワンショットパルス生成回路によって検出されることにより、通常スイッチＭ１に加えて、高速スイッチＭ６もオンする。高速スイッチＭ６のオンによって、スイッチング素子Ｑ１のゲート抵抗の抵抗値は状態１より小さくなる（Ｒ１//Ｒ３＝（Ｒ１×Ｒ３）／（Ｒ１＋Ｒ３））。これにより、スイッチング素子Ｑ１のゲートの充電速度が増し、スイッチング素子Ｑ１がターンオンする途中でそのターンオン速度が速くなるので、スイッチング素子Ｑ１のターンオン損失を低減させることができる。他のスイッチング素子Ｑのターンオン損失を低減させる場合については、その説明を省略するが、同様に考えることができる。

図４に示される状態３について説明する。コレクタ電圧Ｖｃｅが飽和電圧Ｖｃｅ（ｓａｔ）に達すると、再びゲート電圧Ｖｇｅが上昇し始め、やがてゲート駆動電圧ＶＤＤで一定となる。状態３では、コレクタ電流Ｉｃｅもコレクタ電圧Ｖｃｅも定常値のため、ターン損失やリカバリーサージ損失には関係がない（定常状態）。つまり、ゲート抵抗値は無関係のため、高速スイッチＭ６はオンでもオフでもよい。図４では、高速スイッチＭ６がオンしている動作波形が示されている。

したがって、上述の実施例によれば、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号変化（正から負への変化）を捉えた検知タイミングに応じて、高速スイッチＭ６のオンタイミングを生成し、スイッチング素子をターンオンさせる駆動電圧又は駆動電流を変化させているため、ゲート電圧の時間変化率を検知することによってスイッチング素子のゲート駆動をアクティブに変化させることによる誤作動を防止することができる。すなわち、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号が正から負に変わることを検知することは、立ち上がったゲート電圧がその後に立ち下がっていることを検知することになるので、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの小さい領域で確実に高速スイッチＭ６をオンさせることができ、サージが大きくなることを防ぐことができる。

また、ゲート電圧変化率ｄＶｇｅ／ｄｔをＶｔｈＬｏとの２つの閾値電圧で比較する構成としているので、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号変化の検出を確実に行うことができる。ゲート電圧変化率ｄＶｇｅ／ｄｔを一つの閾値電圧で比較する構成では、ばらつきの大きいゲート電圧変化率ｄＶｇｅ／ｄｔが閾値電圧に到達しないことが起こり得る。例えば、ゲート電圧変化率ｄＶｇｅ／ｄｔが閾値電圧に到達しないまま立ち下がると、高速スイッチがイネーブル状態であれば、高速スイッチのオンタイミングが早まって、サージが大きく発生する領域（図４の場合であれば、状態１の領域）で高速スイッチがオンするおそれがある。しかしながら、ゲート電圧変化率ｄＶｇｅ／ｄｔを２つの閾値電圧で比較する構成を有する上述の実施例では、高速スイッチＭ６は、ゲート電圧変化率ｄＶｇｅ／ｄｔが閾値電圧ＶｔｈＨｉを上回って始めてイネーブルとなるため、仮に何らかの理由でゲート電圧変化率ｄＶｇｅ／ｄｔが想定より低くなり閾値電圧ＶｔｈＨｉを超えない事態が発生したとしても、高速スイッチＭ６はオンしないため、高速スイッチＭ６のオン損失の低減は図れないもののサージ電圧が大きくなるという不都合を防止することができ、安定した制御が実現できる。

また、ゲート電圧変化率ｄＶｇｅ／ｄｔと閾値電圧ＶｔｈＬｏとを比較するコンパレータＣＭＰ１、及び、ゲート電圧変化率ｄＶｇｅ／ｄｔと閾値電圧ＶｔｈＨｉとを比較するコンパレータＣＭＰ２が、構成されている。この構成にすることで、閾値電圧を制御ＩＣの端子ＡＧＣＴＨを介して直接調整することができ、高速スイッチＭ６のオンを出荷前のテストで調整することができるので、従来に比べ高精度で高信頼性のスイッチング素子のターンオン制御が可能となる。

なお、閾値ＶｔｈＨｉを閾値ＶｔｈＬｏより低い値に設定してもよいが、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号変化の検出を確実に行うためには、上述の実施例のように、閾値ＶｔｈＨｉを閾値ＶｔｈＬｏより高い値に設定するほうが好適である。

また、スイッチング素子のゲート−エミッタ間の寄生容量は約０．００１μ〜０．０１μＦオーダーの巨大な容量値であり、ゲート電圧Ｖｇｅはこの寄生容量に発生する電圧であるため、スイッチング素子Ｑ等のスイッチングノイズの影響を受けにくいメリットがある。つまり、ゲート電圧変化率検出回路Ｈ１の誤検出を防ぐことができる。仮に、ゲート電圧Ｖｇｅにスイッチングノイズが入ってきた場合でも、イネーブル用閾値ＶｔｈＨｉを高めに設定しておくことによって、ゲート電圧変化率検出回路Ｈ１の誤検出を防止することができる。

また、高速スイッチＭ６は、コンパレータＣＭＰ１の出力の立ち下がりを検出して、セットリセットフリップフロップｇ７にてホールドするので、ゲート電圧変化率ｄＶｇｅ／ｄｔが閾値ＶｔｈＬｏを何度もまたいでも、高速スイッチＭ６がチャタリングを起こすことはないため、安定した制御が可能となる。

つまり、状態２において、ゲート電圧変化率ｄＶｇｅ／ｄｔがＶｔｈＬｏを下回ると、コンパレータＣＭＰ１の出力の立ち下がりを検出して、高速スイッチＭ６のオンがホールドされる。高速スイッチＭ６のオンにより、ゲート電圧Ｖｇｅが高速に充電されるため、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさが大きくなり、条件によっては閾値ＶｔｈＬｏを上回ることがある。しかし、高速スイッチＭ６のオンは既にホールドされているので、チャタリング現象を起こすこともなく、安定した制御が実現できる。

図６は、トランジスタＭ６による高速オンをしない場合のシミュレーション駆動波形である。図７は、トランジスタＭ６による高速オンをした場合のシミュレーション駆動波形である。

ターンオン１回あたりのスイッチング素子（この場合、ＩＧＢＴ）に印加されるスイッチングエネルギーのシミュレーション結果を点線で囲んで示している。図６の場合は約７７．５［ｍＪ］である一方、図７の場合は約５２．９［ｍＪ］となり、スイッチングエネルギーは３２％低減している。リカバリーサージの電圧にほぼ比例するスイッチング素子のコレクタ電流Ｉｃｅのピーク値は、図６の場合は約４１．１［Ａ］であり、図７の場合は約４１．２［Ａ］となり、ほとんど差がない。したがって、本実施例によれば、スイッチングエネルギーの損失を抑えつつ、ゲート電圧の時間変化率を検知することによってスイッチング素子のゲート駆動をアクティブに変化させることによる誤作動を防止して、リカバリーサージが増加することを防ぐことができる。

また、ゲート抵抗の抵抗値（Ｒ１，Ｒ３）、或いは、閾値（ＶｔｈＬｏ，ＶｔｈＨｉ）を調整することによって、ターンオン損失を抑えつつ、リカバリーサージのサージ電圧を低減することも可能である。つまり、ターンオン損失とリカバリーサージ電圧の抑制というトレードオフ特性を改善することができる。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

例えば、上述の実施例では、２つのコンパレータＣＭＰ１，２を用いて高速スイッチＭ６のオンタイミングを生成したが、微分回路を２段直列に用いることによってゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号変化点を検知して（すなわち、ゲート電圧変化率ｄＶｇｅ／ｄｔ波形の頂点付近を検知して）、その検知タイミングに応じて高速スイッチＭ６をオンさせてもよい。このとき、誤検知を防ぐため、ゲート電圧変化率ｄＶｇｅ／ｄｔの大きさの符号変化点の検知からタイマー等の遅延手段による遅延時間経過後に高速スイッチＭ６をオンさせてもよい。

また、ゲート電圧変化率ｄＶｇｅ／ｄｔを表す電圧波形を得る手段として、上述のような、コンデンサＣ１と抵抗Ｒ５とによるハイパスフィルタに限らず、図８，９に示されるようなゲート電圧変化率検出回路でもよい。

また、上述の実施例では、スイッチング素子のゲート抵抗を可変することによって、スイッチング素子をターンオンさせる駆動電圧又は駆動電流を変化させていたが、駆動電圧自体（例えば、ゲート駆動電圧ＶＤＤ）や電流源などによる駆動電流自体を可変させてもよい。

また、上述の実施例では、車載の制御システムを例に挙げて本発明に係るスイッチング装置について説明したが、車両用に限定することなく、ロボット用などの他の用途に適用することも可能である。

本発明に係るスイッチング装置の一実施形態であるモータ／ジェネレータ駆動システム１００の概略構成図である。 インバータ４０のＵ相のハイサイド側の駆動回路の詳細な構成例を説明するための図である。 制御部Ｇ１内に構成されたエッジトリガ式波形整形回路である。 図２に示す回路図の動作波形図である。 スイッチング素子Ｑのコレクタ−エミッタ間のサージの発生タイミングを説明するための図である。 トランジスタＭ６による高速オンをしない場合のシミュレーション駆動波形である。 トランジスタＭ６による高速オンをした場合のシミュレーション駆動波形である。 ゲート電圧変化率の検出回路例である。 ゲート電圧変化率の検出回路例である。

符号の説明

Ａ 制御ＩＣ
Ｃ＊ コンデンサ
ＣＭＰ＊ コンパレータ
Ｄ＊ ダイオード
Ｇ１ 制御部
Ｍ＊ トランジスタ
Ｑ＊ スイッチング素子
Ｒ＊ 抵抗
ＶＤ 電源電圧

Claims (5)

1. 半導体スイッチング素子のスイッチング装置であって、
   前記半導体スイッチング素子のゲート電圧の時間変化率が第１の基準値を超えた後に前記第１の基準値と異なる第２の基準値を下回ることを検出することによって、前記時間変化率の符号の変化を検知する符号変化検知手段と、
   前記符号変化検知手段によって検知された前記時間変化率の符号の変化の検知タイミングに応じて、前記スイッチング素子をターンオンさせる駆動電圧又は駆動電流を変化させる切替手段とを備えることを特徴とする、スイッチング装置。
2. 前記切替手段は、前記時間変化率が前記第２の基準値を下回るタイミングに応じて、前記駆動電圧又は駆動電流を変化させる、請求項１に記載のスイッチング装置。
3. 前記切替手段は、前記時間変化率が前記第２の基準値を下回った時点から遅延時間経過した後に、前記駆動電圧又は駆動電流を変化させる、請求項２に記載のスイッチング装置。
4. 前記第１の基準値は、前記第２の基準値よりも高い値に設定された、請求項１から３のいずれか一項に記載のスイッチング装置。
5. 前記切替手段は、前記スイッチング素子のゲート抵抗の抵抗値を変化させる、請求項１から４のいずれか一項に記載のスイッチング装置。

Images