CN107432086A - 电子器件的制造方法和电子器件 - Google Patents

电子器件的制造方法和电子器件 Download PDF

Info

Publication number
CN107432086A
CN107432086A CN201680016337.9A CN201680016337A CN107432086A CN 107432086 A CN107432086 A CN 107432086A CN 201680016337 A CN201680016337 A CN 201680016337A CN 107432086 A CN107432086 A CN 107432086A
Authority
CN
China
Prior art keywords
circuit pattern
substrate
electronic unit
particle
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680016337.9A
Other languages
English (en)
Other versions
CN107432086B (zh
Inventor
半古明彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN107432086A publication Critical patent/CN107432086A/zh
Application granted granted Critical
Publication of CN107432086B publication Critical patent/CN107432086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2999/00—Aspects linked to processes or compositions used in powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供一种能够精度良好地将电子部件与高密度的电路图案连接的电子器件的制造方法。将分散有粒径小于1μm的导电性纳米粒子和绝缘材料的溶液或分散有被绝缘材料层包覆的导电性纳米粒子的溶液以期望的形状涂布在透光的基板的表面上，形成被绝缘材料包覆的导电性纳米粒子的膜。在膜上搭载电子部件。从透光的基板的背面侧以规定的图案对膜照射光，利用光对导电性纳米粒子进行烧结。由此，形成与电子部件的电极连接的第1电路图案，并且将第1电路图案与电子部件的电极紧固起来。

Description

电子器件的制造方法和电子器件
技术领域
本发明涉及在基板上具有电路图案的电子器件。
背景技术
以往，作为将电子部件安装到基板上的安装方法已知如下的方法：在基板上的电路图案上利用Au线等形成凸球，并且在其上搭载电子部件，通过热和超声波的照射而将其电连接起来，并且将电子部件紧固到电路图案上。此外，还已知如下的方法：在基板上的电路图案上涂布钎焊膏等，并且在其上搭载电子部件，对其加热而使焊熔融，由此进行电连接，并且将电子部件紧固到电路图案上。
作为电路图案的形成方法，广泛使用利用掩膜对铜箔进行蚀刻的方法，然而这种方法的制造工艺复杂且耗费时间，制造装置也很昂贵。近些年来为了简化制造工艺，抑制制造装置成本，通过印刷而形成电路图案的所谓印刷型电子产品的技术领域正被广泛研究。
例如，在专利文献1中公开了如下的技术：利用喷墨打印机等使包含铜纳米粒子的非导电性膜堆积起来，从上方在所形成的膜上照射光，由此使铜粒子熔合，形成导电性的电路。
在先技术文献
专利文献
专利文献1：日本特开2014-116315号公报
发明内容
发明要解决的课题
在使用钎焊膏等的接合材料将电子部件安装在电路图案上的方法中，在形成电路图案时、供给接合材料时和搭载电子部件时会发生位置偏移。电路图案基于考虑到这些位置偏移的情况下的大小、形状(图案间隙)而被设计出来，因此妨碍实现电子部件的高密度搭载。
此外，在作为接合材使用钎焊膏的情况下，由于钎焊膏熔融时的表面张力而使得拉拽电子部件的力发生作用而发生位置偏移，因此会在电子部件的搭载精度上发生偏差。
另一方面，使用凸球的方法虽然不会发生钎焊膏熔融时那样的位置偏移，然而会产生配线图案形成时的图案尺寸的精度造成的搭载精度的偏差。此外，可形成的图案间隙存在局限，因此电子部件的高密度搭载也会存在局限。
本发明的目的在于，提供能够将电子部件精度良好地连接到高密度的电路图案上的电子器件的制造方法。
用于解决课题的手段
本发明为了达成上述目的，作为本发明的电子器件的制造方法，在第1工序中，将分散有粒径小于1μm的导电性纳米级粒子和绝缘材料的溶液、或分散有被绝缘材料层包覆的所述导电性纳米级粒子的溶液以期望的形状涂布在透光的基板的表面上，形成被绝缘材料包覆的导电性纳米级粒子的膜。在第2工序中，在膜上搭载电子部件。在第3工序中，从透光的基板的背面侧以规定的图案对膜照射光，利用光对导电性纳米级粒子进行烧结，形成规定的图案的由导电性纳米级粒子烧结而成的层，由此形成与所述电子部件的电极连接的第1电路图案，并且将第1电路图案与电子部件的电极紧固起来。
发明效果
根据本发明，在通过光照射形成高密度的电路图案的同时与电子部件连接起来，可减少相对于电路图案的电子部件的搭载偏差。
附图说明
图1的(a)～(g)是表示第1实施方式的电子器件的制造方法的说明图，(h)是被制造出的电子器件的仰视图。
图2是可通过第1实施方式制造的电子器件，(a)是俯视图，(b)是图(a)的A-A剖视图，(c)是图(a)的B-B剖视图。
图3是在第1实施方式中除去了膜41的情况下的电子器件的俯视图。
图4是通过第4实施方式制造的电子器件，(a)是卸下了上侧的基板10-2的状态的俯视图，(b)是未卸下基板10-2的状态、是图(a)的A-A剖视图，(c)是未卸下基板10-2的状态、是图(a)的B-B剖视图。
图5是通过第4实施方式制造的电子器件的放大图。
图6的(a)～(c)是表示第5实施方式的制造方法的说明图。
图7的(a-1)～(c-2)是表示第6实施方式的制造方法的说明图。
图8是第7实施方式的图5的变形例的电子器件的放大图。
具体实施方式
下面对本发明的一个实施方式的电子器件的制造方法进行说明。
＜第1实施方式＞
使用图1的(a)～(h)对第1实施方式的电子器件的制造方法进行说明。
在本实施方式中，作为基板10使用透光的基板，从基板的背面侧照射光而形成第1电路图案40。
首先，如图1的(a)所示，准备预先形成有厚膜的第2电路图案50的基板10。
接着，如图1的(b)所示，将在溶剂中分散有粒径1μm以下的导电性纳米级粒子(以下，称作导电性纳米粒子)和绝缘材料的溶液或在溶剂中分散有被绝缘材料的层包覆的导电性纳米粒子的溶液以期望的形状涂布在基板10表面的区域20内。被涂布的溶液如图1的(c)所示，在基板10上，表面变得平滑，从而形成涂膜(膜41)。膜41的端部与第2电路图案50的端部重叠。根据需要对膜41进行加热而使其干燥。导电性纳米粒子分散在膜41内，导电性纳米粒子的周围成为被绝缘材料覆盖的状态。因此，膜41为非导电性。
接着，如图1的(d)所示，将电子部件30的位置对准到膜41上的规定位置进行搭载，如图1的(e)所示，使电子部件30的电极31紧密贴合在膜41上。
接着，如图1的(f)所示，从基板10的背面侧以期望的图案对膜41照射光，利用光对导电性纳米粒子进行烧结，形成期望的图案的导电性纳米粒子层(第1电路图案40)。光的照射图案包含膜41的电子部件30的电极31所抵接的区域。确认所搭载的电子部件30的电极31的位置，并以该电极位置为基准来确定照射图案，因此可抑制电路图案40与电子部件30之间的位置偏差。由于形成了与第2电路图案50连续的第1电路图案40，因此也会对与第2电路图案50重叠的区域照射光。通过光照射，导电性纳米粒子以比构成该粒子的材料的主体的融点低的温度熔融。导电性纳米粒子的周围的绝缘材料层通过光照射而蒸发或软化。因此，熔融的导电性纳米粒子与相邻的粒子直接融合，或突破了软化的绝缘材料层后与相邻的粒子融合。由此，能够对导电性纳米粒子彼此进行烧结，进行了光照射后的区域成为电导电性的第1电路图案40。由此，如图1的(g)所示，形成一对第1电路图案40。另外，光照射后的导电性纳米粒子相互结合，然而也保持了某种程度粒子形状。
导电性纳米粒子在烧结时熔融，因此也会与电子部件30的电极31结合起来，从而能够将第1电路图案40与电极31紧固起来。即，通过光照射可同时进行第1电路图案40的形成和第1电路图案40与电极31的接合。此外，能够仅使用电路图案形成材料和电极31而不必使用此外的接合材料，进行第1电路图案40与电极31的接合。电极31与由导电性纳米粒子烧结而成的层直接接合起来。
所照射的光的波长是被在膜41中含有的导电性纳米粒子吸收的波长，选择使用不易被基板10吸收的波长。所照射的光可以是紫外光、可见光、红外光中的任意光。例如作为导电性纳米粒子使用Ag、Cu、Au、Pd等的情况下，可使用400～600nm的可见光。能够通过在规定图案的形状上具有开口的掩膜来照射光来形成照射光的规定图案。此外，使用集光于比规定图案小的照射直径的光束，使光束在膜41上以规定的图案进行扫描，由此还能够仅对规定的图案照射光。
未照射光的膜41的区域不会发生烧结，因此保留着非导电性。可以在此后的工序中除去非导电性的膜41。例如，可使用有机溶剂等除去膜41。
由此，如图1的(h)中从背面观察基板10的图所示，在搭载有电子部件30的状态下，能够形成将电子部件30的电极31与第2电路图案50连接起来的第1电路图案40。
另外，作为在基板10上形成第2电路图案50的方法，可以使用以往的方法。例如，可使用在基板10上形成金属薄膜后，通过蚀刻形成为期望的形状的图案的方法。此外，还可以在将分散有导电性粒子的溶液印刷到基板10上，由此形成第2电路图案50的形状的涂膜后，施加热或施加热和压力对导电性粒子进行烧结来形成第2电路图案50。
使用图2的(a)、(b)、(c)对可通过上述制造方法制造出的电子电路器件的结构进行说明。
图2的电子电路器件包括具有电路图案的基板10和电子部件30。在基板10上设置有用于搭载电子部件30的区域20，在区域20内配置有与电子部件30电连接起来的第1电路图案40。此外，在基板10上配置有第2电路图案50，第2电路图案50在区域20的周缘部与第1电路图案40连接。第2电路图案50从被配置在区域20的外侧的电源60对第1电路图案40供给电流。
第1电路图案40的一部分或全部由含有粒径小于1μm的导电性纳米粒子的层构成。由于能够仅使照射光的部分烧结而形成第1电路图案40，因此可以按照电子部件30的电极的尺寸和配置，将宽度小于第2电路图案50的宽度的具有细微的线宽的第1电路图案40形成为期望的形状且为高密度。膜41的未被照射光的区域由于未被烧结而仍保持非导电性，与第1电路图案40连续而保留。另外，未被烧结的非导电性的膜41的区域既可以保留也可以在此后的工序中除去。
具体而言，如图2的(a)、(b)所示，第2电路图案50被配置在用于搭载电子部件30的区域20的两肋。第1电路图案40在区域20内至少配置有一对，并且分别与区域20的两肋的第2电路图案50连接。在一对第1电路图案40之间配置有非导电性层41。电子部件30的电极31与一对第1电路图案40直接紧固起来。
如图2的(b)所示，第2电路图案50的厚度大于第1电路图案40的厚度。在本实施方式中，通过第1电路图案40仅形成需要细微的配线的搭载电子部件30的区域20内部，而通过厚膜的第2电路图案50构成区域20的外侧，由此能进行对电子部件30的大电流的供给。
另外，在图2中，将电源60搭载在基板10上，然而电源60不必一定配置于基板10上。例如，也可以在基板10上配置连接器以代替电源60。这种情况下，通过电缆等能够将未搭载于基板10上的电源与连接器连接起来。连接器与第2电路图案连接。此外，作为电源60还可以使用太阳能电池等发电装置。
基板10如图2的(b)、(c)所示可形成为弯曲的形状。这种情况下，第1电路图案40和第2电路图案50沿弯曲的基板10的表面被配置。在本实施方式中，能够通过涂布包含导电性的粒子的膜，并对其进行光照射使其烧结而形成第1电路图案40和第2电路图案50，因此在烧结工序之前使基板10弯曲，由此可容易形成弯曲的基板10上的电路图案，而不会出现断线或掉线。
作为基板10的材质，可使用如下所述的任意材质：能够支承第1电路图案40和第2电路图案50，至少表面具备绝缘性，具备在第1电路图案40的形成时可进行对包含导电性的粒子的膜的光照射的透光性，并且可耐受第1电路图案40的形成时的光照射。例如，可使用聚对苯二甲酸乙二醇酯(PET)基板、聚萘二甲酸乙二醇酯(PEN)基板、玻璃环氧基板、酚醛层压基板、挠性印刷基板、陶瓷基板、玻璃基板、表面被绝缘层包覆的金属基板等。即，基板使所照射的光的至少一部分透过。此外，本实施方式的基板10还可使用膜(film)状的结构。
作为构成第1电路图案40的导电性纳米粒子的材料，可使用Ag、Cu、Au、Pd、ITO、Pt、Fe等的导电性金属和导电性金属酸化物中的1种以上。在烧结导电性粒子而形成第2电路图案50的情况下，导电性粒子的材料与第1电路图案40同样地可使用上述的导电性金属和导电性金属酸化物中的1种以上。
作为至少在与第1电路图案40连续的非导电性的膜41中含有并包覆导电性纳米粒子的绝缘材料，可使用苯乙烯树脂、环氧树脂、硅树脂和丙烯树脂等树脂以及SiO2、Al2O3、TiO2等无机材料、有机和无机的混合材料中的1种以上。此外，在膜41中包覆导电性纳米粒子的绝缘材料层的厚度优选为1nm～10000nm左右。这是因为，若绝缘材料层过薄，则非导电性的膜41的耐电压性会降低。此外，若绝缘材料层过厚，则通过光照射进行烧结而成的第1电路图案40的电导电率降低，热电阻值会变大。
第1电路图案40包含粒径0.01μm～1μm的导电性粒子。第1电路图案40(被烧结的部分)的配线宽度例如可在1μm以上。第1电路图案40的厚度可形成为1nm～10μm左右。此外，第1电路图案40的电阻值优选在10-4Ω/cm2以下，特别优选是在10-6Ω/cm2数量级以下的低电阻。
作为电子部件30，可使用任意的电子部件，而作为一例，可使用发光元件(LED、LD)、受光元件、集成电路、显示元件(液晶显示器、等离子体显示器、EL显示器等)。此外，在图1中，在基板10上仅搭载了1个电子部件30，然而也当然可以设置2个以上的区域20，搭载2个以上的电子部件30。这种情况下，第2电路图案50形成为将多个电子部件30通过串联或并联等的期望的电路图案连接起来。
如上所述，在本实施方式中，将电子部件30搭载在透光的基板10上的膜41上之后，从透光的基板10的背面侧照射光，由此能够直接形成与电子部件30的电极31连接的期望的图案的细微的第1电路图案40。因此，能够以搭载后的电子部件30的位置为基准进行光照射，因而可防止电子部件30与第1电路图案40的位置的误差，减少位置偏离导致的连接不良。此外，在光照射时还可以与第1电路图案40的形成同时进行在第1电路图案40上的电子部件30的接合，不需要另设的接合材料，因此也不会发生以往存在的接合材料供给时的位置偏离或量的偏差的问题。
此外，通过光的照射，能够高密度地形成细微的第1电路图案，因此能够高密度地搭载电子部件30。
进而，无需设计对电子部件30的搭载偏离、接合材料供给偏离(位置/量)进行了预测而得到的电路图案，因此能够更为高度精细地设计第1电路图案40，能够更高密度地搭载电子部件30。
而且，可以将第1电路图案与厚膜的第2电路图案50连结起来形成。因此，能够从低电阻的厚膜的第2电路图案50将大电流通过第1电路图案40提供给电子部件30。
另外，在本实施方式中，还可以在图1的(f)的工序之后，利用有机溶剂等将第1电路图案40的周围的非导电性的膜41溶解后除去。由此，如图3所示，可以仅将第1电路图案40配置在电子部件30下方。
另外，在上述说明中，为了形成第1电路图案40而将在图1的(b)、(c)的工序中形成的膜41的形成区域作为包含一对第1电路图案40两方的一个区域(参照图1的(h))，也可以划分为分别包含一对第1电路图案40的两个区域来形成。这种情况下，在两个区域形成的膜41都与第2电路图案50连续地形成。
＜第2实施方式＞
在第2实施方式中，通过光照射形成第2电路图案50。
在第2实施方式中，由对导电性粒子进行烧结而形成的层构成第2电路图案50的一部分或全部。这种情况下，作为导电性粒子，混合使用粒径小于1μm的导电性纳米粒子和粒径在1μm以上的导电性微米级粒子(称作导电性微米粒子)。由此，在对导电性粒子照射光的情况下，导电性纳米粒子先熔融而与周围的导电性微米粒子结合起来。因此，能够以导电性纳米粒子为起点，通过光照射而以低于主体的温度对导电性微米粒子进行烧结。因此，通过混合使用导电性微米粒子和导电性纳米粒子，可较为容易地形成厚度大的层，而且通过光照射进行烧结，能够形成为第2电路图案。
第2电路图案50含有粒径1μm～100μm的导电性粒子。第2电路图案50的配线宽度可以在10μm以上，例如可形成为100μm左右。第2电路图案50的厚度可形成为1μm～100μm左右、例如20μm左右。此外，第2电路图案50的电阻值优选在10-4Ω/cm2以下，特别优选是10-6Ω/cm2数量级以下的低电阻。
下面说明制造方法。首先，准备基板10。
接着，准备在溶剂中分散有导电性纳米粒子、导电性微米粒子和绝缘材料的溶液、或在溶剂中分散有被绝缘材料的层包覆的导电性纳米粒子和导电性微米粒子的溶液。作为溶剂可使用有机溶剂或水。
将上述溶液以期望的形状涂布在基板10表面上的应形成第2电路图案50的区域内。所涂布的溶液形成涂膜。根据需要对涂膜进行加热使其干燥。导电性纳米粒子和导电性微米粒子在涂膜内分散，各粒子的周围成为被绝缘材料覆盖的状态。因此，在该状态下涂膜是非导电性的。
接着，在涂膜上对第2电路图案50的形状照射光。通过光使得导电性纳米粒子以低于导电性微米粒子的温度熔融，并与相邻的导电性纳米粒子和导电性微米粒子融合。这样，以纳米粒子为起点发生烧结，因此可实现比主体(bulk)温度低的烧结。此外，还能够仅在涂膜的厚度方向的期望范围内发生烧结。由此，可形成期望形状的第2电路图案50。
作为所照射的光的波长，选择使用可被在涂膜中含有的导电性纳米粒子和导电性微米粒子吸收的波长。照射光的第2电路图案50的形状可利用具有规定的开口的掩膜来形成。此外，还可以使用集光为小于第2电路图案50的配线宽度的照射直径的光束，并使光束进行扫描，由此仅对第2电路图案50照射光。
未被照射光的涂膜的区域不会发生烧结，因此仍保持非导电性。另外，未被烧结的非导电性的膜41的区域既可以保留着，也可以在此后的工序中被除去。
此外，在上述制造方法中，说明了在比作为第2电路图案50的区域更大的范围内形成涂膜，并仅对作为第2电路图案50的区域照射光的方法，还可以使用印刷手法，对第2电路图案50的形状印刷分散有导电粒子的溶液来形成涂膜。这种情况下，对通过印刷形成的涂膜的整体照射光，由此可形成第2电路图案50。
通过上述工序，在形成了第2电路图案50后，进行第1实施方式的制造工序来制造电子器件。
＜第3实施方式＞
在第2实施方式中，在基板10上形成第2电路图案50后，进行第1实施方式的制造方法，而在第3实施方式中，在通过第2实施方式形成作为第2电路图案50的涂膜后，在不进行光照射的情况下进行第1实施方式的制造方法，形成作为第1电路图案40的膜41。
并且，连续或同时地进行第2电路图案50和第1电路图案40的光烧结。其中，对作为第2电路图案50的区域，照射被第2电路图案50的涂膜的导电性粒子吸收的波长的光，而对作为第1电路图案40的区域照射被膜41的导电性纳米粒子吸收的波长的光。此外，所照射的光的强度也被调整为能够使第2电路图案50和第1电路图案40分别发生烧结的强度。
此后，进行第1实施方式的制造方法而完成电子器件。
这样，通过第2电路图案50和第1电路图案40的光照射来连续或同时地进行烧结，由此可一次进行全体的制造工序中的光照射的工序，因此制造效率得以提升。
另外，在第2实施方式的制造方法中，可以将第2电路图案50的形成工序与第1电路图案40的形成工序的顺序互换，在第1电路图案40的形成后形成第2电路图案50。同样地，在第3实施方式中，可以将第2电路图案50的涂膜形成与第1电路图案40的膜41的形成的顺序互换，在形成了第1电路图案40的膜41之后形成第2电路图案50的涂膜。此后，连续或同时地进行两个电路图案的光照射。
＜第4实施方式＞
使用图4、图5对第4实施方式的制造方法进行说明。
在第4实施方式中，作为电子部件30而使用在上表面和下表面两方具有电极31的结构。构成为由2块基板10-1、10-2从上下夹住电子部件30的结构。
通过第1实施方式的图1的(a)～(g)的工序，在形成第1电路图案40-1的同时，将电子部件30的下表面的电极31-1与基板10-1的第1电路图案40-1紧固起来。
另一方面，对另一块基板10-2实施图1的(a)～(c)的处理，形成膜41-2。将另一块基板10-2以使得膜41-2接触上表面的电极31-2的方式搭载在电子部件30上。然后，从另一块基板10-2的背面(上面)侧以规定的图案对上侧的膜41-2照射光。由此，形成与电子部件30的上表面的电极31-2连接的第1电路图案40-2。同时，将第1电路图案40-2与电子部件30的上表面的电极31-2紧固起来。
由此，可制造出由2块基板10-1、10-2夹着电子部件30的电子器件。
另外，这里，相比上侧的基板10-1而首先将下侧的基板10-1的第1电路图案40-1与电子部件30的电极31连接起来，然而本发明不限于这种顺序。优选从对位置精度要求高的一侧开始先进行连接。
另外，在图4的结构中，将形成在基板10-1上的第2电路图案50-1和形成在基板10-2上的第2电路图案50-2通过上下导通部50-3而在上下方向连结起来。在形成作为第2电路图案50-1、50-2的涂膜后，将基板10-1、10-2重合起来，在第2电路图案50-1与50-2接触的状态下照射光进行烧结，由此可与第2电路图案50-1、50-2的形成同时形成上下导通部50-3。
＜第5实施方式＞
作为第5实施方式，对电子部件30是集成电路的那样的情况下电极较多的情况进行说明。作为基板，如图6的(a)所示，准备形成有多个第2电路图案50的基板。并且，以与图6的(a)的第2电路图案50的全体连接的方式，涂布含有导电性纳米粒子的溶液，如图6的(b)所示形成膜41。接着，如图6的(c)所示，在膜41的表面上搭载电子部件30，从透光的基板10的背面对将电子部件30的电极和第2电路图案50连接起来的图案照射光进行烧制。由此，可同时进行第1电路图案40的形成和第1电路图案40与电极的紧固。
＜第6实施方式＞
作为第6实施方式，对仅在电子部件30的面积内形成第1电路图案40的例子进行说明。
在透光的基板10的搭载电子部件30的区域上，如图7的(a-1)、(a-2)所示涂布含有导电性纳米粒子的溶液，形成膜41。接着，如图7的(b-1)、(b-2)所示，在膜41的表面上搭载电子部件30。如图7的(c-1)、(c-2)所示，从基板(未图示)的背面对将电子部件30的电极和第2电路图案(未图示)连接起来的图案照射光，进行烧制。由此，可同时进行第1电路图案40的形成和第1电路图案40与电子部件30的电极的紧固。
在本实施方式中，可实现在通常的焊锡接合中无法实现的方案，即在比电子部件30的电极配置区域(端子部)更小的区域内进行电气连接和紧固。此外，能够避免电子部件30的电极31以外的区域与第1电路图案40的接触，可抑制电气的短路等问题。
＜第7实施方式＞
作为第7实施方式，对第4实施方式的图5的变形例进行说明。
在图5的构造中，电子部件30的角部与第1电路图案40-2接近，因此在基板10-2或电子部件30倾斜着而被搭载的情况下，第1电路图案40-2会接触到电子部件30的半导体的边缘或飞边的部分，存在发生电气短路的可能性。
在本实施方式中，为了防止这种情况，如图8所示，在为了形成第1电路图案40-2而从基板10-2的背面(上面)进行光照射时，在接近电子部件30的角部的区域减弱第1电路图案40-2的光输出，使烧结的厚度变薄。由此，形成非导电部42。
通过采用这种结构，即使电子部件30倾斜而与非导电部42接触，也可防止电气短路。
另外，在使基板10弯曲的情况下，在第1实施方式的制造方法中，为了防止第2电路图案50的断线或掉线，优选在第2电路图案50的形成前使基板10弯曲。此外，在第2～第3实施方式的制造方法中，若在进行最初的光照射工序之前使基板10弯曲，则可防止第1和第2电路图案的断线。
对各实施方式的效果归纳后如下所示。在各实施方式中，相比凸版印刷方法而言可实现细线图案的第1电路图案40的描绘，由此可实现高密度的配线，能够进行高密度安装化。此外，能够进行细致的第1电路图案40的描绘，由此可实现所搭载的电子部件30的小型化。
在电子部件30的搭载后能够对第1电路图案40进行配线(形成)，因此电子部件30的搭载位置精度提高。进而，如第7实施方式所示，可实现在通常的焊锡接合中无法实现的方案，即在小于电子部件30的端子部的区域中实现第1电路图案与电极的电气连接和紧固。此外，能够与电子部件30搭载到基板10上同时进行持续的固定，因此可实现生产节奏的提升等。
根据本实施方式，能够将各种电子部件高精度且高密度地搭载在基板10上，而且可通过较少的制造工序一次性进行安装，制造出电子器件。此外，通过光照射，能够容易地变更电路图案，还易于应对设计变更。
作为本实施方式的电子器件，只要是将电子部件搭载在基板上的器件，就能够使用任意结构。例如，可用于汽车的仪表板(计量器显示盘)或游戏设备的显示部等。此外，由于能够使基板弯曲，因此还能够用于可穿戴(能够佩戴于身体)的电子器件(眼镜、手表、显示器、医疗设备等)或弯曲的显示器中。
标号说明
10···基板，20···用于搭载电子部件的区域，30···电子部件，31···电极，40···第1电路图案，41···膜，50···第2电路图案，60···电极。

Claims (10)

1.一种电子器件的制造方法，其特征在于，该电子器件的制造方法具有：
第1工序，将分散有粒径小于1μm的导电性纳米级粒子和绝缘材料的溶液或分散有被绝缘材料层包覆的所述导电性纳米级粒子的溶液以期望的形状涂布在透光的基板的表面上，形成被所述绝缘材料包覆的所述导电性纳米级粒子的膜；
第2工序，在所述膜上搭载电子部件；以及
第3工序，从所述基板的背面侧以规定的图案对所述膜照射光，利用所述光对导电性纳米级粒子进行烧结，形成所述规定的图案的由导电性纳米级粒子烧结而成的层，由此形成与所述电子部件的电极连接的第1电路图案，并且将所述第1电路图案与所述电子部件的电极紧固起来。
2.根据权利要求1所述的电子器件的制造方法，其特征在于，该电子器件的制造方法具有：
第4工序，将分散有粒径小于1μm的导电性纳米级粒子、粒径在1μm以上的导电性微米级粒子和绝缘材料的溶液、或分散有分别被绝缘材料层包覆的所述导电性纳米级粒子和所述导电性微米级粒子的溶液以期望的形状涂布在所述基板的表面上，形成被所述绝缘材料包覆的所述导电性纳米级粒子和所述导电性微米级粒子的第2膜；以及
第5工序，从所述基板的背面侧以规定的图案对所述第2膜照射光，利用所述光对导电性纳米级粒子和导电性微米级粒子进行烧结，形成第2电路图案。
3.根据权利要求2所述的电子器件的制造方法，其特征在于，
在所述第1工序之前进行所述第4工序和所述第5工序。
4.根据权利要求2所述的电子器件的制造方法，其特征在于，
在所述第1工序之前、或在所述第1工序之后且第3工序之前进行所述第4工序，
与所述第3工序的光照射连续地或同时进行所述第5工序的光照射。
5.根据权利要求1所述的电子器件的制造方法，其特征在于，
作为所述电子部件使用在上表面和下表面两方具有电极的电子部件，
在通过所述第3工序将所述电子部件的下表面的电极与所述基板的第1电路图案紧固起来后，将预先被实施了所述第1工序的第2基板以使得所述膜接触所述上表面的电极的方式搭载在所述电子部件上，从所述第2基板的背面侧以规定的图案对所述第2基板的所述膜照射光，形成与所述电子部件的上表面的电极连接的第1电路图案，并且将所述第1电路图案与所述电子部件的上表面的电极紧固起来。
6.一种电子器件，其特征在于，该电子器件具有：
透光的基板；被设置于所述基板上的第1电路图案；以及与所述第1电路图案连接的电子部件，
所述第1电路图案的一部分或全部由粒径小于1μm的导电性纳米级粒子烧结而成的层构成，
所述电子部件具有下表面的电极，所述下表面的电极与由所述导电性纳米级粒子烧结而成的层直接接合，
在由所述导电性纳米级粒子烧结而成的层上连续地配置有非导电性层，所述非导电性层含有被绝缘膜包覆的导电性纳米级粒子。
7.根据权利要求6所述的电子器件，其特征在于，
所述第1电路图案被配置于设置在所述基板上的用于搭载电子部件的区域内，
所述基板上还配置有第2电路图案，该第2电路图案与所述第1电路图案连接，从所述区域的外侧对所述第1电路图案供给电流，
所述第2电路图案的厚度大于所述第1电路图案的厚度。
8.根据权利要求7所述的电子器件，其特征在于，
所述第2电路图案的一部分或全部由对导电性粒子进行烧结而成的层构成，所述导电性粒子包含粒径小于1μm的导电性纳米级粒子和粒径在1μm以上的导电性微米级粒子。
9.根据权利要求6至8中的任意一项所述的电子器件，其特征在于，所述第1电路图案中的由所述导电性纳米级粒子烧结而成的层的宽度小于所述第2电路图案的宽度。
10.根据权利要求6至9中的任意一项所述的电子器件，其特征在于，
至少具有2块所述基板，2块所述基板被相对配置，在彼此相对的面上分别具有所述第1电路图案，
所述电子部件的上表面和下表面分别与所述彼此相对的所述2块基板的所述第1电路图案连接。
CN201680016337.9A 2015-03-25 2016-03-17 电子器件的制造方法和电子器件 Active CN107432086B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015063328A JP6473361B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法、および、電子デバイス
JP2015-063328 2015-03-25
PCT/JP2016/058529 WO2016152728A1 (ja) 2015-03-25 2016-03-17 電子デバイスの製造方法、および、電子デバイス

Publications (2)

Publication Number Publication Date
CN107432086A true CN107432086A (zh) 2017-12-01
CN107432086B CN107432086B (zh) 2020-05-01

Family

ID=56978475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680016337.9A Active CN107432086B (zh) 2015-03-25 2016-03-17 电子器件的制造方法和电子器件

Country Status (4)

Country Link
US (1) US10085349B2 (zh)
JP (1) JP6473361B2 (zh)
CN (1) CN107432086B (zh)
WO (1) WO2016152728A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416395A (zh) * 2019-07-19 2019-11-05 厦门理工学院 一种led芯片

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771346B2 (ja) * 2016-09-23 2020-10-21 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP2018124743A (ja) * 2017-01-31 2018-08-09 スタンレー電気株式会社 カード
JP2018146632A (ja) * 2017-03-01 2018-09-20 スタンレー電気株式会社 表示デバイス、および、視線誘導シート
JP7037278B2 (ja) * 2017-03-01 2022-03-16 スタンレー電気株式会社 表示デバイス
JP6887321B2 (ja) * 2017-06-14 2021-06-16 スタンレー電気株式会社 発光装置、および、その製造方法
JP6998138B2 (ja) * 2017-06-21 2022-01-18 スタンレー電気株式会社 発光機能を備えた光透過プレート、および、その製造方法
US10665576B2 (en) 2017-06-21 2020-05-26 Stanley Electric Co., Ltd. Optically transparent plate with light emitting function and method of producing the same
JP2019168622A (ja) * 2018-03-26 2019-10-03 スタンレー電気株式会社 視線誘導シート、視線誘導システム、車両用照明装置、および、車両
JP7408985B2 (ja) 2019-10-07 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 印刷方法、印刷装置及び印刷物
CN111526669B (zh) * 2020-05-07 2021-07-23 深圳市晶泓科技有限公司 一种透明电路板及透明led显示屏的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165513A1 (en) * 2006-12-19 2008-07-10 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method for manufacturing the same
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法
JP2014075461A (ja) * 2012-10-04 2014-04-24 Ricoh Co Ltd 導電性配線及び導電性配線作製方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121171A (zh) 1973-03-28 1974-11-19
JPS61244094A (ja) 1985-04-22 1986-10-30 株式会社東芝 多層配線板の製造方法
JPH0320907A (ja) 1989-06-16 1991-01-29 Kawasaki Steel Corp 導電ペースト
JP3791085B2 (ja) 1997-01-16 2006-06-28 松下電器産業株式会社 抵抗体ペースト及びそれを用いた抵抗器及びその製造方法
US7151578B2 (en) * 2002-07-12 2006-12-19 Sharp Kabushiki Kaisha Two-layered conductive film having transmitting and expanding electrical signal functions
US7820232B2 (en) 2003-05-16 2010-10-26 Harima Chemicals, Inc. Method for forming fine copper particle sintered product type of electric conductor having fine shape, and process for forming copper fine wiring and thin copper film by applying said method
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4536601B2 (ja) * 2004-06-14 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006165517A (ja) 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
JP2008041960A (ja) * 2006-08-07 2008-02-21 Nissan Chem Ind Ltd 電子回路部品の製造方法
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US20100000762A1 (en) 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
WO2010003138A1 (en) * 2008-07-03 2010-01-07 Ajjer Llc Novel electrochromic materials, devices and applications of the same
JP5503132B2 (ja) 2008-10-29 2014-05-28 三ツ星ベルト株式会社 抵抗体ペースト及び抵抗器
JP5531843B2 (ja) * 2009-07-31 2014-06-25 大日本印刷株式会社 正孔注入輸送層用デバイス材料、正孔注入輸送層形成用インク、正孔注入輸送層を有するデバイス、及びその製造方法
KR101707260B1 (ko) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5456209B2 (ja) * 2011-08-01 2014-03-26 株式会社Ｓｔｅｑ 半導体装置及びその製造方法
JP5895474B2 (ja) * 2011-11-22 2016-03-30 東ソー株式会社 導電性インク組成物
JP5976684B2 (ja) 2012-01-20 2016-08-24 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
JP2014013828A (ja) * 2012-07-04 2014-01-23 Panasonic Corp Ｉｃカードの製造システム、および製造方法
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080165513A1 (en) * 2006-12-19 2008-07-10 Shinko Electric Industries Co., Ltd. Electronic component built-in substrate and method for manufacturing the same
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法
JP2014075461A (ja) * 2012-10-04 2014-04-24 Ricoh Co Ltd 導電性配線及び導電性配線作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416395A (zh) * 2019-07-19 2019-11-05 厦门理工学院 一种led芯片

Also Published As

Publication number Publication date
US20180077805A1 (en) 2018-03-15
WO2016152728A1 (ja) 2016-09-29
CN107432086B (zh) 2020-05-01
US10085349B2 (en) 2018-09-25
JP6473361B2 (ja) 2019-02-20
JP2016184621A (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
CN107432086A (zh) 电子器件的制造方法和电子器件
CN107409466A (zh) 电子器件及其制造方法以及电路基板
US10925169B2 (en) Method for manufacturing transparent light emitting device by using UV imprinting technology and transparent light emitting device manufactured thereby
JP6491032B2 (ja) 抵抗器の製造方法、および、抵抗器
CN102860128A (zh) 有机el照明装置
JP2012512541A5 (zh)
TW201247069A (en) Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
CN105009042B (zh) 导电结构体前体、导电结构体及其制造方法
JP5428339B2 (ja) 平面アンテナおよびその製造方法
JP2009288540A (ja) 有機ｅｌパネルの製造方法及び有機ｅｌパネル
CN105493011B (zh) 使用新型绝缘部件的触摸屏及其制造方法
JP6771346B2 (ja) 電子デバイスの製造方法、および、電子デバイス
US8921704B2 (en) Patterned conductive polymer with dielectric patch
CN105409026B (zh) 柔性印刷电路板结构件
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
WO2016170902A1 (ja) 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板
JP6511740B2 (ja) チップオン基板及びそれを用いた電子装置の製造方法
WO2015199210A1 (ja) チップオン基板及びそれを用いた電子装置の製造方法
US10912201B2 (en) Electronic device and production method thereof
WO2012129118A1 (en) Circuit protection device
CN213876676U (zh) 一种触摸屏
JP2020039002A (ja) 電子デバイス
WO2019234841A1 (ja) ケーブル付きフレキシブル回路及びその製造方法、並びにケーブル付きフレキシブル回路中間体
KR20060101711A (ko) 레이저를 이용하여 형성되는 패턴 전극의 본딩 구조 및 그본딩 방법
JP2016015383A (ja) チップオン基板及びそれを用いた電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant