JP6473361B2 - 電子デバイスの製造方法、および、電子デバイス - Google Patents

電子デバイスの製造方法、および、電子デバイス

Info

Publication number
JP6473361B2
JP6473361B2 JP2015063328A JP2015063328A JP6473361B2 JP 6473361 B2 JP6473361 B2 JP 6473361B2 JP 2015063328 A JP2015063328 A JP 2015063328A JP 2015063328 A JP2015063328 A JP 2015063328A JP 6473361 B2 JP6473361 B2 JP 6473361B2
Authority
JP
Japan
Prior art keywords
circuit pattern
substrate
conductive
electronic component
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015063328A
Other languages
English (en)
Other versions
JP2016184621A (ja
Inventor
明彦 半谷
明彦 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2015063328A priority Critical patent/JP6473361B2/ja
Priority to US15/560,445 priority patent/US10085349B2/en
Priority to PCT/JP2016/058529 priority patent/WO2016152728A1/ja
Priority to CN201680016337.9A priority patent/CN107432086B/zh
Publication of JP2016184621A publication Critical patent/JP2016184621A/ja
Application granted granted Critical
Publication of JP6473361B2 publication Critical patent/JP6473361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20—Conductive material dispersed in non-conductive organic material
    • H01B1/22—Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2999/00—Aspects linked to processes or compositions used in powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity

Description

本発明は、基板上に回路パターンを備えた電子デバイスに関する。
従来、電子部品の基板への実装方法としては、基板上の回路パターンにＡｕワイヤなどでバンプボールを形成し、その上に電子部品を搭載し、熱と超音波の照射により電気的に接続するとともに、電子部品を回路パターンに固着する方法が知られている。また、基板上の回路パターンにはんだペーストなどを塗布し、その上に電子部品を搭載し、加熱してはんだを溶融することで電気的に接続するとともに、電子部品を回路パターンに固着する方法も知られている。
回路パターンの形成方法としては、銅箔をマスキングしてエッチングする方法が広く用いられているが、この方法は、製造プロセスが複雑で時間がかかり、製造装置も高価である。近年では製造プロセスを容易にし、製造装置コストを抑えるために、回路パターンを印刷により形成するプリンテッドエレクトロニクスという技術分野が盛んに研究されている。
例えば、特許文献１には、銅ナノ粒子を含む非導電性フィルムをインクジェットプリンタ等により堆積させ、形成したフィルムに上方から光を照射することにより、銅粒子を融合させ、導電性の回路を形成する技術が開示されている。
特開２０１４−１１６３１５号公報
回路パターン上に電子部品をはんだペーストなどの接合材を用いて実装する方法においては、回路パターン形成の際、接合材を供給する際、および電子部品を搭載する際に位置ずれが生じる。回路パターンは、これら位置ずれを加味した大きさ、形状（パターンギャップ）で設計されるため、電子部品の高密度搭載が妨げられていた。
また、接合材としてはんだペーストを用いた場合、はんだペーストの溶融時の表面張力により電子部品を引っ張る力が働いて位置ずれが生じるため、電子部品の搭載精度にばらつきが生じる。
一方、バンプボールを用いる方法は、はんだペーストの溶融時のような位置ずれは生じないが、配線パターンの形成時のパターンサイズの精度による搭載精度のばらつきは生じる。また、形成可能なパターンギャップに限界があるため、電子部品の高密度搭載には限界がある。
本発明の目的は、高密度な回路パターンに精度よく電子部品を接続することのできる電子デバイスの製造方法を提供することにある。
本発明は上記目的を達成するために、本発明の電子デバイスの製造方法は、第１の工程において、粒径が１μｍ未満である導電性ナノサイズ粒子と絶縁材料とが分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が分散された溶液を、光を透過する基板の表面に所望の形状で塗布し、絶縁材料で被覆された導電性ナノサイズ粒子の膜を形成する。第２の工程では、膜の上に電子部品を搭載する。第３の工程では、光を透過する基板の裏面側から、膜に所定のパターンで光を照射し、光によって導電性ナノサイズ粒子を焼結し、所定のパターンの導電性ナノサイズ粒子を焼結した層を形成することにより、前記電子部品の電極に接続された第１回路パターンを形成するとともに、第１回路パターンと電子部品の電極とを固着する。
本発明によれば、光照射により高密度な回路パターンを形成すると同時に、電子部品と接続して、回路パターンに対する電子部品の搭載ずれを低減することができる。
（ａ）〜（ｇ）第１の実施形態の電子デバイスの製造方法を示す説明図、（ｈ）製造された電子デバイスの下面図。 第１の実施形態で製造可能な電子デバイスの（ａ）は、上面図、（ｂ）は、図（ａ）のＡ−Ａ断面図、（ｃ）は、図（ａ）のＢ−Ｂ断面図。 第１の実施形態で、膜４１を除去した場合の電子デバイスの上面図。 第４の実施形態で製造される電子デバイスの（ａ）は、上側の基板１０−２を取り外した状態の上面図、（ｂ）は、基板１０−２を取り外していない状態の図（ａ）のＡ−Ａ断面図、（ｃ）は、基板１０−２を取り外していない状態の図（ａ）のＢ−Ｂ断面図。 第４の実施形態で製造される電子デバイスの拡大図。 （ａ）〜（ｃ）第５の実施形態の製造方法を示す説明図。 （ａ−１）〜（ｃ−２）第６の実施形態の製造方法を示す説明図。 第７の実施形態の、図５の変形例の電子デバイスの拡大図。
本発明の一実施形態の電子デバイスの製造方法について説明する。
＜第１の実施形態＞
第１の実施形態の電子デバイスの製造方法を図１（ａ）〜（ｈ）を用いて説明する。
本実施形態では、基板１０として光を透過する基板を用い、基板の裏面側から光を照射して第１回路パターン４０を形成する。
まず、図１（ａ）のように、厚膜の第２回路パターン５０が予め形成された基板１０を用意する。
つぎに、粒径１μｍ以下の導電性ナノサイズ粒子（以下、導電性ナノ粒子と呼ぶ）と、絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された導電性ナノ粒子が溶媒に分散された溶液を、図１（ｂ）のように、基板１０表面の領域２０内に所望の形状で塗布する。塗布された溶液は、図１（ｃ）のように、基板１０上で表面が平滑になり、塗膜（膜４１）を形成する。膜４１の端部は、第２回路パターン５０の端部と重なるようにする。必要に応じて膜４１を加熱し、乾燥させる。膜４１内には、導電性ナノ粒子が分散され、導電性ナノ粒子の周囲は絶縁材料で覆われた状態である。よって、膜４１は非導電性である。
つぎに、図１（ｄ）のように、電子部品３０を膜４１の所定の位置に位置合わせして搭載し、図１（ｅ）のように、電子部品３０の電極３１を膜４１に密着させる。
つぎに、図１（ｆ）のように、基板１０の裏面側から膜４１に所望のパターンで光を照射し、光によって導電性ナノ粒子を焼結して、所望のパターンの導電性ナノ粒子層（第１回路パターン４０）を形成する。光の照射パターンは、膜４１の電子部品３０の電極３１が当接された領域を含む。搭載された電子部品３０の電極３１の位置を確認し、その電極位置を基準として照射パターンを決定することができるため、回路パターン４０と電子部品３０との位置ずれを抑制することができる。光は、第２回路パターン５０と連続した第１回路パターン４０を形成するため、第２回路パターン５０と重なる領域にも照射する。光照射により、導電性ナノ粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融する。導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化する。そのため、溶融した導電性ナノ粒子は、隣接する粒子と直接融合するか、もしくは、軟化した絶縁材料層を突き破って隣接する粒子と融合する。これにより、導電性ナノ粒子同士を焼結することができ、光照射した領域が、電気導電性の第１回路パターン４０となる。これにより、図１（ｇ）のように、一対の第１回路パターン４０を形成する。なお、光照射後の導電性ナノ粒子は、粒子同士が結合しているが、ある程度粒子形状を保っている。
導電性ナノ粒子は、焼結時に溶融するため、電子部品３０の電極３１とも結合し、第１回路パターン４０と電極３１とを固着することができる。つまり光照射により第１回路パターン４０の形成と、第１回路パターン４０と電極３１との接合を同時に行うことができる。また、回路パターン形成材料と電極３１のみで、別途の接合材を用いることなく、第１回路パターン４０と電極３１との接合を行うことができる。電極３１は、導電性ナノ粒子を焼結した層と直接接合している。
照射する光の波長は、膜４１に含まれる導電性ナノ粒子に吸収される波長であって、基板１０に吸収されにくい波長を選択して用いる。照射する光は、紫外、可視、赤外いずれの光であってもよい。例えば導電性ナノ粒子として、Ａｇ、Ｃｕ、Ａｕ、Ｐｄなどを用いた場合、４００〜６００ｎｍの可視光を用いることができる。光を照射する所定のパターンは、所定のパターンの形状に開口を有するマスクを通して光を照射することにより形成することができる。また、所定のパターンよりも小さい照射径に集光した光ビームを用い、光ビームを膜４１上で所定のパターンに走査させることにより、所定のパターンのみに光を照射することも可能である。
光を照射していない膜４１の領域は、焼結が生じないため、非導電性のまま残る。非導電性の膜４１は、この後の工程で除去してもよい。例えば、有機溶媒等を用いて膜４１を除去することが可能である。
これにより、図１（ｈ）に基板１０を裏面から見た図を示すように、電子部品３０を搭載した状態で、電子部品３０の電極３１と第２回路パターン５０とを接続する第１回路パターン４０を形成することができる。
なお、基板１０に第２回路パターン５０を形成する方法としては従来の方法を用いることができる。例えば、金属薄膜を基板１０上に形成した後、エッチングにより所望の形状パターニングする方法を用いることができる。また、導電性粒子が分散された溶液を基板１０上に印刷することにより、第２回路パターン５０の形状の塗膜を形成した後、熱のみもしくは熱と圧力をかけて導電性粒子を焼結して第２回路パターン５０を形成することも可能である。
上記製造方法により製造することができる電子回路デバイスの構成を図２（ａ）、（ｂ）、（ｃ）を用いて説明する。
図２の電子回路デバイスは、回路パターンを備えた基板１０と、電子部品３０とを備えている。基板１０には、電子部品３０を搭載するための領域２０が設けられ、領域２０内には電子部品３０と電気的に接続される第１回路パターン４０が配置されている。また、基板１０には、第２回路パターン５０が配置され、第２回路パターン５０は、領域２０の周縁部で第１回路パターン４０に接続されている。第２回路パターン５０は、領域２０の外側に配置された電源６０から第１回路パターン４０に電流を供給する。
第１回路パターン４０の一部または全部は、粒径が１μｍ未満である導電性ナノ粒子を含んだ層によって構成されている。光を照射した部分のみを焼結させて第１回路パターン４０を形成することができるため、電子部品３０の電極のサイズおよび配置に合わせて、第２回路パターン５０よりも幅の狭い、微細な線幅の第１回路パターン４０を、所望の形状に、かつ、高密度に形成することができる。膜４１の光を照射されていない領域は、焼結されないため非導電性のままであり、第１回路パターン４０に連続して残存する。なお、焼結されない非導電性の膜４１の領域は、残存させたままでもよいし、後の工程で除去してもよい。
具体的には、図２（ａ）、（ｂ）のように、第２回路パターン５０は、電子部品３０を搭載するための領域２０の両脇に配置されている。第１回路パターン４０は、領域２０内に少なくとも一対配置され、領域２０の両脇の第２回路パターン５０とそれぞれ接続されている。一対の第１回路パターン４０の間には、非導電性層４１が配置されている。電子部品３０の電極３１は、一対の第１回路パターン４０に直接固着されている。
第２回路パターン５０の厚さは、図２（ｂ）のように、第１回路パターン４０の厚さよりも大きい。本実施形態では、微細な配線が必要な、電子部品３０を搭載する領域２０内のみを第１回路パターン４０で形成し、領域２０の外側は厚膜の第２回路パターン５０によって構成することにより、電子部品３０への大きな電流の供給を可能にしている。
なお、図２では、電源６０を基板１０上に搭載しているが、電源６０は必ずしも基板１０上に配置されていなくてもよい。例えば、基板１０に電源６０の代わりにコネクタを配置してもよい。この場合、基板１０に搭載されていない電源をケーブル等を介してコネクタに接続することができる。コネクタは、第２回路パターンに接続される。また、電源６０として太陽電池等の発電装置を用いることも可能である。
基板１０は、図２（ｂ）、（ｃ）のように、湾曲した形状にすることも可能である。この場合、第１回路パターン４０および第２回路パターン５０は、湾曲した基板１０の表面に沿って配置されている。本実施形態では、第１回路パターン４０および第２回路パターン５０を、導電性の粒子を含む膜を塗布して、それを光照射によって焼結させて形成することができるため、焼結工程よりも前に基板１０を湾曲させることにより、湾曲した基板１０上の回路パターンを断線や線細りさせることなく、容易に形成することができる。
基板１０の材質としては、第１回路パターン４０および第２回路パターン５０を支持することができ、少なくとも表面が絶縁性であり、第１回路パターン４０の形成時に導電性の粒子を含む膜への光照射を可能とする透光性を備え、第１回路パターン４０の形成時の光照射に耐えることができるものであればどのような材質であってもよい。例えば、ポリエチレンテレフタレート（ＰＥＴ）基板、ポリエチレンナフタレート（ＰＥＮ）基板、ガラスエポキシ基板、紙フェノール基板、フレキシブルプリント基板、セラミック基板、ガラス基板、表面を絶縁層で被覆した金属基板などを用いることができる。つまり、基板は、照射する光の少なくとも一部を透過する。また、本実施形態の基板１０は、フィルム状のものを用いることも可能である。
第１回路パターン４０を構成する導電性ナノ粒子の材料としては、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、ＩＴＯ、Ｐｔ、Ｆｅなどの導電性金属および導電性金属酸化物のうちの１つ以上を用いることができる。第２回路パターン５０を導電性粒子を焼結して形成する場合、導電性粒子の材料は、第１回路パターン４０と同様に、上記の導電性金属および導電性金属酸化物のうちの１つ以上を用いることができる。
第１回路パターン４０に連続する非導電性の膜４１に少なくとも含有され、導電性ナノ粒子を被覆する絶縁材料としては、スチレン樹脂、エポキシ樹脂、シリコーン樹脂、および、アクリル樹脂などの樹脂、ならびに、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２などの無機材料、また有機と無機のハイブリット材料のうちの１以上を用いることができる。また、膜４１において導電性ナノ粒子を被覆する絶縁材料層の厚みは、１ｎｍ〜１００００ｎｍ程度であることが好ましい。絶縁材料層が薄すぎると、非導電性の膜４１の耐電圧性が低下する。また、絶縁材料層が厚すぎると、光照射によって焼結した後の第１回路パターン４０の電気導電率が低下し、熱抵抗値が大きくなるためである。
第１回路パターン４０は、粒径０．０１μｍ〜１μｍの導電性粒子を含んでいる。第１回路パターン４０（焼結された部分）の配線幅は、例えば１μｍ以上にすることが可能である。第１回路パターン４０の厚みは、１ｎｍ〜１０μｍ程度に形成することが可能である。また、第１回路パターン４０の電気抵抗値は、１０−4Ω/ｃｍ2以下であることが望ましく、特に、１０−６Ω/ｃｍ2オーダー以下の低抵抗であることが望ましい。
電子部品３０としては、どのようなものを用いてもよいが、一例としては、発光素子（ＬＥＤ，ＬＤ）、受光素子、集積回路、表示素子（液晶ディスプレイ、プラズマディスプレイ、ＥＬディスプレイ等）を用いることができる。また、図１では、基板１０上に、電子部品３０を一つのみ搭載しているが、２以上の領域２０を設け、２以上の電子部品３０を搭載することももちろん可能である。この場合、第２回路パターン５０は、複数の電子部品３０を直列や並列等の所望の回路パターンで接続するように形成する。
上述してきたように、本実施形態では、電子部品３０を、光を透過する基板１０上の膜４１に搭載した後で、光を透過する基板１０の裏面側から光を照射することにより、電子部品３０の電極３１に接続される所望のパターンの微細な第１回路パターン４０を直接形成することができる。よって、搭載後の電子部品３０の位置を基準として光照射することができるため、電子部品３０と第１回路パターン４０との位置の誤差を防ぐことができ、位置ずれによる接続不良を低減することができる。また、光照射時に第１回路パターン４０の形成とともに第１回路パターン４０上への電子部品３０の接合も同時に行うことができ、別途の接合材を不要とできるため従来生じていた接合材供給時の位置ずれや量のばらつきの問題も生じない。
また、光の照射により、微細な第１回路パターンを高密度に形成することができるため、電子部品３０を高密度に搭載することが可能になる。
さらに、電子部品３０の搭載ずれ、接合材供給ずれ（位置・量）を予測した回路パターンを設計する必要がないため、第１回路パターン４０をより高精細に設計することができ、電子部品３０をより高密度に搭載することが可能となる。
しかも、第１回路パターンを、厚膜の第２回路パターン５０と連結して形成することができる。よって、低抵抗の厚膜の第２回路パターン５０から大きな電流を第１回路パターン４０を介して電子部品３０に供給することができる。
なお、本実施形態においては、図１（ｆ）の工程の後、第１回路パターン４０の周りの非導電性の膜４１を有機溶剤などで溶解して除去することも可能である。これにより、図３のように、第１回路パターン４０のみを電子部品３０の下に配置することができる。
なお、上記説明では、第１回路パターン４０を形成するために図１（ｂ）、（ｃ）の工程で形成する膜４１の形成領域を、一対の第１回路パターン４０の両方を含む一つの領域としたが（図１（ｈ）参照）、一対の第１回路パターン４０をそれぞれ含む二つの領域に分けて形成してもよい。この場合、二領域に形成する膜４１はそれぞれ第２回路パターン５０と連続して形成する。
＜第２の実施形態＞
第２の実施形態では、第２回路パターン５０を光照射により形成する。
第２の実施形態では、第２回路パターン５０の一部または全部を、導電性粒子を焼結した層によって構成する。この場合、導電性粒子としては、粒径が１μｍ未満の導電性ナノ粒子と、粒径１μｍ以上の導電性マイクロサイズ粒子（導電性マイクロ粒子と呼ぶ）とを混合して用いる。これにより、導電性粒子に光を照射した場合に、導電性ナノ粒子が先に溶融して周囲の導電性マイクロ粒子と結合する。よって、導電性ナノ粒子を起点として、導電性マイクロ粒子を光照射によってバルクよりも低温で焼結することができる。したがって、導電性マイクロ粒子と導電性ナノ粒子とを混合して用いることにより、厚さの大きい層を比較的容易に形成でき、しかも、光照射により焼結して、第２回路パターンにすることができる。
第２回路パターン５０は、粒径１μｍ〜１００μｍの導電性粒子を含んでいる。第２回路パターン５０の配線幅は、１０μｍ以上にすることができ、例えば１００μｍ程度に形成することが可能である。第２回路パターン５０の厚みは、１μｍ〜１００μｍ程度、例えば２０μｍ程度に形成することが可能である。また、第２回路パターン５０の電気抵抗値は、１０−4Ω/ｃｍ2以下であることが望ましく、特に、１０−６Ω/ｃｍ2オーダー以下の低抵抗であることが望ましい。
製造方法について説明する。まず、基板１０を用意する。
つぎに、導電性ナノ粒子と、導電性マイクロ粒子と、絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された導電性ナノ粒子および導電性マイクロ粒子が溶媒に分散された溶液を用意する。溶媒としては、有機溶媒や水を用いることができる。
上記溶液を、基板１０表面の、第２回路パターン５０を形成すべき領域に所望の形状で塗布する。塗布された溶液は、塗膜を形成する。必要に応じて塗膜を加熱し、乾燥させる。塗膜内には、導電性ナノ粒子と導電性マイクロ粒子とが分散され、各粒子の周囲は絶縁材料で覆われた状態である。よって、この状態では塗膜は非導電性である。
つぎに、塗膜に、第２回路パターン５０の形状に光を照射する。光によって導電性ナノ粒子が導電性マイクロ粒子よりも低温で溶融し、隣接する導電性ナノ粒子および導電性マイクロ粒子と融合する。このように、ナノ粒子を起点として焼結が生じるため、バルクよりも低温焼結が可能である。また、塗膜の厚み方向の所望の範囲のみに焼結を生じさせることも可能である。これにより、所望の形状の第２回路パターン５０を形成することができる。
照射する光の波長は、塗膜に含まれる導電性ナノ粒子および導電性マイクロ粒子に吸収される波長を選択して用いる。光を照射する第２回路パターン５０の形状は、所定の開口を有するマスクにより形成することができる。また、第２回路パターン５０の配線幅よりも小さい照射径に集光した光ビームを用い、光ビームを走査させることにより、第２回路パターン５０のみに光を照射することも可能である。
光を照射していない塗膜の領域は、焼結が生じないため、非導電性のまま残る。なお、焼結されない非導電性の膜４１の領域は、残存させたままでもよいし、後の工程で除去してもよい。
また、上述した製造方法では、第２回路パターン５０となる領域よりも広い範囲に塗膜を形成し、第２回路パターン５０となる領域のみに光を照射する方法を説明したが、印刷手法を用いて、第２回路パターン５０の形状に、導電粒子が分散された溶液を印刷して塗膜を形成してもよい。この場合、印刷により形成した塗膜の全体に光を照射することにより、第２回路パターン５０を形成することができる。
上記工程により、第２回路パターン５０を形成した後、第１の実施形態の製造工程を行って電子デバイスを製造する。
＜第３の実施形態＞
第２の実施形態では、基板１０上に第２回路パターン５０を形成した後で、第１の実施形態の製造方法を行ったが、第３の実施形態では、第２の実施形態により第２回路パターン５０となる塗膜までを形成した後、光照射を行わないまま、第１の実施形態の製造方法を行って、第１回路パターン４０となる膜４１までを形成する。
そして、第２回路パターン５０と第１回路パターン４０の光焼結を連続して、または同時に行う。ただし、第２回路パターン５０となる領域には、第２回路パターン５０の塗膜の導電性粒子が吸収する波長の光を照射し、第１回路パターン４０となる領域には膜４１の導電性ナノ粒子が吸収する波長の光を照射する。また、照射する光の強度も、第２回路パターン５０および第１回路パターン４０のそれぞれに焼結を生じさせることができる強度に調整する。
その後、第１の実施形態の製造方法を行って電子デバイスを完成させる。
このように、第２回路パターン５０と第１回路パターン４０の光照射により焼結を連続または同時に行うことにより、全体の製造工程における光照射の工程を一度に行うことができるため、製造効率が向上する。
なお、第２の実施形態の製造方法において、第２回路パターン５０の形成工程と、第１回路パターン４０の形成工程の順番を入れ替え、第１回路パターン４０の形成後に、第２回路パターン５０を形成してもよい。同様に、第３実施形態において、第２回路パターン５０の塗膜形成と、第１回路パターン４０の膜４１の形成の順番を入れ替え、第１回路パターン４０の膜４１を形成した後、第２回路パターン５０の塗膜を形成してもよい。その後、両回路パターンの光照射を連続または同時に行う。
＜第４の実施形態＞
第４の実施形態の製造方法について図４、図５を用いて説明する。
第４の実施形態では、電子部品３０として上面と下面の両方に電極３１を備えたものを用いる。電子部品３０を上下から２枚の基板１０−１、１０−２で挟む構成とする。
第１の実施形態の図１（ａ）〜（ｇ）の工程により、第１回路パターン４０−１を形成しつつ電子部品３０の下面の電極３１−１と、基板１０−１の第１回路パターン４０−１を固着する。
一方、もう一枚の基板１０−２に、図１（ａ）〜（ｃ）を施し、膜４１−２を形成しておく。もう一枚の基板１０−２を、電子部品３０の上に、膜４１−２が上面の電極３１−２に接するように搭載する。そして、もう１枚の基板１０−２の裏面（上面）側から上側の膜４１−２に所定のパターンで光を照射する。これにより、電子部品３０の上面の電極３１−２に接続された第１回路パターン４０−２を形成する。同時に、第１回路パターン４０−２と電子部品３０の上面の電極３１−２とを固着する。
これにより、電子部品３０を２枚の基板１０−１，１０−２で挟み込んだ電子デバイスを製造することができる。
なお、ここでは、下側の基板１０−１の第１回路パターン４０−１を上側の基板１０−１よりも先に電子部品３０の電極３１と接続したが、本発明は、この順番に限られるものではない。位置精度が高く要求される側から先に接続することが望ましい。
なお、図４の構成では、基板１０−１に形成した第２回路パターン５０−１と、基板１０−２に形成した第２回路パターン５０−２を上下導通部５０−３により、上下方向に連結している。上下導通部５０−３は、第２回路パターン５０−１、５０−２となる塗膜を形成した後、基板１０−１，１０−２を重ね合わせて、第２回路パターン５０−１と５０−２が接触した状態で光を照射して焼結することにより第２回路パターン５０−１，５０−２の形成と同時に形成することができる。
＜第５の実施形態＞
第５の実施形態として、電子部品３０が集積回路である場合のように、電極が多数ある場合について説明する。基板としては、図６（ａ）のように、多数の第２回路パターン５０が形成されたものを用意する。そして、図６（ａ）の第２回路パターン５０の全体に接続するように、導電性ナノ粒子を含む溶液を塗布して、図６（ｂ）のように膜４１を形成する。つぎに、図６（ｃ）のように、膜４１の表面に電子部品３０を搭載し、光を透過する基板１０の裏面から、電子部品３０の電極と、第２回路パターン５０を接続するパターンに光を照射し、焼成する。これにより、第１回路パターン４０の形成と、第１回路パターン４０と電極との固着とを同時に行うことができる。
＜第６の実施形態＞
第６の実施形態として、電子部品３０の面積内にのみ、第１回路パターン４０を形成する例について説明する。
光を透過する基板１０の電子部品３０が搭載される領域に、図７（ａ−１）、（ａ−２）のように導電性ナノ粒子を含む溶液を塗布して、膜４１を形成する。つぎに、図７（ｂ−１）、（ｂ−２）のように、膜４１の表面に電子部品３０を搭載する。図７（ｃ−１）、（ｃ−２）のように、基板（不図示）の裏面から、電子部品３０の電極と第２回路パターン（不図示）を接続するパターンに光を照射し、焼成する。これにより、第１回路パターン４０の形成と、第１回路パターン４０と電子部品３０の電極との固着とを同時に行うことができる。
本実施形態では、通常のはんだ付けでは実現できなかった、電子部品３０の電極配置領域（端子部）よりも小さいエリアで、電気接続と固着が可能になる。また、電子部品３０の電極３１以外の領域と第１回路パターン４０との接触を避けることができ、電気的短絡などの問題を抑制することができる。
＜第７の実施形態＞
第７の実施形態として、第４の実施形態の図５の変形例について説明する。
図５の構造は、電子部品３０の角部と、第１回路パターン４０−２が接近しているため、基板１０−２または電子部品３０が傾いて搭載された場合、電子部品３０の半導体のエッジやバリの部分と第１回路パターン４０−２が接触し、電気的にショートする可能性がある。
本実施形態では、これを防止するために、図８のように、第１回路パターン４０−２を形成するために基板１０−２の裏面（上面）から光照射を行う際に、電子部品３０の角部に近い領域で第１回路パターン４０−２の光出力を弱め、焼結する厚さを薄くする。これにより、非導電部４２を形成する。
このような構成にすることにより、電子部品３０が傾いても非導電部４２に接触するため、電気的なショートを防ぐことが出来る。
なお、基板１０を湾曲させる場合には、第１の実施形態の製造方法では、第２回路パターン５０の断線や線細りを防止するために、第２回路パターン５０の形成前に基板１０を湾曲させておくことが望ましい。また、第２〜第３の実施形態の製造方法では、最初の光照射工程の前までに基板１０を湾曲させれば、第１および第２の回路パターンの断線を防ぐことができる。
各実施形態の効果をまとめると以下のようになる。各実施形態では、グラビア印刷方法よりも細線パターンの第1回路パターン４０の描画が可能になることによって、高密度な配線が実現でき、高密度実装化が可能になる。また、細い第１回路パターン４０の描画が可能になることで、搭載する電子部品３０の小型化が可能になる。
電子部品３０の搭載後に第１回路パターン４０を配線（形成）することが可能になるため、電子部品３０の搭載位置精度が向上する。さらに、第７の実施形態のように、通常のはんだ付けでは出来なかった、電子部品３０の端子部よりも小さいエリアで、第１回路パターンと電極との電気接続と固着が可能になる。また、電子部品３０の基板１０への搭載と同時に持続的な固定が可能になるため、生産タクトアップなどが図れる。
本実施形態によれば、種々の電子部品を高精度に、かつ、高密度に基板１０に搭載することが可能であり、しかも、少ない製造工程で一括して実装して、電子デバイスを製造できる。また、光照射により、回路パターンを容易に変更できるため、設計変更にも容易に対応することができる。
本実施形態の電子デバイスは、電子部品を基板に搭載したデバイスであればどのようなものでも適用可能である。例えば、自動車のインストルメント・パネル（計器表示盤）やゲーム機の表示部等に適用できる。また、基板を湾曲させることができるため、ウエアラブル（体に装着可能な）な電子デバイス（メガネ、時計、ディスプレイ、医療機器等）や、湾曲したディスプレイに適用可能である。
１０・・・基板、２０・・・電子部品搭載のための領域、３０・・・電子部品、３１・・・電極、４０・・・第１回路パターン、４１・・・膜、５０・・・第２回路パターン、６０・・・電極

Claims (9)

  1. 光を透過する基板と、前記基板上に設けられた第２回路パターンと、前記第２回路パターンに接続された第１回路パターンと、前記第１回路パターンに接続された電子部品と、を有する電子デバイスの製造方法であって、
    前記第１回路パターンの形成工程は、
    粒径が１μｍ未満である導電性ナノサイズ粒子と絶縁材料とが分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が分散された溶液を、前記基板の表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子の膜を形成する第１工程と、
    前記膜の上に前記電子部品を搭載する第２工程と、
    前記基板の裏面側から、前記膜に所定のパターンで光を照射し、前記光によって導電性ナノサイズ粒子を焼結し、前記所定のパターンの導電性ナノサイズ粒子を焼結した層を形成することにより、前記電子部品の電極に接続された第１回路パターンを形成するとともに、前記第１回路パターンと前記電子部品の電極とを固着する第３工程とを有し、
    前記第２回路パターンの形成工程は、
    粒径が１μｍ未満である導電性ナノサイズ粒子と、粒径が１μｍ以上である導電性マイクロサイズ粒子と、絶縁材料とが分散された溶液、もしくは、絶縁材料層でそれぞれ被覆された前記導電性ナノサイズ粒子および前記導電性マイクロサイズ粒子が分散された溶液を、前記基板の表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子と前記導電性マイクロサイズ粒子の第２の膜を形成する第４工程と、
    前記第２の膜に、前記基板の裏面側から、前記第２の膜に所定のパターンで光を照射して、前記光によって導電性ナノサイズ粒子と導電性マイクロサイズ粒子とを焼結し、第２回路パターンを形成する第５工程とを有する
    ことを特徴とする電子デバイスの製造方法。
  2. 請求項１に記載の電子デバイスの製造方法であって、前記第４工程と前記第５工程を、前記第１工程の前に行うことを特徴とする電子デバイスの製造方法。
  3. 請求項１に記載の電子デバイスの製造方法であって、前記第４工程と前記第５工程を、前記第３工程の後に行うことを特徴とする電子デバイスの製造方法。
  4. 請求項１に記載の電子デバイスの製造方法であって、前記第４工程を、前記第１工程の前、または、前記第１工程の後であって第３工程の前に行い、
    前記第５工程の光照射を、前記第３工程の光照射と連続して、または同時に行うことを特徴とする電子デバイスの製造方法。
  5. 請求項１に記載の電子デバイスの製造方法であって、前記電子部品として上面と下面の両方に電極を備えたものを用い、
    前記第３工程により、前記電子部品の下面の電極と、前記基板の第１回路パターンを固着した後、予め前記第１工程を施しておいた第２の基板を、前記電子部品上に、前記膜が前記上面の電極に接するように搭載し、前記第２の基板の裏面側から前記第２の基板の前記膜に所定のパターンで光を照射して、前記電子部品の上面の電極に接続された第１回路パターンを形成するとともに、前記第１回路パターンと前記電子部品の上面の電極とを固着することを特徴とする電子デバイスの製造方法。
  6. 光を透過する基板と、前記基板上に設けられた第２回路パターンと、前記第２回路パターンに接続された第１回路パターンと、前記第１回路パターンに接続された電子部品と、を有する電子デバイスであって、
    前記第１回路パターンの一部または全部は、粒径が１μｍ未満である導電性ナノサイズ粒子を焼結した層によって構成され、
    前記電子部品は下面の電極を備え、前記下面の電極は、前記導電性ナノサイズ粒子を焼結した層と直接接合され、
    前記導電性ナノサイズ粒子を焼結した層には、非導電性層が連続して配置され、前記非導電性層は、絶縁膜で被覆された導電性ナノサイズ粒子を含有し、
    前記第１回路パターンは、前記基板に設けられた、電子部品を搭載するための領域内に配置され、
    前記基板上には、前記第１回路パターンに接続されて、前記領域の外側から前記第１回路パターンに電流を供給する前記第２回路パターンがさらに配置され、
    前記第２回路パターンは、前記第１回路パターンよりも厚さが大きいものとされ、
    前記第２回路パターンの一部または全部は、導電性粒子を焼結した層によって構成され、前記導電性粒子は、粒径が１μｍ未満の導電性ナノサイズ粒子と、粒径１μｍ以上の導電性マイクロサイズ粒子とを含むことを特徴とする電子デバイス。
  7. 請求項６に記載の電子デバイスであって、前記第１回路パターンの前記導電性ナノサイズ粒子を焼結した層の幅は、前記第２回路パターンよりも狭いことを特徴とする電子デバイス。
  8. 請求項６または７に記載の電子デバイスであって、前記基板は、少なくとも２枚あり、２枚の前記基板は、対向して配置され、向い合う面にそれぞれ前記第１回路パターンを備え、
    前記電子部品の上面および下面は、前記向かい合う前記２枚の基板の前記第１回路パターンにそれぞれ接続されていることを特徴とする電子デバイス。
  9. 請求項６ないし８のいずれか１項に記載の電子デバイスであって、前記第１回路パターンが前記電子部品の電極配置領域よりも小さいエリア内に形成されていることを特徴とする電子デバイス。
JP2015063328A 2015-03-25 2015-03-25 電子デバイスの製造方法、および、電子デバイス Active JP6473361B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015063328A JP6473361B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法、および、電子デバイス
US15/560,445 US10085349B2 (en) 2015-03-25 2016-03-17 Method for producing electronic device, and electronic device
PCT/JP2016/058529 WO2016152728A1 (ja) 2015-03-25 2016-03-17 電子デバイスの製造方法、および、電子デバイス
CN201680016337.9A CN107432086B (zh) 2015-03-25 2016-03-17 电子器件的制造方法和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063328A JP6473361B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法、および、電子デバイス

Publications (2)

Publication Number Publication Date
JP2016184621A JP2016184621A (ja) 2016-10-20
JP6473361B2 true JP6473361B2 (ja) 2019-02-20

Family

ID=56978475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063328A Active JP6473361B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法、および、電子デバイス

Country Status (4)

Country Link
US (1) US10085349B2 (ja)
JP (1) JP6473361B2 (ja)
CN (1) CN107432086B (ja)
WO (1) WO2016152728A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6771346B2 (ja) * 2016-09-23 2020-10-21 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP2018124743A (ja) * 2017-01-31 2018-08-09 スタンレー電気株式会社 カード
JP2018146632A (ja) * 2017-03-01 2018-09-20 スタンレー電気株式会社 表示デバイス、および、視線誘導シート
JP7037278B2 (ja) * 2017-03-01 2022-03-16 スタンレー電気株式会社 表示デバイス
JP6887321B2 (ja) * 2017-06-14 2021-06-16 スタンレー電気株式会社 発光装置、および、その製造方法
JP6998138B2 (ja) * 2017-06-21 2022-01-18 スタンレー電気株式会社 発光機能を備えた光透過プレート、および、その製造方法
US10665576B2 (en) 2017-06-21 2020-05-26 Stanley Electric Co., Ltd. Optically transparent plate with light emitting function and method of producing the same
JP2019168622A (ja) * 2018-03-26 2019-10-03 スタンレー電気株式会社 視線誘導シート、視線誘導システム、車両用照明装置、および、車両
CN110416395A (zh) * 2019-07-19 2019-11-05 厦门理工学院 一种led芯片
JP7408985B2 (ja) 2019-10-07 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 印刷方法、印刷装置及び印刷物
CN111526669B (zh) * 2020-05-07 2021-07-23 深圳市晶泓科技有限公司 一种透明电路板及透明led显示屏的制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121171A (ja) 1973-03-28 1974-11-19
JPS61244094A (ja) 1985-04-22 1986-10-30 株式会社東芝 多層配線板の製造方法
JPH0320907A (ja) 1989-06-16 1991-01-29 Kawasaki Steel Corp 導電ペースト
JP3791085B2 (ja) 1997-01-16 2006-06-28 松下電器産業株式会社 抵抗体ペースト及びそれを用いた抵抗器及びその製造方法
WO2004008423A1 (en) * 2002-07-12 2004-01-22 Sharp Kabushiki Kaisha Wiring structure, display apparatus, and active device substrate
JP3939735B2 (ja) 2003-05-16 2007-07-04 ハリマ化成株式会社 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4536601B2 (ja) * 2004-06-14 2010-09-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006165517A (ja) 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP2007129007A (ja) * 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
JP2008041960A (ja) * 2006-08-07 2008-02-21 Nissan Chem Ind Ltd 電子回路部品の製造方法
JP5181587B2 (ja) * 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
JP4965989B2 (ja) * 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US20100000762A1 (en) 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
WO2010003138A1 (en) * 2008-07-03 2010-01-07 Ajjer Llc Novel electrochromic materials, devices and applications of the same
JP5503132B2 (ja) 2008-10-29 2014-05-28 三ツ星ベルト株式会社 抵抗体ペースト及び抵抗器
JP5531843B2 (ja) * 2009-07-31 2014-06-25 大日本印刷株式会社 正孔注入輸送層用デバイス材料、正孔注入輸送層形成用インク、正孔注入輸送層を有するデバイス、及びその製造方法
KR101707260B1 (ko) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101900352B1 (ko) * 2011-08-01 2018-09-19 시코쿠 케이소쿠 코교 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5895474B2 (ja) * 2011-11-22 2016-03-30 東ソー株式会社 導電性インク組成物
KR101609497B1 (ko) 2012-01-20 2016-04-05 도와 일렉트로닉스 가부시키가이샤 접합재 및 그것을 이용한 접합 방법
JP2014013828A (ja) * 2012-07-04 2014-01-23 Panasonic Corp Ｉｃカードの製造システム、および製造方法
JP2014017364A (ja) * 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法
JP2014075461A (ja) * 2012-10-04 2014-04-24 Ricoh Co Ltd 導電性配線及び導電性配線作製方法
JP6630053B2 (ja) 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法

Also Published As

Publication number Publication date
JP2016184621A (ja) 2016-10-20
US10085349B2 (en) 2018-09-25
CN107432086A (zh) 2017-12-01
WO2016152728A1 (ja) 2016-09-29
US20180077805A1 (en) 2018-03-15
CN107432086B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
JP6473361B2 (ja) 電子デバイスの製造方法、および、電子デバイス
JP6491032B2 (ja) 抵抗器の製造方法、および、抵抗器
WO2016152725A1 (ja) 電子デバイス、その製造方法、および、回路基板
US10932373B2 (en) Circuit board, electronic circuit device, and production method of circuit board
JP2012512541A5 (ja)
JP2018049981A (ja) 半導体発光装置、および、その製造方法
KR101608745B1 (ko) 인쇄회로기판조립체의 제조방법
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
JP2011071417A (ja) 配線基板の製造方法
JP6771346B2 (ja) 電子デバイスの製造方法、および、電子デバイス
WO2016170902A1 (ja) 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
TWI630767B (zh) 印刷基板之製造方法及導電性構件之接合方法
JP5846594B1 (ja) 配線形成方法
JP2020039002A (ja) 電子デバイス
JP7137354B2 (ja) 多層回路基板、および、その製造方法
US10912201B2 (en) Electronic device and production method thereof
TW201635600A (zh) Ｌｅｄ元件用基板、ｌｅｄ構裝模組、及使用該等而得之ｌｅｄ顯示裝置
JP6511740B2 (ja) チップオン基板及びそれを用いた電子装置の製造方法
JP2005259988A (ja) 多層配線基板及びその製造方法
JP2005123269A (ja) 配線基板とその製造方法
JP2010171148A (ja) 積層構造体及び積層構造体の製造方法
JP2016181619A (ja) 配線基板の製造方法
JP2013251425A (ja) 部品内蔵配線基板、及びその製造方法
JP2005268577A (ja) 車載用実装基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190125

R150 Certificate of patent or registration of utility model

Ref document number: 6473361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250