CN107369715A - 一种薄膜晶体管的制造方法 - Google Patents

一种薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN107369715A
CN107369715A CN201710569319.XA CN201710569319A CN107369715A CN 107369715 A CN107369715 A CN 107369715A CN 201710569319 A CN201710569319 A CN 201710569319A CN 107369715 A CN107369715 A CN 107369715A
Authority
CN
China
Prior art keywords
layer
etching
metal level
manufacture method
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710569319.XA
Other languages
English (en)
Inventor
郝光叶
简锦诚
戴超
周刘飞
王志军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
TPV Technology Co Ltd
Original Assignee
Nanjing CEC Panda LCD Technology Co Ltd
Nanjing Huadong Electronics Information and Technology Co Ltd
Nanjing CEC Panda FPD Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing CEC Panda LCD Technology Co Ltd, Nanjing Huadong Electronics Information and Technology Co Ltd, Nanjing CEC Panda FPD Technology Co Ltd filed Critical Nanjing CEC Panda LCD Technology Co Ltd
Priority to CN201710569319.XA priority Critical patent/CN107369715A/zh
Publication of CN107369715A publication Critical patent/CN107369715A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种型薄膜晶体管的制造方法,方法包括如下步骤:依次沉积半导体层、金属层;在金属层上方涂布光阻层;对光阻层进行曝光处理,图案化光阻层,其中一部分形成薄光阻层,其余部分形成厚光阻层或者无光阻层;第一次刻蚀,刻蚀金属层和半导体层,去除无光阻层覆盖的部分;灰化光阻层,去除薄光阻层,暴露出位于薄光阻层下方的金属层;第二次刻蚀,刻蚀金属层,形成源极、漏极以及沟道区,暴露出位于沟道区的半导体层;去除光阻层。本发明通过提出一种制造方法,减少了一道光罩数,降低了薄膜晶体管的制造成本的,优化了工艺流程。

Description

一种薄膜晶体管的制造方法
技术领域
本发明属于薄膜晶体管的技术领域,尤其涉及一种薄膜晶体管的制造方法。
背景技术
在平板显示装置中,薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display,简称TFT-LCD)具有体积小、功耗低、制造成本相对较低和低辐射等特点。
而为了在透明基板上形成TFT(Thin Film Transistor,薄膜晶体管)阵列,在TFT阵列生产工艺中,需要使用一定数量的光掩膜板(Photo Mask)在基板上方反复进行成膜、曝光、刻蚀等光刻工艺,以形成TFT阵列的引线、电极、端子、各绝缘膜层等。自1993年TFT-LCD的大规模生产制造开始以来,为了降低生产成本,提高产品的良品率,各制造商不断通过改变TFT的结构设计,努力减少阵列工艺中的光刻工艺次数。目前已很难通过TFT结构的改变来减少光刻工艺的次数,只能对现有光刻工艺本身进行改善。
在现有非晶硅的TFT制程中,通常进行5次的PEP(Photo Etching Process,光刻工艺)来实现,生产成本高、工序数目多。目前已经成熟地使用MTM(Multi-Tone Mask,多段式调整光罩,具有除了全透光/不透光以外的不同穿透率),以及BCE(Back Channel Etching,背沟道刻蚀)技术,将原本需要5次的PEP的光罩数,降低至4次。
具体地,就是将沟道层和金属层利用1道MTM黄光制程将沟道区以及源极和漏极的图像一次性地曝光在已经沉积过栅极绝缘层和栅极的基板上,再利用刻蚀工艺完成整个薄膜晶体管的背沟道。
然而,非晶硅作为半导体层具有寿命短、光电转化效率低等缺点,因此,使用IGZO(铟镓锌氧化物)材料作为半导体层具有成本低、载电子迁移率高、效率更好的优点,是一种新型的面板技术。近年来IGZO的TFT制程,已经广泛地使用在大、中、小尺寸的液晶屏,但是高端应用的IPS(In-Plane Switching,平面转换)的技术,还是至少需要9次的PEP的光罩数;其中又以ESL(Etching Stop Layer,刻蚀阻挡层)技术为目前IGZO的主流制程。但是每每多出1个PEP,就意味着制作成本的增加,故降低PEP数是当前IGZO TFT技术的当务之急。
但是,不同于非晶硅TFT,除了半导体材料不同,源极和漏极材料的选择也不同。因此,IGZO TFT的制程参数与工艺条件也不会与非晶硅TFT完全相同,也就是说IGZO制程的TFT工艺必须有自己的一套流程,无法完全复制非晶硅TFT的制程。
因此,在这种情况下,为了解决现有技术中存在的上述技术问题,本发明提出一种新的型薄膜晶体管及其制造方法,从而有效的减少PEP数量,降低生产成本。
发明内容
本发明的目的在于提供一种能够降低生产成本的薄膜晶体管的制造方法。
本发明提供一种薄膜晶体管的制造方法,该方法包括:
第一步,依次沉积半导体层、源漏极金属层;
第二步,在所述金属层上方涂布光阻层;
第三步,对所述光阻层进行曝光处理,图案化所述光阻层,其中一部分形成薄光阻层,其余部分形成厚光阻层或者无光阻层;
第四步,第一次刻蚀,刻蚀所述金属层和半导体层,去除无光阻层覆盖的部分;
第五步,灰化所述光阻层,去除所述薄光阻层,暴露出位于所述薄光阻层下方的金属层;
第六步,第二次刻蚀,刻蚀所述金属层,形成源极、漏极以及沟道区,暴露出位于所述沟道区的半导体层;
第七步,去除光阻层。
优选地,所述第一次刻蚀是一次性的刻蚀所述金属层和半导体层。
优选地,所述第一次刻蚀分为两步:
第一步,刻蚀所述金属层,去除无光阻层覆盖的部分,使用湿刻或者湿刻加干刻;
第二步,刻蚀所述半导体层,去除无光阻层覆盖的部分。
优选地,所述金属层为两层金属结构,底层材料的刻蚀率小于顶层材料的刻蚀率。
优选地,所述半导体层为IGZO半导体层或IGZTO半导体层。
优选地,所述半导体层具有两层或两层以上结构。
优选地,所述半导体层是底层为IGZO材料、顶层为IGZTO材料的两层结构
优选地,对于所述金属层和半导体层,从顶层材料的刻蚀率到底层材料的刻蚀率,其变化是由大至小单调递减的。
优选地,选择含氟铜酸作为刻蚀剂。
优选地,选择无氟铜酸和草酸作为刻蚀剂或者选择无氟铜酸、氯气和草酸作为刻蚀剂。
附图说明
图1-图6为本发明薄膜晶体管的制造方法的步骤示意图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本发明,应理解这些实施例仅用于说明本发明而不用于限制本发明的范围,在阅读了本发明之后,本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
图1-图6为本发明薄膜晶体管的制造方法的步骤示意图,其中(a)为像素部/GDM部,(b)为端子部。
本发明薄膜晶体管的制造方法包括:
第一步,依次沉积半导体层2、源漏极金属层3。
第二步,在金属层3上方涂布光阻层4,光阻层4覆盖在金属层3的表面。第三步,如图1所示,对光阻层4进行曝光处理,使用一道MTM黄光制程,通过相应的光罩,完成光阻层的图案制作,其中,光阻层4的一部分为薄光阻层5,薄光阻层5位于后续形成沟道区的部位,其余部分为厚光阻层或者无光阻层
第四步,进行第一次刻蚀,刻蚀金属层3和半导体层2,将二者位于无光阻层覆盖的部分去除。
具体的,首先,如图2所示,先对金属层3进行第一次刻蚀,将金属层3位于无光阻层的部分移除。
其次,如图3所示,再对半导体层2进行第一次刻蚀,同样的将半导体层2位于无光阻层的部分移除。
由此,完成第一次刻蚀。
第五步,灰化光阻层4,如图4所示,使用纯氧或者是含氧的混合气体,通过灰化工艺,去除薄光阻层4,暴露出位于薄光阻层4下方的金属层3。
第六步,进行第二次刻蚀,如图5所示,刻蚀上一步中暴露出的金属层4,完成源极和漏极的图案制作,并形成沟道区6,暴露出位于沟道区6的半导体层。
第七步,如图6所示,去除光阻层4。
金属层3可以为任何结构,优选地,金属层3为两层结构。半导体层可以是金属氧化物材料,优选地,是IGZO材料。
在第四步中,第一次刻蚀是分两步进行的,对金属层3进行第一次刻蚀时,对于金属层3的不同的叠层架构,需要采用不同的刻蚀方式。例如,金属层3为底层钼层、顶层铜层的叠层架构时,刻蚀液可以选择无氟铜酸,对金属层3进行一次性的刻蚀;金属层3为底层钛层、顶层铜层的叠层架构时,先使用无氟铜酸刻蚀金属层3的铜层,再利用氯气干刻金属层3的钛层。而对半导体层2进行第一次刻蚀时,例如,半导体层2为IGZO材料时,可以使用草酸,完成对半导体层2的刻蚀。因此,在第四步中,需要采用两种或两种以上的刻蚀方式,完成对金属层3和半导体层2的刻蚀。
作为可以替代的实施例,本发明的第四步,也可以是一次性的完成对金属层3和半导体层2的刻蚀。例如,金属层3为底层钛层、顶层铜层的叠层架构,半导体层2为IGZO材料时,可以选择含氟铜酸作为刻蚀液,一次性的刻蚀铜层、钛层和IGZO半导体层,一步便完成了对金属层3和半导体层2的刻蚀。由此,相比于前述实施例,可以省去更换刻蚀液的步骤,有效的简化刻蚀工艺流程,降低制造成本。
值得注意的是,无论金属层3和半导体层2采用何种材料以及何种架构,从顶层材料的刻蚀率到底层材料的刻蚀率,其刻蚀率的变化必须是由大至小单调递减的。例如,铜层>钛层>IGZO半导体层或是铜层>钼层>IGZO半导体层。
同样的,本发明的第六步,可以选择含氟铜酸作为刻蚀液,但是对于刻蚀剂的选择,必须要满足越底层材料的刻蚀率越小,这是由于在第一次刻蚀工艺后,所有图像区的半导体层的侧边均已经暴露,所以在第二次刻蚀时,仅能使用不会损害半导体层的刻蚀剂来刻蚀金属层3,避免造成底切(Under Cut)现象,导致图形的线宽失真,进而影响IGZO TFT的特性。可以选择的是,在形成半导体层的IGZO中加入Sn(锡),形成IGZTO,从而提高抗腐蚀能力。
本发明的第六步,其主要目的是形成BCE的结果,因此,对半导体层本身并不需要刻蚀。因此,对于处于沟道区的金属层的刻蚀方式,可以选择湿刻或者是湿刻加干刻,这是根据金属层的金属材料来决定的。例如,若金属层3为底层钼层、顶层铜层的叠层架构,可以选择无氟铜酸,做一次性刻蚀而且不会伤害到位于沟道区的半导体层以及暴露出的所有图像区的半导体层的侧边。金属层3为底层钛层、顶层铜层的叠层架构时,则可以选择无氟铜酸做铜层的刻蚀,再使用氯气干刻钛层。总之,不论金属层的金属材料是如何选择,其最终均以不伤害半导体层为目的。
本发明的半导体层为单层的IGZO材料,在其他实施例中,半导体层的结构并不只限制于单层结构,对于半导体层有双层或双层以上的堆叠架构,同样适用于本发明的薄膜晶体管的制造方法。例如,半导体层是底层为IGZO材料、顶层为IGZTO材料的两层结构。但是,需要注意的是,从金属层的最上层的金属材料到半导体层的最底层的IGZO材料,彼此之间的刻蚀率关系必须由大至小单调递减的。这样做的目的就是为了形成良好的缓坡,从而有利于后层的制程工艺的阶梯覆盖(Step Coverage)。
此外,因为本发明使用了MTM和BCE工艺,因此在源极和漏极下均有半导体层,于是源极和漏极的金属配线将无法直接透过接触孔(Contact hole)来直接导通栅极,必须要透过后层的导电材料层,例如公共电极或者是像素电极的图形来桥接。简而言之,就是源极和漏极无法直接透过接触孔直接接触栅极,都必需要靠后续的导电层做桥接。
本发明采用的MTM的半透膜区,可以是单缝也可以是半透膜材料,半透膜的透过率为20%~60%,只要搭配适合的光阻厚度即可。
此外,为了降低现有的IGZO半导体层刻蚀率,可以和刻蚀液供应商共同开发新铜酸,调整其中HF的含量;可以和靶材供应商开发抗腐蚀能力更强的IGZO材料,如含Sn的IGZTO材料;可以在刻蚀工艺中调整一次性刻蚀的总时间;还可以提高IGZO材料的退火温度。
此外,本发明的第一步也可以是:在基板上方由金属层形成栅极图案,在栅极上方形成栅极绝缘层1,在栅极绝缘层1上依次沉积半导体层2、金属层3。其中栅极可以为任何结构,优选地,为两层结构,优选地,与金属层3的材料相同。
此外,本发明也可以包括第八步:在源极和漏极上方形成栅极绝缘层,在栅极绝缘层上方由金属层形成栅极图案。其中栅极可以为任何结构,优选地,为两层结构,优选地,与金属层3的材料相同。
本发明的第一次刻蚀,既可以湿刻(铜酸)方式,一次性地完成对金属层以及半导体层的刻蚀,也可以执行分阶段的刻蚀流程:例如可以使用无氟铜酸湿刻铜层及氯气干刻钛层,或者是使用无氟铜酸一次性湿刻铜层及钼层,接着再利用草酸湿刻半导体层。但是,不管采用何种方案,由于在第一次刻蚀工艺后,半导体层的侧边已经暴露,因此在对金属层的第二次刻蚀时,仅能使用不会损害半导体层的的刻蚀剂,以避免半导体层形成底切的断面结构,进而发生源漏极断线等良率及可靠度问题。同时,在第一次刻蚀和第二次刻蚀中,在选择刻蚀剂时,对于金属层和半导体层,从顶层材料的刻蚀率到底层材料的刻蚀率,其变化是由大至小单调递减的。
本发明基于BCE技术,针对IGZO TFT的制程,利用MTM技术,缩减一道光罩数,从而简化工艺流程,达到了降低制造成本的技术效果。

Claims (10)

1.一种薄膜晶体管的制造方法,其特征在于,该方法包括:
第一步,依次沉积半导体层(2)和金属层(3);
第二步,在所述金属层(3)上方涂布光阻层(4);
第三步,对所述光阻层(4)进行曝光处理,图案化所述光阻层(4),其中一部分形成薄光阻层(5),其余部分形成厚光阻层或者无光阻层;
第四步,刻蚀所述金属层(3)和半导体层(2),去除无光阻层覆盖的部分;
第五步,灰化所述光阻层,去除所述薄光阻层(5),暴露出位于所述薄光阻层(5)下方的金属层;
第六步,刻蚀所述金属层,形成源极、漏极以及沟道区(6),暴露出位于所述沟道区(6)的半导体层;
第七步,去除光阻层(4)。
2.根据权利要求1所述的制造方法,其特征在于,所述第四步是一次性的刻蚀所述金属层(3)和半导体层(2)。
3.根据权利要求1所述的制造方法,其特征在于,所述第四步具体分为两步:
第一步,刻蚀所述金属层(3),去除无光阻层覆盖的部分,使用湿刻或者湿刻加干刻;
第二步,刻蚀所述半导体层(2),去除无光阻层覆盖的部分。
4.根据权利要求1所述的制造方法,其特征在于,所述金属层(3)为两层金属结构,底层材料的刻蚀率小于顶层材料的刻蚀率。
5.根据权利要求1所述的制造方法,其特征在于,所述半导体层(2)为IGZO半导体层或IGZTO半导体层。
6.根据权利要求1所述的制造方法,其特征在于,所述半导体层(2)具有两层或两层以上结构。
7.根据权利要求6所述的制造方法,其特征在于,所述半导体层(2)是底层为IGZO材料、顶层为IGZTO材料的两层结构。
8.根据权利要求1所述的制造方法,其特征在于,对于所述金属层(3)和半导体层(2),从顶层材料的刻蚀率到底层材料的刻蚀率,其变化是由大至小单调递减的。
9.根据权利要求2所述的制造方法,其特征在于,选择含氟铜酸作为刻蚀剂。
10.根据权利要求3所述的制造方法,其特征在于,选择无氟铜酸和草酸作为刻蚀剂或者选择无氟铜酸、氯气和草酸作为刻蚀剂。
CN201710569319.XA 2017-07-13 2017-07-13 一种薄膜晶体管的制造方法 Pending CN107369715A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710569319.XA CN107369715A (zh) 2017-07-13 2017-07-13 一种薄膜晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710569319.XA CN107369715A (zh) 2017-07-13 2017-07-13 一种薄膜晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN107369715A true CN107369715A (zh) 2017-11-21

Family

ID=60306954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710569319.XA Pending CN107369715A (zh) 2017-07-13 2017-07-13 一种薄膜晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN107369715A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109087953A (zh) * 2018-08-16 2018-12-25 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
WO2019104849A1 (zh) * 2017-11-30 2019-06-06 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
WO2019127724A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
CN110120426A (zh) * 2018-02-07 2019-08-13 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN110190065A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板的制作方法
US10497724B2 (en) 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752319A (zh) * 2008-12-19 2010-06-23 京东方科技集团股份有限公司 薄膜晶体管液晶显示器阵列基板的制造方法
CN104409350A (zh) * 2014-11-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN105448969A (zh) * 2008-10-24 2016-03-30 株式会社半导体能源研究所 半导体装置的制造方法
CN106104810A (zh) * 2014-03-11 2016-11-09 夏普株式会社 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448969A (zh) * 2008-10-24 2016-03-30 株式会社半导体能源研究所 半导体装置的制造方法
CN101752319A (zh) * 2008-12-19 2010-06-23 京东方科技集团股份有限公司 薄膜晶体管液晶显示器阵列基板的制造方法
CN106104810A (zh) * 2014-03-11 2016-11-09 夏普株式会社 半导体器件及其制造方法
CN104409350A (zh) * 2014-11-20 2015-03-11 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019104849A1 (zh) * 2017-11-30 2019-06-06 武汉华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
WO2019127724A1 (zh) * 2017-12-28 2019-07-04 深圳市华星光电半导体显示技术有限公司 薄膜晶体管的制作方法及阵列基板的制作方法
US10497724B2 (en) 2017-12-28 2019-12-03 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN110120426A (zh) * 2018-02-07 2019-08-13 南京中电熊猫平板显示科技有限公司 一种薄膜晶体管的制造方法及薄膜晶体管
CN109087953A (zh) * 2018-08-16 2018-12-25 南京中电熊猫液晶显示科技有限公司 一种薄膜晶体管及其制造方法
CN110098259A (zh) * 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
CN110190065A (zh) * 2019-05-14 2019-08-30 深圳市华星光电技术有限公司 阵列基板的制作方法
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Similar Documents

Publication Publication Date Title
CN107369715A (zh) 一种薄膜晶体管的制造方法
CN101630640B (zh) 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法
CN104393000B (zh) 一种阵列基板及其制作方法、显示装置
CN101630098A (zh) Tft-lcd阵列基板及其制造方法
US20010001482A1 (en) Process for fabricating thin-film device and thin-film device
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN107230661A (zh) 一种阵列基板及其制备方法、显示装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN101661198A (zh) 液晶显示器阵列基板及其制造方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN111180471A (zh) 阵列基板及其制造方法
CN106653776B (zh) 一种阵列基板及其制备方法和显示装置
CN103235458B (zh) Tft-lcd阵列基板及其制造方法
CN101840117B (zh) Tft-lcd阵列基板及其制造方法
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN109872973A (zh) 一种阵列基板及其制造方法
CN102629588B (zh) 阵列基板的制造方法
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
CN105140234A (zh) 阵列基板及其制造方法、显示装置
CN102244034A (zh) 阵列基板及其制造方法
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN106206428A (zh) 阵列基板及其制作方法、显示面板
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171121