CN106449653B - 一种显示基板及其制备方法、显示面板、显示装置 - Google Patents

一种显示基板及其制备方法、显示面板、显示装置 Download PDF

Info

Publication number
CN106449653B
CN106449653B CN201610873678.XA CN201610873678A CN106449653B CN 106449653 B CN106449653 B CN 106449653B CN 201610873678 A CN201610873678 A CN 201610873678A CN 106449653 B CN106449653 B CN 106449653B
Authority
CN
China
Prior art keywords
oxide
low
display
drain electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610873678.XA
Other languages
English (en)
Other versions
CN106449653A (zh
Inventor
张方振
孙双
牛菁
彭宽军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610873678.XA priority Critical patent/CN106449653B/zh
Publication of CN106449653A publication Critical patent/CN106449653A/zh
Application granted granted Critical
Publication of CN106449653B publication Critical patent/CN106449653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示基板及其制备方法、显示面板、显示装置，属于显示技术领域，其可解决现有的显示器件因单独使用低温多晶硅晶体管或氧化物晶体管而在实际应用中存在限制的问题。本发明的显示基板，所述显示基板包括衬底和位于衬底上方的低温多晶硅晶体管和氧化物晶体管，所述衬底上设置有显示区域和位于所述显示区域周围的周边区域，所述低温多晶硅晶体管位于所述周边区域内，所述氧化物晶体管位于所述显示区域内。

Description

一种显示基板及其制备方法、显示面板、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种显示基板及其制备方法、显示面板、显示装置。
背景技术
当前，显示面板作为电子行业的基础产业，其技术在不断的演变和革新，其中，氧化物技术和低温多晶硅技术因其自身的优点被广泛应用。具体地，低温多晶硅晶体管的优点在于可用于制作金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件，氧化物晶体管的优点在于其具有较小的漏电流。
尽管具有上述优点，但氧化物技术和低温多晶硅技术也因其自身的缺点，在实际的应用中受到了限制，具体地，低温多晶硅晶体管的漏电流过大，而氧化物晶体管较难用于制备MOS器件。
因此，无论是采用低温多晶硅技术的显示器件，还是采用氧化物技术的显示器件，其在实际应用中都存在很大问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种同时具有氧化物晶体管和低温多晶硅晶体管的显示基板及其制备方法、显示面板、显示装置。
解决本发明技术问题所采用的技术方案是一种显示基板，所述显示基板包括衬底和位于衬底上方的低温多晶硅晶体管和氧化物晶体管，所述衬底上设置有显示区域和位于所述显示区域周围的周边区域，
所述低温多晶硅晶体管位于所述周边区域内，所述氧化物晶体管位于所述显示区域内。
其中，所述显示基板还包括：第一绝缘层和第二绝缘层，所述第一绝缘层和所述第二绝缘层中设置有第一过孔和第二过孔；
所述低温多晶硅晶体管包括：低温多晶硅有源层、第一栅极、第一源极和第一漏极，部分所述第一源极位于所述第一过孔中，部分所述第一漏极位于所述第二过孔中，所述第一栅极和所述低温多晶硅有源层之间设置有所述第一绝缘层；
所述氧化物晶体管包括：第二栅极、第二源极、第二漏极和氧化物有源层，所述第二栅极和所述第二源极、第二漏极之间设置有所述第二绝缘层，所述第二源极和第二漏极均与所述氧化物有源层连接。
其中，所述显示基板还包括：像素电极；
所述像素电极与所述第二漏极连接。
作为另一技术方案，本发明还提供一种显示基板的制备方法，包括：
在衬底上方形成低温多晶硅晶体管和氧化物晶体管；
所述衬底上设置有显示区域和位于所述显示区域周围的周边区域，所述低温多晶硅晶体管位于所述周边区域内，所述氧化物晶体管位于所述显示区域内。
其中，所述低温多晶硅晶体管包括：低温多晶硅有源层、第一栅极、第一源极和第一漏极；所述氧化物晶体管包括：第二栅极、第二源极、第二漏极和氧化物有源层；
所述在所述衬底上形成低温多晶硅晶体管和氧化物晶体管包括：
在衬底上形成低温多晶硅有源层；
在所述低温多晶硅有源层上沉积第一绝缘层；
在所述第一绝缘层上形成第一栅极和第二栅极；
在所述第一栅极和所述第二栅极上沉积第二绝缘层，并对所述第一绝缘层和所述第二绝缘层进行构图工艺，以在所述第一绝缘层和所述第二绝缘层中形成第一过孔和第二过孔；
在所述第二绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，部分所述第一源极位于所述第一过孔中，部分所述第一漏极位于所述第二过孔中；
在所述第二源极和第二漏极上形成氧化物有源层。
其中，在所述第二源漏极上形成氧化物有源层的同时还形成像素电极；
所述在所述第二源漏极上形成氧化物有源层的同时还形成像素电极包括：
在所述第二源极和第二漏极上沉积氧化物层和光刻胶层，对所述光刻胶层进行曝光形成曝光后的光刻胶图形，所述曝光后的光刻胶图形包括完全曝光光刻胶图形、部分曝光光刻胶图形和未曝光光刻胶图形；
对曝光后的光刻胶图形进行显影，去除所述完全曝光光刻胶图形以暴露出部分氧化物层；
对暴露出的部分氧化物层进行刻蚀；
采用灰化工艺，去除所述部分曝光光刻胶图形；
对所述部分曝光光刻胶图形对应的所述氧化物层进行导体化工艺，以形成像素电极；
去除灰化工艺后剩余的所述未曝光光刻胶图形。
作为另一技术方案，本发明还提供一种显示面板，包括上述任意一项所述的显示基板。
作为另一技术方案，本发明还提供一种显示装置，包括上述的显示面板。
本发明的显示基板及其制备方法、显示面板、显示装置中，该显示基板包括衬底和位于衬底上方的低温多晶硅晶体管和氧化物晶体管，衬底上设置有显示区域和位于显示区域周围的周边区域，低温多晶硅晶体管位于周边区域内，氧化物晶体管位于显示区域内，通过将低温多晶硅晶体管和氧化物晶体管同时设置在显示基板中，既能够通过氧化物晶体管，在显示过程中，有效减小显示区域中像素电极显示灰度的偏差及显示装置的电能耗损；同时，还能够通过低温多晶硅晶体管良好的电性能稳定性，用于周边区域的驱动；以此，能够有效提升产品性能，提高产品竞争力。
附图说明
图1为本发明的实施例1的显示基板的结构示意图；
图2为本发明的实施例2的显示基板的制备方法中步骤S1的结构示意图；
图3为本发明的实施例2的显示基板的制备方法中步骤S2的结构示意图；
图4为本发明的实施例2的显示基板的制备方法中步骤S3的结构示意图；
图5为本发明的实施例2的显示基板的制备方法中步骤S4的结构示意图；
图6为本发明的实施例2的显示基板的制备方法中步骤S5的结构示意图；
图7为本发明的实施例2的显示基板的制备方法中步骤S6的结构示意图；
图8为本发明的实施例2的显示基板的制备方法中步骤S71的结构示意图；
图9为本发明的实施例2的显示基板的制备方法中步骤S72的结构示意图；
图10为本发明的实施例2的显示基板的制备方法中步骤S73的结构示意图；
图11为本发明的实施例2的显示基板的制备方法中步骤S74的结构示意图；
图12为本发明的实施例2的显示基板的制备方法中步骤S75的结构示意图；
其中，附图标记为：A、显示区域；B、周边区域；1、衬底；2、低温多晶硅晶体管；21、低温多晶硅有源层；22、第一栅极；23、第一源极；24、第一漏极；3、氧化物晶体管；31、第二栅极；32、第二源极；33、第二漏极；34、氧化物有源层；4、第一绝缘层；41、第一过孔；42、第二过孔；5、第二绝缘层；6、像素电极；7、氧化物层；10、完全曝光光刻胶图形；11、部分曝光光刻胶图形；12、未曝光光刻胶图形；。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
请参照图1，本实施例提供一种显示基板，显示基板包括衬底1和位于衬底1上方的低温多晶硅晶体管2和氧化物晶体管3，衬底1上设置有显示区域A和位于显示区域A周围的周边区域B，低温多晶硅晶体管2位于周边区域B内，氧化物晶体管3位于显示区域A内。
从图1中可以看出，氧化物晶体管3位于显示区域A内，之所以如此设置，是由于氧化物晶体管3具有较小的漏电流，在显示过程中，能够有效提升显示画面品质及减小显示装置的电能耗损，因此，将其设置在显示区域A内；而将低温多晶硅晶体管2设置在周边区域B内，是由于在显示过程中，低温多晶硅晶体管2产生的漏电流较大，但因其具有良好的电性能稳定性，可以用于周边区域B的驱动。
低温多晶硅晶体管2包括：低温多晶硅有源层21、第一栅极22、第一源极23和第一漏极24，部分第一源极23位于第一过孔41中，部分第一漏极24位于第二过孔42中，第一栅极22和低温多晶硅有源层21之间设置有第一绝缘层4。
其中，显示基板还包括：第一绝缘层4和第二绝缘层5，第一绝缘层4和第二绝缘层5中设置有第一过孔41和第二过孔42。
从图1中可以看出，第一绝缘层4和第二绝缘层5中设置有第一过孔41和第二过孔42，第一过孔41和第二过孔42分别使部分低温多晶硅有源层21裸露出来。
从图1中可以看出，低温多晶硅有源层21位于衬底1上；第一栅极22和低温多晶硅有源层21之间设置有第一绝缘层4，以将第一栅极22和低温多晶硅有源层21隔开，避免短路；第一源极23的一部分位于第一过孔41中，第一源极23的另一部分位于第二绝缘层5上，因此，第一源极23通过第一过孔41与低温多晶硅有源层21连接；第一漏极24的一部分位于第二过孔42中，第一漏极24的另一部分位于第二绝缘层5上，因此，第一漏极24通过第二过孔42与低温多晶硅有源层21连接。
氧化物晶体管3包括：第二栅极31、第二源极32、第二漏极33和氧化物有源层34，第二栅极31和第二源极32、第二漏极33之间设置有第二绝缘层5，第二源极32和第二漏极33均与氧化物有源层34连接。
从图1中可以看出，第二栅极31位于第一绝缘层4上；第二源极32和第二漏极33位于第二绝缘层5上，第二源极32和第二漏极33之间不连接，第二绝缘层5用于将第二源极32和第二漏极33与第二栅极31隔开，从而避免发生短路；氧化物有源层34也位于第二绝缘层5上，部分第二源极32位于氧化物有源层34上，部分第二漏极33位于氧化物有源层34上。
其中，显示基板还包括：像素电极6；像素电极6与第二漏极33连接。
从图1所示，显示基板还包括有像素电极6，像素电极6的一部分位于第二漏极33上，像素电极6的另一部分位于第二绝缘层5上。
本实施例的显示基板，低温多晶硅晶体管2位于周边区域B内，氧化物晶体管3位于显示区域A内，通过将低温多晶硅晶体管和氧化物晶体管同时设置在显示基板中，既能够通过氧化物晶体管，在显示过程中，有效减小显示区域中像素电极显示灰度的偏差及显示装置的电能耗损；同时，还能够通过低温多晶硅晶体管良好的电性能稳定性，用于周边区域的驱动；以此，能够有效提升产品性能，提高产品竞争力。
实施例2：
请参照图2至图12，本实施例提供一种显示基板的制备方法，包括：
步骤S0，在衬底1上方形成低温多晶硅晶体管2和氧化物晶体管3；衬底上1设置有显示区域A和位于显示区域A周围的周边区域，低温多晶硅晶体管2位于周边区域B内，氧化物晶体管3位于显示区域A内。
其中，低温多晶硅晶体管2包括：低温多晶硅有源层21、第一栅极22、第一源极23和第一漏极24；氧化物晶体管3包括：第二栅极31、第二源极32、第二漏极33和氧化物有源层34。
在本实施例中，衬底1可以由玻璃或聚对苯二甲酸乙二醇酯(PET)等其他材料制成，在此不再赘述。
步骤S0包括：
如图2所示，步骤S1，在衬底1上形成低温多晶硅有源层21。
具体的，在衬底1上沉积一层单晶硅a-Si层，采用准分子激光退火法(ExcimerLaser Annealing，ELA)激光晶化的方式，利用一定能量的准分子激光对单晶硅a-Si层进行激光辐射，使a-Si层晶化成为p-Si层；然后，对p-Si层进行构图工艺以形成低温多晶硅有源层21。其中，构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
如图3所示，步骤S2，在低温多晶硅有源层21上沉积第一绝缘层4。
如图4所示，步骤S3，在第一绝缘层4上形成第一栅极22和第二栅极31。
具体地，在第一绝缘层4上沉积栅极材料层，对栅极材料层进行构图工艺以形成第一栅极22和第二栅极31。其中，构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
如图5所示，步骤S4，在第一栅极22和第二栅极31上沉积第二绝缘层5，并对第一绝缘层4和第二绝缘层5进行构图工艺，以在第一绝缘层4和第二绝缘层5中形成第一过孔41和第二过孔42。
具体地，在第一栅极22和第二栅极31上沉积第二绝缘层5，对第二绝缘层5进行构图工艺以形成第一过孔41和第二过孔42。其中，构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
在本实施例中，第一绝缘层4和第二绝缘层5可采用SiNx、SiO2或树脂等绝缘材料制成，在此不再赘述。
如图6所示，步骤S5，在第二绝缘层5上形成第一源极23、第一漏极24、第二源极32和第二漏极33，部分第一源极23位于第一过孔41中，部分第一漏极24位于第二过孔42中。
具体地，在第二绝缘层5上沉积源漏材料层，对源漏材料层进行构图工艺以形成第一源极23、第一漏极24、第二源极32和第二漏极33。其中，构图工艺可包括光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。
步骤S6，在第二源极32和第二漏极33上形成氧化物有源层34和像素电极6。
在本实施例中，氧化物层所采用的氧化物为铟镓锌氧化物(IGZO)或铟锡锌氧化物(ITZO)等氧化物半导体材料，在此不再赘述。
步骤S6包括：
如图7所示，步骤S61，在第二源极32和第二漏极33上沉积氧化物层7和光刻胶层，对光刻胶层进行曝光形成曝光后的光刻胶图形，曝光后的光刻胶图形包括完全曝光光刻胶图形10、部分曝光光刻胶图形11和未曝光光刻胶图形12。
如图8所示，步骤S62，对曝光后的光刻胶图形进行显影，去除完全曝光光刻胶图形10，以暴露出部分氧化物层7。同时，保留未曝光光刻胶图形12和部分曝光光刻胶图形11。
如图9所示，步骤S63，对暴露出的部分氧化物层7进行刻蚀。
如图10所示，步骤S64，采用灰化工艺，去除部分曝光光刻胶图形11。
由于步骤S61采用半色调掩膜板或灰度掩膜板进行曝光，使得部分曝光光刻胶图形11的厚度小于未曝光光刻胶图形12的厚度，因此，通过灰化工艺去除部分曝光光刻胶图形11时，未曝光光刻胶图形12的厚度也会随之减小，但不会完全被去除。
如图11所示，步骤S65，对部分曝光光刻胶图形11对应的氧化物层7进行导体化工艺，以形成像素电极6。
如图12所示，步骤S66，去除灰化工艺后剩余的未曝光光刻胶图形12，以形成氧化物有源层34。
本实施例的显示基板的制备方法，用于制备实施例1的显示基板，通过将低温多晶硅晶体管和氧化物晶体管同时设置在显示基板中，既能够通过氧化物晶体管，在显示过程中，有效减小显示区域中像素电极显示灰度的偏差及显示装置的电能耗损；同时，还能够通过低温多晶硅晶体管良好的电性能稳定性，用于周边区域的驱动；以此，能够有效提升产品性能，提高产品竞争力。
实施例3：
本实施例提供一种显示面板，包括实施例1的显示基板。
本实施例的显示面板，包括实施例1的显示基板，通过将低温多晶硅晶体管和氧化物晶体管同时设置在显示基板中，既能够通过氧化物晶体管，在显示过程中，有效减小显示区域中像素电极显示灰度的偏差及显示装置的电能耗损；同时，还能够通过低温多晶硅晶体管良好的电性能稳定性，用于周边区域的驱动；以此，能够有效提升产品性能，提高产品竞争力。
实施例4：
本实施例提供了一种显示装置，其包括实施例3的显示面板。显示装置可以为：液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例的显示装置，包括实施例3的显示面板，通过将低温多晶硅晶体管和氧化物晶体管同时设置在显示基板中，既能够通过氧化物晶体管，在显示过程中，有效减小显示区域中像素电极显示灰度的偏差及显示装置的电能耗损；同时，还能够通过低温多晶硅晶体管良好的电性能稳定性，用于周边区域的驱动；以此，能够有效提升产品性能，提高产品竞争力。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (6)

1.一种显示基板，其特征在于，所述显示基板包括衬底和位于衬底上方的低温多晶硅晶体管和氧化物晶体管，所述衬底上设置有显示区域和位于所述显示区域周围的周边区域，
所述低温多晶硅晶体管位于所述周边区域内，所述氧化物晶体管位于所述显示区域内；
所述显示基板还包括：第二绝缘层和像素电极，所述氧化物晶体管包括：第二栅极、第二源极、第二漏极和氧化物有源层，所述第二栅极和所述第二源极、第二漏极之间设置有所述第二绝缘层，所述第二源极和第二漏极均与所述氧化物有源层连接，所述像素电极与所述第二漏极连接，所述氧化物有源层和所述像素电极同层设置。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括：第一绝缘层，所述第一绝缘层和所述第二绝缘层中设置有第一过孔和第二过孔；
所述低温多晶硅晶体管包括：低温多晶硅有源层、第一栅极、第一源极和第一漏极，部分所述第一源极位于所述第一过孔中，部分所述第一漏极位于所述第二过孔中，所述第一栅极和所述低温多晶硅有源层之间设置有所述第一绝缘层。
3.一种显示基板的制备方法，其特征在于，包括：
在衬底上方形成低温多晶硅晶体管和氧化物晶体管；
所述衬底上设置有显示区域和位于所述显示区域周围的周边区域，所述低温多晶硅晶体管位于所述周边区域内，所述氧化物晶体管位于所述显示区域内；
所述低温多晶硅晶体管包括：低温多晶硅有源层、第一栅极、第一源极和第一漏极；所述氧化物晶体管包括：第二栅极、第二源极、第二漏极和氧化物有源层；
所述在所述衬底上形成低温多晶硅晶体管和氧化物晶体管包括：
在衬底上形成低温多晶硅有源层；
在所述低温多晶硅有源层上沉积第一绝缘层；
在所述第一绝缘层上形成第一栅极和第二栅极；
在所述第一栅极和所述第二栅极上沉积第二绝缘层，并对所述第一绝缘层和所述第二绝缘层进行构图工艺，以在所述第一绝缘层和所述第二绝缘层中形成第一过孔和第二过孔；
在所述第二绝缘层上形成第一源极、第一漏极、第二源极和第二漏极，部分所述第一源极位于所述第一过孔中，部分所述第一漏极位于所述第二过孔中；
在所述第二源极和第二漏极上形成氧化物有源层；
在所述第二源漏极上形成氧化物有源层的同时还形成像素电极，所述像素电极与所述第二漏极连接，所述氧化物有源层和所述像素电极由同一个构图工艺形成。
4.根据权利要求3所述的显示基板的制备方法，其特征在于，
所述在所述第二源漏极上形成氧化物有源层的同时还形成像素电极包括：
在所述第二源极和第二漏极上沉积氧化物层和光刻胶层，对所述光刻胶层进行曝光形成曝光后的光刻胶图形，所述曝光后的光刻胶图形包括完全曝光光刻胶图形、部分曝光光刻胶图形和未曝光光刻胶图形；
对曝光后的光刻胶图形进行显影，去除所述完全曝光光刻胶图形以暴露出部分氧化物层；
对暴露出的部分氧化物层进行刻蚀；
采用灰化工艺，去除所述部分曝光光刻胶图形；
对所述部分曝光光刻胶图形对应的所述氧化物层进行导体化工艺，以形成像素电极；
去除灰化工艺后剩余的所述未曝光光刻胶图形。
5.一种显示面板，其特征在于，包括权利要求1或权利要求2所述的显示基板。
6.一种显示装置，其特征在于，包括权利要求5所述的显示面板。
CN201610873678.XA 2016-09-30 2016-09-30 一种显示基板及其制备方法、显示面板、显示装置 Active CN106449653B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610873678.XA CN106449653B (zh) 2016-09-30 2016-09-30 一种显示基板及其制备方法、显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610873678.XA CN106449653B (zh) 2016-09-30 2016-09-30 一种显示基板及其制备方法、显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN106449653A CN106449653A (zh) 2017-02-22
CN106449653B true CN106449653B (zh) 2018-12-21

Family

ID=58172749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610873678.XA Active CN106449653B (zh) 2016-09-30 2016-09-30 一种显示基板及其制备方法、显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN106449653B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273404B (zh) 2017-07-12 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN108321159B (zh) * 2018-02-01 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2019213858A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 阵列基板及其制作方法、显示装置
CN109244082B (zh) * 2018-08-30 2020-10-27 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN110634890B (zh) 2019-10-11 2022-04-15 京东方科技集团股份有限公司 阵列基板、电子装置和阵列基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN104537992A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000632A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
CN104537992A (zh) * 2014-12-30 2015-04-22 深圳市华星光电技术有限公司 用于液晶显示装置的goa电路

Also Published As

Publication number Publication date
CN106449653A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN106098699B (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN103474471A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104538352A (zh) 阵列基板及其制造方法、显示装置
CN103715096A (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
CN110620119A (zh) 阵列基板及其制备方法
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN106298957A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
CN106449521B (zh) 显示基板及其制备方法、显示装置
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN106373967B (zh) 阵列基板及其制备方法、显示装置
CN105140234A (zh) 阵列基板及其制造方法、显示装置
CN104701254B (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US20190326332A1 (en) Ltps tft substrate and manufacturing method thereof
CN111129033B (zh) 阵列基板及其制备方法
TW462135B (en) Method for manufacturing the electronic device of thin film transistor display
WO2017041447A1 (zh) 一种阵列基板及其制作方法、显示装置
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
CN109192668A (zh) 薄膜晶体管及其制造方法、显示面板
CN106128962B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant