CN104409350A - 薄膜晶体管的制造方法 - Google Patents
薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN104409350A CN104409350A CN201410667352.2A CN201410667352A CN104409350A CN 104409350 A CN104409350 A CN 104409350A CN 201410667352 A CN201410667352 A CN 201410667352A CN 104409350 A CN104409350 A CN 104409350A
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- metal level
- thin
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 133
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 238000000059 patterning Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 43
- 239000012212 insulator Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 11
- 238000002834 transmittance Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种薄膜晶体管的制造方法，包括提供一基板；在所述基板的一个表面的中部形成第一金属层；在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，在所述第二金属层上形成光阻层，光阻层包括第一部分及位于第一部分相对两边缘的第二部分，所述第一部分的宽度与所述第二金属层宽度相同并叠加于所述第二金属层上，所述第二部分由所述第一部分边缘延伸，进而所述第二部分使所述光阻层宽度尺寸大于所述源极和漏极之间的通道的长度尺寸；图案化所述光阻层，以露出所述第二金属层的边缘部分，图案化所述第二金属层及所述半导体层形成所述通道，以定义源极及漏极。
Description
技术领域
本发明涉及薄膜晶体管的制造领域，尤其涉及一种具有较高良率的薄膜晶体管的制造方法。
背景技术
薄膜晶体管(thin film transistor，TFT)作为一种开关元件被广泛地应用在液晶显示装置等电子装置中。然而，薄膜晶体管在制造源极(source)和漏极(drain)的时候，先形成一层金属层再在金属层上铺设光阻层，通过在光罩上设计图案，光罩有全透光区，不透光区和半透光区的图案，这样光线透过光罩后全透光区，不透光区和半透光区的透光量不一样，光阻感受到的光量不一样，铺设的光阻形成不同的残膜量，对于正性光阻而言，全透光区不存在光阻，不透光区的光阻膜厚最厚，而半透光区的光阻残膜剩余一半左右。通过光阻的残留来保护金属，这样在蚀刻金属时，金属受到光阻的保护会保留下来。而在薄膜晶体管(thin film transistor，TFT)四道工艺中，沟道区域是通过光罩的半透光区形成一半厚度左右的光阻残膜形成的。但沟道这部分半透光区域通常设计比较小，受到光的衍射影响，需要形成沟道区域的光阻层光线较强而使光阻膜偏薄。即，经过曝光之后的光阻层的残膜值偏低。偏低的残膜值会造成薄膜晶体管在形成的源极和漏极时的设计异常，源极和漏极的异常会导致薄膜晶体管无法正常的工作，从而造成薄膜晶体管的良率较低。
发明内容
本发明提供一种薄膜晶体管的制造方法，能够改善薄膜晶体管在制造的时候经过曝光之后的光阻层的残膜值偏低的情况，从而提高薄膜晶体管的良率。
一种薄膜晶体管的制造方法，所述薄膜晶体管的制造方法包括：
提供一基板；
在所述基板的一个表面形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置；其中所述半导体层用于形成所述薄膜晶体管的源极和漏极之间导通或者断开的通道。
在所述第二金属层上形成光阻层，其中，光阻层包括第一部分及位于第一部分相对两边缘的第二部分，所述第一部分的宽度与所述第二金属层宽度相同并叠加于所述第二金属层上，所述第二部分由所述第一部分宽度方向的边缘延伸，进而所述光阻层的宽度大于所述第二金属层的宽度；
图案化所述光阻层，以露出所述第二金属层的边缘部分，其中图案化后的所述光阻层包括半透光区域及边缘区域；
图案化所述第二金属层及所述半导体层形成所述通道，以定义源极及漏极，其中所述通道的长度长于所述第二金属层的宽度。
其中，在所述“在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置”步骤中包括：
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层；
在所述栅极绝缘层上依次形成沟道层及欧姆接触层作为所述半导体层；
在所述欧姆接触层上形成所述第二金属层。
其中，所述步骤“图案化所述第二金属层及所述半导体层形成所述通道，以定义所述源极和漏极”包括：
图案化所述第二金属层；
移除所述半透光区域所覆盖的部分第二金属层、部分所述欧姆接触层及所述沟道层，以定义所述源极和漏极；
移除所述光阻层半透光区域。
其中，所述沟道层的材质为多晶硅，所述欧姆接触层的材质为n型重掺杂的非晶硅。
其中，在所述步骤“提供一基板”与所述步骤“在所述基板的一个表面的中部形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极”之间还包括步骤：
在所述基板上形成缓冲层；
所述步骤“在所述基板的一个表面的中部形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极”具体为所述第一金属层通过所述缓冲层设置于所述基板的一个表面的中部。
其中，所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。
其中，所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一，所述第二金属层的材质选自铜、钨、铬、铝及其组合的其中之一。
其中，在所述步骤“图案化所述第二金属层及所述半导体层形成所述通道，以定义源极及漏极”包括：
移除未覆盖有所述光阻层的所述第二金属层；
移除未覆盖有所述第二金属层的所述半导体层；
移除所述半透光区域所覆盖的部分第二金属层及部分半导体层，形成通道；
移除所述光阻层。
其中，在所述步骤“定义源极及漏极”之后，所述薄膜晶体管的制造方法还包括：
形成钝化层；
在所述钝化层对应所述源极及所述漏极开设第一贯孔及第二贯孔；
对应所述第一贯孔设置第一电极，对应所述第二贯孔设置第二电极，所述第一电极及所述第二电极分别连接所述源极及所述漏极。
其中，在所述第二金属层上形成光阻层时，使所述光阻层的的第二部分宽度尺寸为大于0.5um。
本发明的薄膜晶体管的制造方法自所述光源发出的光线经过所述光罩后残留下来的光阻层形成的半透光区域的宽度比现有技术中的光阻层经过光罩后残留下来的光阻层形成的半透光区域的宽度大；在曝光过程中光源经过所述光罩之后使得所述半透光区域的第二部分吸收半透光区域周围的衍射光，避免沟道区域的残膜值减小，从而能够改善现有技术中由于半透光区域的残膜值偏低造成所述薄膜晶体管的源极(source)和漏极(drain)之间的半导体被戳穿，产生定义异常的问题，进而提高所述薄膜晶体管的制造良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施方式的薄膜晶体管的制造方法的流程图。
图2至图7以及图9至图15、17-19为本发明较佳实施方式的薄膜晶体管的各个制造流程中薄膜晶体管的剖面图。
图8(a)为图7所示的薄膜晶体管沿着A-A方向的剖面示意图。
图8(b)为图7所示的薄膜晶体管的俯视图。
图16为图15所示的薄膜晶体管制作过程中的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其为本发明一较佳实施方式的薄膜晶体管的制造方法的流程图。所述薄膜晶体管(thin film transistor，TFT)1的制造方法包括如下步骤。
步骤S101，提供一基板100。请一并参阅图2，在本实施方式中，所述基板100为一玻璃基板。可以理解地，在其他实施方式中，所述基板100并不仅限于为玻璃基板。
步骤S102，在所述基板100的一个表面的形成第一金属层120，本实施例在基板100表面中部形成。所述第一金属层120作为所述薄膜晶体管10的栅极(gate)。请一并参阅图3，所述基板100包括第一表面a及与所述第二表面a相对的第二表面b。在本实施方式中，所述基板100的所述第一表面a的中部形成所述第一金属层120，以作为所述薄膜晶体管10的栅极。在另一实施方式中，所述基板100的所述第二表面b的中方形成所述第一金属层120，以作为所述薄膜晶体管10的栅极。所述第一金属层120的材质选自铜、钨、铬、铝及其组合的其中之一。
在另一实施方式中，在所述步骤S101之后且在所述步骤S102之前，所述薄膜晶体管10的制造方法还包括以下步骤：在所述基板100上形成一缓冲层(图未示)。所述缓冲层用于缓冲所述基板100在制造所述薄膜晶体管10的过程中受到的应力，以避免所述基板100的损坏或者破裂。所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。在此实施方式中，所述“步骤S102，在所述基板100的一个表面的中部形成第一金属层120，所述第一金属层120作为所述薄膜晶体管10的栅极(gate)”具体为：所述第一金属层120通过所述缓冲层设置于所述基板100的一个表面的中部。换句话说，所述缓冲层设置于所述基板100的一个表面，且与所述基板100层叠设置，所述第一金属层120设置于所述缓冲层的表面的中部。
步骤S103，在形成所述第一金属层120的基板100的表面及所述第一金属层120上形成栅极绝缘层130、半导体层140及第二金属层150，所述栅极绝缘层130、所述半导体层140及所述第二金属层150依次层叠设置。所述栅极绝缘层130相较于所述半导体层140及所述第二金属层150邻近设置所述第一金属层120的基板100的表面及所述第一金属层120设置。
具体地，请一并参阅图4，由于所述第一金属层120形成在所述基板100的所述第一表面a的中部，在所述第一表面a的未覆盖所述第一金属层120的表面及所述第一金属层120上形成所述栅极绝缘层130。所述栅极绝缘层130的材质选择氧化硅、氮化硅层，氮氧化硅层及其组合的其中之一。
请一并参阅图5与图6，在所述栅极绝缘层130上形成所述半导体层140，所述半导体层140与所述栅极绝缘层130层叠设置。在所述半导体层140上形成所述第二金属层150，所述第二金属层150与所述半导体层140及所述栅极绝缘层130依次层叠设置。所述第二金属层150的材质选自铜、钨、铬、铝及其组合的其中之一。其中所述半导体层140用于形成所述薄膜晶体管10的源极和漏极之间导通或者断开的通道。
在另一实施方式中，所述半导体层140包括沟道层(图未示)及欧姆接触层(图未示)。则所述“步骤S103，在形成所述第一金属层120的基板100的表面及所述第一金属层120上形成栅极绝缘层130、半导体层140及第二金属层150，所述栅极绝缘层130、所述半导体层140及所述第二金属层150依次层叠设置。所述栅极绝缘层130相较于所述半导体层140及所述第二金属层150邻近设置所述第一金属层120的基板100的表面及所述第一金属层120设置”包括以下步骤。
步骤I，在形成所述第一金属层120的所述基板100的表面及所述第一金属层120上形成所述栅极绝缘层130。
步骤II，在所述栅极绝缘层130上依次形成所述沟道层及所述欧姆接触层作为所述半导体层140。
步骤III，在所述欧姆接触层上形成所述第二金属层150。所述沟道层为所述薄膜晶体管10的源极和漏极之间导通或者断开的通道。所述欧姆接触层可以减小所述沟道层与所述第二金属层150之间的接触电阻。所述沟道层的材质为多晶硅，所述欧姆接触层的材质为n型重掺杂的非晶硅。
请一并参阅图7，步骤S104，在所述第二金属层150上形成光阻层160。在本实施方式中，其中，光阻层160包括第一部分161及位于第一部分161相对两边缘的第二部分162，所述第一部分161的宽度与所述第二金属150层宽度相同并叠加于所述第二金属层150上，所述第二部分162由所述第一部分161边缘延伸，进而所述光阻层160的宽度大于所述第二金属层150的宽度。
请参阅图8(a-b)，由于所述所述第一部分161边缘延伸有第二部分162使所述光阻层160宽度H尺寸大于最终薄膜晶体管的第二金属层150的宽度尺寸L，请参阅图14(第二金属层150的宽度尺寸为预设值)。因此，最终形成的所述光阻层160相较于现有技术，在所述光阻层160第一部分161同现有技术中光阻层尺寸相同的前提下，由于在所述光阻层160设有第二部分162，使得最终形成的光阻层160整体的宽比现有技术中光阻层的宽度大。第二部分162的宽度大于0.5um。
步骤S105，图案化所述光阻层160，以漏出所述第二金属层150的边缘部分。图案化后的所述光阻层160包括半透光区域163及边缘区域164，并且半透光区域163及边缘区域164的宽度大于现有技术中半透光区域及边缘区域的宽度。
具体地，在本实施方式中，请一并参阅图9，提供一光罩200及设置在所述光罩200远离所述光阻层160一侧的光源(图未示)。所述光源用于产生光线，所述光线自所述光罩200远离所述光阻层160的表面入射。所述光罩200设置于所述光阻层160的上方，所述光罩200包括三个透光部210及两个遮光部220。所述光罩200的两端及中间均为透光部210，以使得所述透光部210及所述遮光部220依次间隔设置。当有光线照射到所述透光部210上时，所述光线能够通过所述透光部210照射到所述光阻层160上，当有光线照射到所述遮光部220上时，所述光线不能通过所述遮光部220照射至所述光阻层160上。
在本实施方式中，所述光阻层160的光阻材料为负光阻，即被光线照射到的光阻层160不溶解，没有被光线照射到的光阻层160溶解。因此，所述光罩200放置于所述光阻层160的上方时，位于所述光罩200的透光部210下方的光阻层160不溶解；位于所述光罩200的遮光部220下方的光阻层160溶解。经过所述光罩200后，所述光阻层160被图案化成如图9所示的图案。漏出所述第二金属层150的边缘部分，且所述光罩200的中间的透光部210下方对应的光阻层160部分溶解以形成所述光阻层160的所述半透光区域163，所述光罩200的遮光部220下方对应的光阻层不溶解，因此形成了所述光阻层160的边缘区域164。
由于所述光阻层160的宽度大于现有技术中的光阻层宽度，在上述曝光过程中光源经过所述光罩200之后使得所述半透光区域16周围以及边缘区域164周围的第二部分162吸收半透光区域163周围的衍射光，避免半透光区域的残膜值减小，从而能够改善现有技术中由于半透光区域的残膜值偏低造成所述薄膜晶体管10的源极(source)和漏极(drain)之间的半导体被戳穿，产生定义异常的问题，进而提高所述薄膜晶体管10的制造良率。
步骤S106，图案化所述第二金属层150及所述半导体层140形成通道180以定义源极及漏极，其中所述通道的长度长于所述第二金属层150的宽度。具体地，所述步骤106包括以下步骤。
请一并参阅图10，移除未覆盖有所述光阻层160的所述第二金属层150。
请一并参阅图11，移除未覆盖有所述第二金属层150的所述半导体层140。
请一并参阅图12，移除所述光阻层160的所述半透光区域163及半透光区域163边缘的第二部分161；请一并参阅图13，移除原来所述光阻层160的所述半透光区域163所覆盖的第二金属层150；请参阅图14，移除原来所述光阻层160的所述半透光区域163覆盖的部分半导体层140，最后形成源极区151及漏极区152以及所述通道180，形成所述通道180的长度长于所述第二金属层150的宽度，也就是说所述通道180的长度与所述光阻层160的宽度H相同(请参阅图16)。
请参阅图17，移除所述光阻层160的所述边缘区域164，经过上述图10至图15的各个步骤，形成了所述薄膜晶体管10的源极151及漏极152。
当所述半导体层包括所述沟道层及所述欧姆接触层时，则所述“步骤S106，图案化所述第二金属层150及所述半导体层140以定义源极及漏极”包括：图案化所述第二金属层150、所述欧姆接触层级所述沟道层以定义所述源极151及所述漏极152。
步骤S107，形成钝化层170。请参阅图18，所述钝化层170设置在未覆盖所述半导体层140的栅极绝缘层130、所述源极151、所述漏极152，以及位于所述源极151及所述漏极152之间的半导体层140上。
步骤S108，在所述钝化层170上对应所述源极151及所述漏极152开设第一贯孔171及第二贯孔172，请一并参阅图19。
步骤S109，对应所述第一贯孔171设置第一电极181，对应所述第二贯孔172设置第二电极182，所述第一电极181及所述第二电极182分别连接所述源极151及所述漏极152。请一并参阅图18，所述第一电极181通过所述第一贯孔171与所述源极151连接，所述第二电极182通过所述第二贯孔172于所述六级152连接。所述第一电极181及所述第二电极182分别作为TFT的所述源极151及所述漏极152的引脚，以便与其他元件电连接。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (10)
1.一种薄膜晶体管的制造方法，其特征在于，所述薄膜晶体管的制造方法包括：
提供一基板；
在所述基板的一个表面形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极；
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置；其中所述半导体层用于形成所述薄膜晶体管的源极和漏极之间导通或者断开的通道。
在所述第二金属层上形成光阻层，其中，光阻层包括第一部分及位于第一部分相对两边缘的第二部分，所述第一部分的宽度与所述第二金属层宽度相同并叠加于所述第二金属层上，所述第二部分由所述第一部分宽度方向的边缘延伸，进而所述光阻层的宽度大于所述第二金属层的宽度；
图案化所述光阻层，以露出所述第二金属层的边缘部分，其中图案化后的所述光阻层包括半透光区域及边缘区域；
图案化所述第二金属层及所述半导体层形成所述通道，以定义源极及漏极，其中所述通道的长度长于所述第二金属层的宽度。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述“在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层、半导体层及第二金属层，所述栅极绝缘层、所述半导体层及所述第二金属层依次层叠设置”步骤中包括：
在形成所述第一金属层的基板的表面及所述第一金属层上形成栅极绝缘层；
在所述栅极绝缘层上依次形成沟道层及欧姆接触层作为所述半导体层；
在所述欧姆接触层上形成所述第二金属层。
3.如权利要求2所述的薄膜晶体管的制造方法，其特征在于，所述步骤“图案化所述第二金属层及所述半导体层形成所述通道，以定义所述源极和漏极”包括：
图案化所述第二金属层；
移除所述半透光区域所覆盖的部分第二金属层、部分所述欧姆接触层及所述沟道层，以定义所述源极和漏极；
移除所述光阻层半透光区域。
4.如权利要求2所述的薄膜晶体管的制造方法，其特征在于，所述沟道层的材质为多晶硅，所述欧姆接触层的材质为n型重掺杂的非晶硅。
5.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述步骤“提供一基板”与所述步骤“在所述基板的一个表面的中部形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极”之间还包括步骤：
在所述基板上形成缓冲层；
所述步骤“在所述基板的一个表面的中部形成第一金属层，所述第一金属层为所述薄膜晶体管的栅极”具体为所述第一金属层通过所述缓冲层设置于所述基板的一个表面的中部。
6.如权利要求5所述的薄膜晶体管的制造方法，其特征在于，所述缓冲层的材质选自氧化硅层，氮化硅层，氮氧化硅层及其组合的其中之一。
7.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述第一金属层的材质选自铜、钨、铬、铝及其组合的其中之一，所述第二金属层的材质选自铜、钨、铬、铝及其组合的其中之一。
8.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述步骤“图案化所述第二金属层及所述半导体层形成所述通道，以定义源极及漏极”包括：
移除未覆盖有所述光阻层的所述第二金属层；
移除未覆盖有所述第二金属层的所述半导体层；
移除所述半透光区域所覆盖的部分第二金属层及部分半导体层，形成通道；
移除所述光阻层。
9.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述步骤“定义源极及漏极”之后，所述薄膜晶体管的制造方法还包括：
形成钝化层；
在所述钝化层对应所述源极及所述漏极开设第一贯孔及第二贯孔；
对应所述第一贯孔设置第一电极，对应所述第二贯孔设置第二电极，所述第一电极及所述第二电极分别连接所述源极及所述漏极。
10.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，在所述第二金属层上形成光阻层时，使所述光阻层的的第二部分宽度尺寸为大于0.5um。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410667352.2A CN104409350B (zh) | 2014-11-20 | 2014-11-20 | 薄膜晶体管的制造方法 |
| PCT/CN2014/092778 WO2016078134A1 (zh) | 2014-11-20 | 2014-12-02 | 薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410667352.2A CN104409350B (zh) | 2014-11-20 | 2014-11-20 | 薄膜晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104409350A true CN104409350A (zh) | 2015-03-11 |
| CN104409350B CN104409350B (zh) | 2017-07-25 |
Family
ID=52646967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410667352.2A Active CN104409350B (zh) | 2014-11-20 | 2014-11-20 | 薄膜晶体管的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104409350B (zh) |
| WO (1) | WO2016078134A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017008368A1 (zh) * | 2015-07-16 | 2017-01-19 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN107369715A (zh) * | 2017-07-13 | 2017-11-21 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管的制造方法 |
| CN111048525A (zh) * | 2019-11-27 | 2020-04-21 | Tcl华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN118039754A (zh) * | 2024-04-12 | 2024-05-14 | 江西兆驰半导体有限公司 | 一种倒装mini发光二极管芯片的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342432A (ja) * | 2003-05-15 | 2004-12-02 | Nec Corp | 有機ｅｌ表示装置 |
| CN101097382A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
| CN101409262A (zh) * | 2007-10-10 | 2009-04-15 | 中华映管股份有限公司 | 像素结构及其制造方法 |
| US8884284B2 (en) * | 2011-12-23 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1265446C (zh) * | 2003-01-09 | 2006-07-19 | 友达光电股份有限公司 | 一种薄膜晶体管的制作方法 |
| CN2622731Y (zh) * | 2003-04-11 | 2004-06-30 | 广辉电子股份有限公司 | 薄膜晶体管液晶显示器 |
| KR100667087B1 (ko) * | 2005-09-30 | 2007-01-11 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법 |
| CN101236932A (zh) * | 2008-03-07 | 2008-08-06 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板的制造方法 |
-
2014
- 2014-11-20 CN CN201410667352.2A patent/CN104409350B/zh active Active
- 2014-12-02 WO PCT/CN2014/092778 patent/WO2016078134A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342432A (ja) * | 2003-05-15 | 2004-12-02 | Nec Corp | 有機ｅｌ表示装置 |
| CN101097382A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 液晶显示器件的制造方法 |
| CN101409262A (zh) * | 2007-10-10 | 2009-04-15 | 中华映管股份有限公司 | 像素结构及其制造方法 |
| US8884284B2 (en) * | 2011-12-23 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017008368A1 (zh) * | 2015-07-16 | 2017-01-19 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN107369715A (zh) * | 2017-07-13 | 2017-11-21 | 南京中电熊猫平板显示科技有限公司 | 一种薄膜晶体管的制造方法 |
| CN111048525A (zh) * | 2019-11-27 | 2020-04-21 | Tcl华星光电技术有限公司 | 阵列基板的制备方法及阵列基板 |
| CN118039754A (zh) * | 2024-04-12 | 2024-05-14 | 江西兆驰半导体有限公司 | 一种倒装mini发光二极管芯片的制备方法 |
| CN118039754B (zh) * | 2024-04-12 | 2024-06-07 | 江西兆驰半导体有限公司 | 一种倒装mini发光二极管芯片的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104409350B (zh) | 2017-07-25 |
| WO2016078134A1 (zh) | 2016-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103646966B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
| US9741724B2 (en) | SRAM well-tie with an uninterrupted grated first poly and first contact patterns in a bit cell array | |
| KR100917654B1 (ko) | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 | |
| CN103309099B (zh) | 液晶显示器阵列基板及其制造方法 | |
| CN101750825B (zh) | 用于显示设备的阵列基板及其制造方法 | |
| CN101598876B (zh) | 用于液晶显示装置的阵列基板及其制造方法 | |
| US20130222726A1 (en) | Liquid crystal display device and method of fabricating the same | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| KR20080082253A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR102305495B1 (ko) | 박막 트랜지스터 기판 및 이의 제조방법 | |
| CN104460147A (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| CN100490124C (zh) | 制造显示设备的方法和形成图案的方法 | |
| CN104409350A (zh) | 薄膜晶体管的制造方法 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR20100005457A (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| TW201314748A (zh) | 邊緣電場切換型液晶顯示面板之陣列基板及其製作方法 | |
| CN104299913A (zh) | 薄膜晶体管的制造方法 | |
| JP5379418B2 (ja) | 半導体装置のテスト構造物 | |
| KR20150025490A (ko) | 표시패널 및 이의 제조방법 | |
| CN109524356B (zh) | 一种阵列基板的制造方法、阵列基板及显示面板 | |
| TWI545734B (zh) | 畫素結構與其製造方法 | |
| CN102593052B (zh) | 一种像素结构的制作方法 | |
| KR102285754B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조방법 | |
| CN112838052A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN100521166C (zh) | 显示元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |