CN106920753A - 薄膜晶体管及其制作方法、阵列基板和显示器 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示器 Download PDF

Info

Publication number
CN106920753A
CN106920753A CN201710277714.0A CN201710277714A CN106920753A CN 106920753 A CN106920753 A CN 106920753A CN 201710277714 A CN201710277714 A CN 201710277714A CN 106920753 A CN106920753 A CN 106920753A
Authority
CN
China
Prior art keywords
layer
drain electrode
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710277714.0A
Other languages
English (en)
Other versions
CN106920753B (zh
Inventor
温钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710277714.0A priority Critical patent/CN106920753B/zh
Publication of CN106920753A publication Critical patent/CN106920753A/zh
Application granted granted Critical
Publication of CN106920753B publication Critical patent/CN106920753B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜晶体管及其制作方法、阵列基板和显示器，该薄膜晶体管的制作方法，包括：提供基板；在所述基板上形成栅极层、栅绝缘层和有源层；在所述有源层上沉积金属层，采用含氟气体对所述金属层进行等离子体处理，对处理后的金属层进行刻蚀处理，分别形成源极层和所述漏极层，所述源极层和所述漏极层分别为单层结构。本发明提供的薄膜晶体管及其制作方法，提高了源漏电极的抗氧化性，源极层和漏极层由传统的上下各有一层保护层的三层结构，得到简化，减小了源漏电极与沟道的接触电阻，并且源极层和漏极层经过等离子体轰击之后，表面粗糙度得以提高，可以增强源极层和漏极层与光刻胶之间的粘附力，防止光刻胶的剥离，提高工艺的良率。

Description

薄膜晶体管及其制作方法、阵列基板和显示器
技术领域
本发明涉及显示装置技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板和显示器。
背景技术
TFT-LCD(薄膜晶体管液晶显示器)由于具备低功耗、轻薄易用、高亮度、高对比度和高响应速度等众多优点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。在TFT中，源漏极通常由电学性能优异的金属层构成。但由于金属层容易氧化的特性，制备源漏极一般采用三层结构，即在金属层的上下各添加一层保护层，以防止源漏极在TFT制备过程中发生氧化。上述方法虽然可以较好的避免金属层的氧化，但也会增大源漏极与有源区的接触电阻。并且会导致源漏极与光刻胶间的粘附力较差，易发生光刻胶剥离的现象。如何制备具有抗氧化性、且与光刻胶接触良好的源漏极薄膜是亟待解决的问题。
发明内容
鉴于现有技术中的上述问题，本发明的目的在于提供一种薄膜晶体管及其制作方法、阵列基板和显示器，提高源漏极的抗氧化性，并且能够避免源漏极与光刻胶的剥离。
为达上述目的，本发明采用以下技术方案。
本发明的实施例提供一种薄膜晶体管的制作方法，包括：提供基板；在所述基板上形成栅极层、栅绝缘层和有源层；在所述有源层上沉积金属层，采用含氟气体对所述金属层进行等离子体处理以提高表面粗糙度，对处理后的金属层进行刻蚀处理，分别形成源极层和漏极层。
其中，所述含氟气体的成分包括SiF4和N2。
其中，所述源极层和所述漏极层分别包括铜、铝、镁、银中的任意一种或其组合。
所述薄膜晶体管的制备方法还包括在形成所述源极层和漏极层之后沉积钝化绝缘层，并且对所述钝化绝缘层进行图案化，然后沉积像素电极层。
本发明的实施例提供一种薄膜晶体管，包括：基板；栅极层、栅绝缘层和有源层，形成在所述基板之上；源极层和漏极层，形成在所述有源层之上，其中，所述源极层和漏极层经过含氟气体的等离子体处理。
其中，所述含氟气体的成分包括SiF4和N2。
其中，所述源极层和所述漏极层分别包括铜、铝、镁、银中的任意一种或其组合。
所述的薄膜晶体管还包括形成在所述源极层和漏极层之上的钝化绝缘层和像素电极层。
本发明的实施例还提供一种阵列基板，包括如前所述的薄膜晶体管。
本发明还提供一种显示器，包括如前所述的阵列基板。
本发明提供的薄膜晶体管及其制作方法，提高了源漏电极的抗氧化性，源极层和漏极层由传统的上下各有一层保护层的三层结构，得到了简化，减小了源漏电极与沟道的接触电阻，并且源极层和漏极层经过等离子体轰击之后，表面粗糙度得以提高，可以增强源极层和漏极层与光刻胶之间的粘附力，防止光刻胶的剥离，提高工艺的良率。
附图说明
图1示出根据实施例的制作薄膜晶体管的流程图。
图2示出根据实施例的处理之前的源漏极金属层的结构示意图。
图3示出采用含氟气体对源漏金属层进行等离子体处理的工艺图。
图4示出根据实施例的处理之后的源漏极金属层的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
本实施例提供一种薄膜晶体管的制作方法。图1示出根据实施例的制作薄膜晶体管的流程图。
根据本实施例的制作薄膜晶体管的方法包括如下步骤。
在步骤S101中，提供基板，选取一张基板并清洗干净。
在步骤S102中，在所述基板上通过沉积、曝光、显影、刻蚀等工艺制作出栅极层、栅绝缘层和有源层。
接下来，在步骤S103，沉积金属层1，得到的结构如图2所示。图2示出处理之前的源漏极金属层的结构示意图。这里的金属层1即后继要形成的源极层和漏极层，可以包括铜、铝、镁、银中的任意一种或其组合，由于这些金属具有优良的导电性能，所以能够为薄膜晶体管提供优异的电接触性能，但这些金属容易氧化。
为解决此问题，在步骤S104中，采用含氟气体对金属层1进行等离子体处理，含氟气体主要包括SiF4气体和氮气。
图3示出采用含氟气体对源漏金属层进行等离子体处理的工艺图。如图3所示，采用SiF4气体和氮气对金属层1进行等离子体处理，在处理过程中，SiF4气体和氮气被等离子体化会产生含氟基团，这些含氟基团的氧化性比氧更强，在这些含氟基团存在的情况下，金属不会与空气中的氧反应，含氟基团相当于在金属表面上形成了保护膜，阻挡了金属与空气中的氧发生反应，从而提高了金属的抗氧化性能。
传统的源极层和漏极层的上下各有一层保护层，为三层结构，在本实施例中，金属层经过了含氟气体的等离子体处理，增强了抗氧化性能，源极层和漏极层上部和下部不再需要保护层，源极层和漏极层的结构能够得以简化。
此外，如图4所示，经过等离子体的轰击之后，金属层1的表面粗糙度提高，这样可以增强金属层与后继工艺过程中的光刻胶之间的粘附力，防止光刻胶剥离的现象发生。
然后，在步骤S105中对经过上述处理后的金属层进行刻蚀等处理，分别形成源极层和漏极层。
最后，在形成所述源极层和漏极层之后沉积钝化绝缘层，并且对钝化绝缘层进行图案化，钝化绝缘层的主要成分是二氧化硅，然后再沉积氧化铟锡(ITO)膜层，并且进行图案化，以形成像素电极层。
在本实施例中，采用含氟气体对金属层也就是源极层和漏极层进行等离子体处理，提高了源漏电极的抗氧化性，源极层和漏极层由传统的上下各有一层保护层的三层结构，得到简化，减小了源漏电极与沟道的接触电阻，并且源极层和漏极层经过等离子体轰击之后，表面粗糙度得以提高，可以增强源极层和漏极层与光刻胶之间的粘附力，防止光刻胶的剥离，提高工艺的良率。
实施例二
本实施例提供一种薄膜晶体管。
根据本实施例的薄膜晶体管包括：基板；栅极层、栅绝缘层和有源层，形成在所述基板之上；源极层和漏极层，形成在所述有源层之上，其中，所述源极层和漏极层通过对有源层上沉积的金属层进行刻蚀处理而形成。所述金属层也就是所述源极层和漏极层分别包括铜、铝、镁、银中的任意一种或其组合。
在对金属层进行刻蚀处理之前，先对金属层进行抗氧化处理，也就是采用含氟气体对金属层进行等离子体处理。所述含氟气体的成分包括SiF4气体和氮气，经过处理之后，在金属层表面形成抗氧化保护膜，提高了金属层也就是源极层和漏极层的抗氧化性，其原理在实施例一中已经描述，在此不再重复描述。
所述源极层和漏极层经过含氟气体的等离子体处理之后，抗氧化性能得到提高，不需要传统结构中，在源极层和漏极层的上部和下部分别设置的保护层。这样，源极层和漏极层的结构能够得到简化。源极层和漏极层的结构简化能够减少源极层和漏极层与沟道的接触电阻。而且源极层和漏极层在经过等离子体轰击之后，表面的粗糙度得以提高，在后继的工艺过程中，源极层和漏极层与光刻胶之间的粘附力得以增强，提高了工艺的良率。
根据本实施例的薄膜晶体管还包括形成在所述源极层和漏极层之上的钝化绝缘层和像素电极层，所述钝化绝缘层的主要成分为二氧化硅，所述像素电极层的主要成分为氧化铟锡(ITO)。
本发明的实施例还提供一种阵列基板，包括如前所述的薄膜晶体管，以及一种液晶显示器，包括所述的阵列基板。
注意，上述仅为本发明的较佳实施例及所运用技术的原理。本领域技术人员应当理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求决定。

Claims (10)

1.一种薄膜晶体管的制备方法，包括：
提供基板；
在所述基板上形成栅极层、栅绝缘层和有源层；
在所述有源层上沉积金属层，采用含氟气体对所述金属层进行等离子体处理以提高表面的粗糙度，对处理后的所述金属层进行刻蚀处理，分别形成源极层和漏极层。
2.如权利要求1所述的薄膜晶体管的制备方法，其中，所述含氟气体的成分包括SiF4和N2。
3.如权利要求1所述的薄膜晶体管的制备方法，其中，所述源极层和所述漏极层分别包括铜、铝、镁、银中的任意一种或其组合。
4.如权利要求1所述的薄膜晶体管的制备方法，还包括在形成所述源极层和漏极层之后沉积钝化绝缘层，并且对所述钝化绝缘层进行图案化，然后沉积像素电极层。
5.一种薄膜晶体管，包括：
基板；
栅极层、栅绝缘层和有源层，形成在所述基板之上；
源极层和漏极层，形成在所述有源层之上，其中，所述源极层和漏极层经过含氟气体的等离子体处理。
6.如权利要求5所述的薄膜晶体管，其中，所述含氟气体的成分包括SiF4和N2。
7.如权利要求5所述的薄膜晶体管，其中，所述源极层和所述漏极层分别包括铜、铝、镁、银中的任意一种或其组合。
8.如权利要求5所述的薄膜晶体管，还包括形成在所述源极层和漏极层之上的钝化绝缘层和像素电极层。
9.一种阵列基板，包括如权利要求5-8中任一所述的薄膜晶体管。
10.一种显示器，包括如权利要求9所述的阵列基板。
CN201710277714.0A 2017-04-25 2017-04-25 薄膜晶体管及其制作方法、阵列基板和显示器 Expired - Fee Related CN106920753B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710277714.0A CN106920753B (zh) 2017-04-25 2017-04-25 薄膜晶体管及其制作方法、阵列基板和显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710277714.0A CN106920753B (zh) 2017-04-25 2017-04-25 薄膜晶体管及其制作方法、阵列基板和显示器

Publications (2)

Publication Number Publication Date
CN106920753A true CN106920753A (zh) 2017-07-04
CN106920753B CN106920753B (zh) 2020-04-03

Family

ID=59567369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710277714.0A Expired - Fee Related CN106920753B (zh) 2017-04-25 2017-04-25 薄膜晶体管及其制作方法、阵列基板和显示器

Country Status (1)

Country Link
CN (1) CN106920753B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727911A (zh) * 2018-12-10 2019-05-07 昆山龙腾光电有限公司 薄膜晶体管阵列基板制造方法
CN110335849A (zh) * 2019-06-25 2019-10-15 深圳市华星光电半导体显示技术有限公司 显示装置、阵列基板及其制作方法
CN112002754A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法与显示面板
CN117766198A (zh) * 2023-12-21 2024-03-26 深圳微灵医疗科技有限公司 柔性电极的制作方法、柔性电极及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954413A (zh) * 2004-05-20 2007-04-25 Psk有限公司 清洗衬底表面的方法
CN203423187U (zh) * 2013-04-10 2014-02-05 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板以及显示装置
CN106257618A (zh) * 2015-06-19 2016-12-28 东京毅力科创株式会社 使用等离子体的成膜方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1954413A (zh) * 2004-05-20 2007-04-25 Psk有限公司 清洗衬底表面的方法
CN203423187U (zh) * 2013-04-10 2014-02-05 合肥京东方光电科技有限公司 薄膜晶体管、阵列基板以及显示装置
CN106257618A (zh) * 2015-06-19 2016-12-28 东京毅力科创株式会社 使用等离子体的成膜方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109727911A (zh) * 2018-12-10 2019-05-07 昆山龙腾光电有限公司 薄膜晶体管阵列基板制造方法
CN110335849A (zh) * 2019-06-25 2019-10-15 深圳市华星光电半导体显示技术有限公司 显示装置、阵列基板及其制作方法
CN110335849B (zh) * 2019-06-25 2021-11-02 深圳市华星光电半导体显示技术有限公司 显示装置、阵列基板及其制作方法
CN112002754A (zh) * 2020-08-11 2020-11-27 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法与显示面板
CN117766198A (zh) * 2023-12-21 2024-03-26 深圳微灵医疗科技有限公司 柔性电极的制作方法、柔性电极及可读存储介质

Also Published As

Publication number Publication date
CN106920753B (zh) 2020-04-03

Similar Documents

Publication Publication Date Title
CN107481934B (zh) 一种薄膜晶体管的制作方法
CN102646632B (zh) 阵列基板及其制作方法和显示装置
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN103715137A (zh) 阵列基板及其制造方法、显示装置
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
CN107464820A (zh) Esl型tft基板及其制作方法
US20160284741A1 (en) Array substrate fabricating method
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US20200343329A1 (en) Array substrate, manufacturing method therefor, and display device
CN107369715A (zh) 一种薄膜晶体管的制造方法
CN106887379A (zh) 一种半透掩膜构图方法及阵列基板、显示装置
CN107799466A (zh) Tft基板及其制作方法
WO2020232964A1 (zh) 一种薄膜晶体管基板的制备方法
CN105140234B (zh) 阵列基板及其制造方法、显示装置
US9508762B2 (en) Array substrate, method of manufacturing array substrate and display device
WO2020140750A1 (zh) 薄膜晶体管、薄膜晶体管的制作方法以及显示装置
CN104617049B (zh) 一种阵列基板及其制作方法、显示装置
WO2017012292A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
CN106340543A (zh) 薄膜晶体管、阵列基板极其制造方法和显示面板
CN208738252U (zh) 像素结构以及阵列基板
CN103928397B (zh) 一种tft阵列基板及其制备方法和显示装置
WO2016201610A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示面板和显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200403

CF01 Termination of patent right due to non-payment of annual fee