CN106206428A - 阵列基板及其制作方法、显示面板 - Google Patents
阵列基板及其制作方法、显示面板 Download PDFInfo
- Publication number
- CN106206428A CN106206428A CN201610801182.1A CN201610801182A CN106206428A CN 106206428 A CN106206428 A CN 106206428A CN 201610801182 A CN201610801182 A CN 201610801182A CN 106206428 A CN106206428 A CN 106206428A
- Authority
- CN
- China
- Prior art keywords
- layer
- drain electrode
- source
- substrate
- semiconductor component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 238000000034 method Methods 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 claims abstract description 33
- 239000012212 insulator Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 238000003384 imaging method Methods 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 3
- 208000034699 Vitreous floaters Diseases 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- NJWNEWQMQCGRDO-UHFFFAOYSA-N indium zinc Chemical compound [Zn].[In] NJWNEWQMQCGRDO-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000011161 development Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NCMAYWHYXSWFGB-UHFFFAOYSA-N [Si].[N+][O-] Chemical group [Si].[N+][O-] NCMAYWHYXSWFGB-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种阵列基板及其制作方法、显示面板，所述阵列基板的制作方法包括：在基板上形成栅金属层，并利用第一掩膜板曝光显影形成栅极层；在栅极层上形成覆盖其的栅极绝缘层；在栅极绝缘层上形成半导体层，并利用栅极层或第一掩膜板曝光显影形成半导体子层；在半导体子层上形成刻蚀阻挡层；在刻蚀阻挡层和半导体子层上形成源漏金属层，图案化源漏金属层和半导体子层，形成源漏极层和有源层。上述阵列基板的制作方法可以利用栅极层或第一掩膜板，以及源漏极层制作有源层，无需引入新的掩膜板，从而减少了阵列基板制作过程中使用掩膜板的数目，降低了生产成本。
Description
技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板及其制作方法、包括该阵列基板的显示面板。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜晶体管液晶显示)具有亮度高、功耗低、寿命长等优点，发展多年来受到人们的广泛关注。特别是随着LCD在生活中的影响越来越大，市场需求份额激增，因此，如何降低LCD的生产成本成为发展的重点和研发的热点。
在TFT-LCD工艺中，阵列基板制作最为复杂。一般来说，TFT-LCD阵列基板主要可以包括：基板，栅电极，栅电极绝缘层，有源层，刻蚀阻挡层，源漏极层等。阵列基板的制作通常利用掩膜板曝光显影，进而刻蚀出每一层需要的图案。在现有技术中，制备阵列基板需要多次利用掩膜板，而利用掩膜板制备阵列基板的成本和复杂度都很高，并且利用掩膜板的次数越多其制造成本就会越高，且产品质量越难保证。
发明内容
鉴于现有技术中的上述缺陷，本申请实施例提供一种阵列基板及其制作方法以及包括该阵列基板的显示面板，来解决以上背景技术部分提到的技术问题。
为了实现上述目的，第一方面，本申请实施例提供了一种阵列基板的制作方法，包括在基板上形成栅金属层，并利用第一掩膜板曝光显影形成栅极层；在上述栅极层上形成覆盖该栅极层的栅极绝缘层；在该栅极绝缘层上形成半导体层，并利用上述栅极层或上述第一掩膜板曝光显影形成半导体子层；在半导体子层上形成刻蚀阻挡层；在刻蚀阻挡层和半导体子层上形成源漏金属层，图案化该源漏金属层和该半导体子层，形成源漏极层和有源层；其中，上述源漏极层包括沿第一方向排列的源极和漏极；在第一方向上。上述源极远离漏极的边缘向上述基板的正投影和上述漏极远离源极的边缘向上述基板的正投影之间的距离与上述有源层向上述基板正投影图形的长度相等。
第二方面，本申请实施例还提供了一种阵列基板，包括：基板；设置在上述基板上的栅极层，以及覆盖在该栅极层上的栅极绝缘层；设置在上述栅极层绝缘层上的有源层；设置在上述有源层上的刻蚀阻挡层；以及设置在上述刻蚀阻挡层和上述有源层上的源漏极层，源漏极层包括沿第一方向排列的源极和漏极；在所述第一方向上，所述源极远离所述漏极的边缘向所述基板的正投影和所述漏极远离所述源极的边缘向所述基板的正投影之间的距离与所述有源层向所述基板正投影图形的长度相等。
第三方面，本申请实施例还提供了一种显示面板，包括上述阵列基板。
本申请实施例提供的阵列基板的制作方法，首先利用第一掩膜板在基板形成栅极层，之后在该栅极层上形成覆盖其上的栅极绝缘层，以及覆盖在所述栅极绝缘层上的半导体层，而后利用栅极层或第一掩膜板曝光显影形成与栅极层形状相同的半导体子层，最后图案化源漏极金属层和半导体层，形成源漏极层和有源层，从而实现了利用栅极层或第一掩膜板，以及源漏极层制作有源层，无需引入新的掩膜板，减少了阵列基板制作过程中使用掩膜板的数目，降低了生产成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出了本申请的阵列基板的制作方法的一个实施例的流程图；
图2A示出了本申请的阵列基板的制作方法中栅极层形成工艺的平面结构示意图；
图2B示出了沿图2A的虚线m1截取的截面结构示意图；
图3A示出了本申请的阵列基板的制作方法中栅极绝缘层形成工艺的平面结构示意图；
图3B示出了沿图3A的虚线m2截取的截面结构示意图；
图4A示出了本申请的阵列基板的制作方法中半导体子层形成工艺的平面结构示意图；
图4B示出了沿图4A的虚线m3截取的截面结构示意图；
图4C示出了本申请的阵列基板的制作方法中形成半导体子层的一种曝光工艺的截面图；
图5A示出了本申请的阵列基板的制作方法中刻蚀阻挡层形成工艺的平面结构示意图；
图5B示出了沿图5A的虚线m4截取的截面结构示意图；
图6A示出了本申请的阵列基板的制作方法中源漏极层和有源层形成工艺的平面结构示意图；
图6B示出了沿图6A的虚线m5截取的截面结构示意图。
具体实施方式
下面结合附图和实施例对本申请的原理和特征作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，其为本申请的阵列基板的制作方法的一个实施例的流程图100。如图所示，本申请的阵列基板的制作方法，包括如下步骤：
步骤101，在基板上形成栅金属层，并利用第一掩膜板曝光显影形成栅极层。
在本实施例中，首先可以设置用于制作阵列基板的基板，该基板可以为玻璃基板等。之后可以在该基板上利用溅射(sputter)等工艺形成栅极金属层。而后利用预先设置的第一掩膜板对上述栅极金属层进行曝光显影处理，最后刻蚀上述曝光显影后的栅极金属层形成栅极层图案。
需要说明的是，上述阵列基板中的栅极层等形成过程可以包括金属层成膜、涂布光刻胶、曝光、显影、刻蚀、剥离光刻胶等一系列的工序。因涂布光刻胶、剥离光刻胶等工艺为本领域的常规手段，因此本申请在描述阵列基板制作过程时，不对涂布光刻胶、剥离光刻胶等过程进行具体的描述。本领域技术人员可以理解，未描述相关过程并不意味各实施例不存在或省略相关步骤。
步骤102，在栅极层上形成覆盖该栅极层的栅极绝缘层。
在本实施例中，上述阵列基板还包括栅极绝缘层，形成该栅极绝缘层的材料可以为硅氮化物(SiNx)、硅氧化物(SiOx)等。栅极绝缘层可以设置在上述栅极层上，包括一层绝缘层或多层绝缘层。这里，可以采用化学沉积等方法形成上述栅极绝缘层，例如，在一定的压力和温度的条件下，由气体SiH4和N2O按一定的比例共同沉积而成。
步骤103，在栅极绝缘层上形成半导体层，并利用栅极层或第一掩膜板曝光显影形成半导体子层。
在本实施例中，首先可以形成覆盖在上述栅极绝缘层上半导体层，之后可以利用上述第一掩膜板或者上述栅极的形状，制备与上述栅极形状相同的半导体子层。
在本实施例的一些可选的实现方式中，可以利用上述栅极图案，在上述基板背离栅极层的一侧照射，光经过基板，其中的一部分光被上述栅极阻挡未照射到半导体层上，而另一部分光照射到上述半导体层，完成半导体层的背面曝光，而后对曝光后的半导体层进行显影和刻蚀，形成与上述栅极形状相同的半导体子层。
在本实施例的一些可选的实现方式中，还可以利用上述第一掩膜板对上述半导体层进行曝光显影处理，最后刻蚀上述曝光显影后的半导体层形成与上述栅极形状相同的半导体子层。需要说明的是，若利用第一掩膜板制备上述半导体子层，则需要对第一掩膜板做对齐处理，以使形成的半导体子层可以位于上述栅极层上。
在本实施例的一些可选的实现方式中，上述半导体子层向上述基板的正投影可以位于上述栅极层向上述基板的正投影内。也就是，上述半导体子层的大小可以小于上述栅极层的大小。具体地，上述半导体子层向基板正投影图形的边缘与上述栅极层向基板正投影的图形的边缘之间存在距离a，且满足a≥1μm。这里，可以通过控制曝光、刻蚀等工艺，使得上述栅极层的大小大于半导体子层的大小，例如，控制上述半导体子层的刻蚀时间大于上述栅极层的刻蚀时间，可以使得栅极层的大小大于半导体子层的大小。
在本实施例的一些可选的实现方式中，用于形成上述半导体层的半导体材料可以为半导体氧化物，例如非晶相铟镓锌氧化物、氧化铟锌、氧化锌锡等。
步骤104，在半导体子层上形成刻蚀阻挡层。
在本实施例中，基于步骤103形成的半导体子层，可以在该半导体子层上沉积一层保护膜层，如SiNx。之后利用于预设的掩膜板曝光显影，刻蚀上述保护膜层，形成预设形状的刻蚀阻挡层。上述刻蚀阻挡层可以用于保护与源漏极层的沟道区域相对应的的半导体不被刻蚀。
步骤105，在刻蚀阻挡层和半导体子层上形成源漏金属层，图案化源漏金属层和半导体子层，形成源漏极层和有源层。
在本实施例中，可以形成覆盖在上述刻蚀阻挡层和半导体子层上的源漏金属层。之后可以图案化该源漏金属层，形成预设形状的源漏极层。最后根据形成的源漏极层图案化上述半导体子层，可以形成上述有源层。需要说明的是，上述源漏极层可以包括沿第一方向排列的源极和漏极，且该源极和漏极之间可以形成有沟道区。上述源极远离漏极的边缘向上述基板的正投影和上述漏极远离源极的边缘向上述基板的正投影之间的距离与上述有源层向上述基板正投影图形的长度相等。
具体地，可以利用第二掩膜板对上述源漏极金属层进行曝光显影处理，之后刻蚀上述曝光显影后的源漏极金属层形成源漏极层。而后可以利用上述源漏金属层中的源极和漏极的形状，刻蚀上述半导体子层中不与上述刻蚀阻挡层、源极和漏极相接触的区域，可以形成上述有源层。并且上述有源层沿第一方向的长度可以大于上述刻蚀阻挡层沿第一方向的长度，使得上述源极和漏极可以与上述有源层电连接。
综上所述，上述有源层的形成过程可以如下：首先可以形成半导体层，之后可以利用上述第一掩膜板或栅极层图案形成半导体子层，最后可以利用上述源漏极层的形状形成上述有源层，该有源层沿第一方向的长度可以等于源漏极层中源极远离漏极的边缘和漏极远离源极的边缘之间沿第一方向的距离。由此可见，本申请在形成有源层时，可以重复利用栅极层的第一掩膜板或者利用栅极层作为掩膜，这可以减少阵列基板形成过程中需要掩膜板的数目，降低生产成本。
下面结合本申请的阵列基板的制作方法的各中间态的平面结构示意图和各中间态的截面结构示意图来具体描述阵列基板的制作工艺流程。
在本实施例中，预先设置阵列基板中的基板201，之后通过溅射等工艺在上述基板201上形成栅极金属层，而后利用第一掩膜板对栅极金属层曝光显影，刻蚀出如图2A所示的栅极层202，图2A为本申请阵列基板的制作方法中栅极层形成工艺的平面结构示意图。该栅极层202与基板201之间的位置关系可以如图2B所示，图2B为沿图2A的虚线m1的截面结构示意图。形成上述栅极层202的材料可以为钼(Mo)、钛(Ti)、铬(Cr)、铝(Al)、铝钕(AlNd)或其组合(即两种以上上述材料的组合)。
在本实施例中，在上述栅极层202上继续形成栅极绝缘层203，如图3A所示，其为本申请阵列基板的制作方法中栅极绝缘层形成工艺的平面结构示意图。图中栅极绝缘层203的数目仅为示例性的，在实际情况中栅极绝缘层203可以包括一层绝缘层或多层绝缘层，本领域技术人员可以根据实际的需要设置上述栅极绝缘层203包括的绝缘层的数目。例如，上述栅极绝缘层203可以包括第一绝缘层和第二绝缘层，其中第一绝缘层与上述栅极层202和基板201接触，形成该第一绝缘层的材料可以为硅氮氧化物等，第二绝缘层形成在上述第一绝缘层之上，可以与阵列基板中的有源层连接，形成该第二绝缘层的材料可以为硅氧化物等，该第二绝缘层可以防止上述有源层与第一绝缘层之间发生反应。上述栅极绝缘层203与栅极层202、基板201之间的位置关系可以如图3B所示，图3B为沿图3A的虚线m2的截面结构示意图。
在本实施例中，可以在上述栅极绝缘层203上覆盖一用于形成有源层的半导体层，而后可以重复利用上述第一掩膜板对半导体层曝光显影，刻蚀出如图4A所示的半导体子层204，图4A为本申请的阵列基板的制作方法中半导体子层形成工艺的平面结构示意图。如图所示，该半导体子层204向基板201的正投影可以位于上述栅极层202向基板201的正投影内，具体地，上述半导体子层204向基板201的正投影的图形的边缘与栅极层向基板201正投影的图形的边缘之间存在距离a，如图4A所示，且满足a≥1μm。这可以使得最后制成阵列基板中的有源层向基板201的正投影位于上述栅极层202向基板的正投影内，且有源层向基板201的正投影的图形的边缘与栅极层向基板201正投影的图形的边缘之间存在的距离大于等于1μm，此种结构可以在光照时减小电子空穴对产生的概率，减小阵列基板中产生的光漏电流。上述半导体子层204、栅极绝缘层203、栅极层202以及基板201之间的位置关系可以如图4B所示，图4B为沿图4A的虚线m3的截面结构示意图。
或者，上述栅极层202向基板201的正投影可以位于上述半导体子层204向基板201的正投影内，这可以使得最后制作的阵列基板中的有源层向基板201的正投影的图形存在边位于上述半导体子层204向基板201的正投影外，此种结构可以减小阵列基板中产生的空穴漏电流。可以理解的是，本领域的技术人员可以根据实际的情况，设置上述半导体子层204的大小，例如上述半导体子层204向基板201的正投影的图形的边缘与栅极层向基板201正投影的图形的边缘之间存在的距离可以大于或等于1μm，这里不做唯一的限定。
需要说明的是，这里还可以利用栅极层202代替上述第一掩膜板对上述半导体层进行掩膜曝光显影，如图4C所示，其为本申请的阵列基板的制作方法中形成半导体子层的一种曝光工艺的截面图。具体地，上述半导体层设置在基板201上，从上述基板201背离栅极层的一侧照射紫外线等光，如图4C所示，使得上述半导体层中不被栅极层202覆盖的部分暴露于光，而被栅极层202覆盖的部分不暴露于光，刻蚀出如图4B所示的半导体子层204。由此可见，该方法不需要引入掩膜板，即可以形成半导体子层204。
在本实施例中，可以在上述半导体子层204上形成刻蚀阻挡层205，如图5A所示，其为本申请的阵列基板的制作方法中刻蚀阻挡层形成工艺的平面结构示意图。形成该刻蚀阻挡层205的材料可以为例如硅氧化物等绝缘材料，以确保该刻蚀阻挡层205覆盖的半导体子层204不被刻蚀，且该刻蚀阻挡层205也不易与半导体材料发生化学反应。上述刻蚀阻挡层205与半导体子层204等之间的位置关系可以如图5B所示，图5B为沿图5A的虚线m4的截面结构示意图。
在本实施例中，可以在上述半导体子层204上覆盖源漏金属层，而后利用第二掩膜板对上述源漏金属层曝光显影，刻蚀出如图6A所示的源漏极层206，该源漏极层206可以包括源极2061和漏极2062，并且源极2061和漏极2062之间形成有沟道区域，图6A为本申请的阵列基板的制作方法中源漏极层和有源层形成工艺的平面结构示意图。而后刻蚀上述半导体子层204中不被上述源漏极层206和上述刻蚀阻挡层205覆盖的区域，形成有源层207，如图6A所示。上述有源层207向基板201的正投影位于上述栅极层202向上述基板201的正投影内块，具体地，上述有源层207向上述基板的正投影图形的边缘与上述栅极层202向上述基板201正投影图形的边缘之间的距离b可以满足b≥1μm，如图6A所示。需要说明的是，上述源漏极层206中源极2061远离漏极2062的边缘向基板201的正投影和漏极2062远离源极2062的边缘向基板201的正投影之间沿第一方向的距离与上述有源层207向基板201的正投影沿第一方向的长度可以相等，如图6A所示。上述源漏极层206、有源层207与阵列基板中其余各层之间的位置关系可以如图6B所示，图6B为沿图6A的虚线m5的截面结构示意图。
需要说明的是，源漏极层和有源层的材料等不同，制作工艺上会存在一定的差异，很难保证上述源极2061远离漏极2062的边缘向基板201的正投影和漏极2062远离源极2061的边缘向基板201的正投影之间沿第一方向的距离与上述有源层207沿第一方向的长度绝对地相等。因此，当上述漏极层206沿第一方向的长度与上述有源层207沿第一方向的长度在误差允许的范围内相等时，即可以认为上述漏极层206沿第一方向的长度与上述有源层207沿第一方向的长度相等。本领域的技术人员可以根据实际情况设置上述的误差范围。
通常，上述栅极层202中可以包括栅极，以及与栅极电连接的栅极线，上述源漏极层206中还可以包括与上述源极2061电连接的数据线。上述源漏极层206中的漏极2062可以与像素电极电连接，该像素电极与上述漏极2062可以设置在不同层，像素电极可以通过通孔与上述漏极2062电连接。。
可以理解的是，在上述阵列基板的制作过程中采用的刻蚀工艺可以是湿法刻蚀或者干法刻蚀。当采用湿法刻蚀时，可以针对阵列基板中形成各层的材料等的不同，采用不同的刻蚀液。当采用干法刻蚀时，可以针对阵列基板中形成各层的材料的不同，采用不同的刻蚀气体。本领域的技术人员可以理解，针对上述阵列基板种形成各层结构的材料等的不同，可以选择不同的刻蚀液或刻蚀气体，这里不再赘述。
综上所述，本申请提供的阵列基板的制作方法，可以通过利用形成栅极层202的第一掩膜板制备与该栅极层202形状相同的半导体子层204，还可以通过利用栅极层202的图案在基板201背部曝光的方式形成与上述栅极层202形状相同的半导体子层204，而后可以利用源漏极层206，刻蚀上述半导体子层204可以形成有源层207，该有源层207向基板201的正投影沿第一方向的长度等于上述源极2061远离上述漏极2062的边缘向基板的正投影和上述漏极2062远离源极2061的边缘向基板的正投影之间沿第一方向的距离。
此外，本申请还提供了一种阵列基板，这里可以采用上述实施例提供的阵列基板的制作方法制备该阵列基板，其结构如图6A和图6B所示。
在本实施例中，上述阵列基板至少可以包括基板201、栅极层202、栅极绝缘层203、有源层207、刻蚀阻挡层205、源漏极层206。并且上述栅极层202可以设置在上述基板201上，栅极绝缘层203覆盖上述栅极层202，上述有源层207可以设置在上述栅极绝缘层203上，刻蚀阻挡层205可以设置在上述有源层207上。上述源漏极层206可以设置在刻蚀阻挡层205和有源层207上，该源漏极层206可以包括源极2061和漏极2062，并且该源极2061和漏极2062沿第一方向排列，如图6A或6B所示。需要说明的是，上述源极2061和漏极2062中的至少部分区域可以与上述有源层207相接触，以使上述源极2061、漏极2062可以与上述有源层207电连接。上述源漏极层206中的源极2061远离漏极2062的边缘向基板201的正投影和漏极2062远离源极2061的边缘向基板201的正投影沿第一方向的距离可以等于上述有源层207向基板201的正投影的图形沿第一方向的长度。
在本实施例的一些可选的实现方式中，上述有源层207向基板201的正投影可以位于上述栅极层202向基板201的正投影内。进一步的，上述有源层207向基板201正投影的图形的边缘与上述栅极层202向基板201正投影图形的边缘之间的距离b可以满足b≥1μm，如图6A所示。
在本实施例的一些可选的实现方式中，上述有源层207沿第一方向的长度可以大于上述刻蚀阻挡层205沿第一方向的长度，以使上述源漏极层206中的源极2061和漏极2062可以与上述有源层207电连接，如图6A或6B所示。这里，形成上述有源层207的半导体材料可以为半导体氧化物，例如非晶相铟镓锌氧化物、氧化铟锌、氧化锌锡等。
通常，在阵列基板中，上述栅极层202可以包括栅极，以及与栅极电连接的栅极线，上述源漏极层206中还可以包括与上述源极2061电连接的数据线。上述源漏极层206中的漏极2062可以与像素电极电连接，该像素电极与上述漏极2062可以设置在不同层，像素电极可以通过通孔与上述漏极2062电连接。上述栅极线可以接收扫描线号，该扫描信号可以控制上述数据线将其所接收的数据信号写入上述像素电极。
最后，本申请实施例还提供一种显示面板，包括上述实施例中的阵列基板。上述显示面板中阵列基板的具体结构和原理与上述实施例相同，这里不再赘述。需要说明的是，该显示面板可以使用在液晶电视、液晶显示器等显示装置中。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (14)
1.一种阵列基板的制作方法，其特征在于，包括：
在基板上形成栅金属层，并利用第一掩膜板曝光显影形成栅极层；
在所述栅极层上形成覆盖所述栅极层的栅极绝缘层；
在所述栅极绝缘层上形成半导体层，并利用所述栅极层或所述第一掩膜板曝光显影形成半导体子层；
在所述半导体子层上形成刻蚀阻挡层；
在所述刻蚀阻挡层和所述半导体子层上形成源漏金属层，图案化所述源漏金属层和所述半导体子层，形成源漏极层和有源层；
其中，所述源漏极层包括沿第一方向排列的源极和漏极；
在所述第一方向上，所述源极远离所述漏极的边缘向所述基板的正投影和所述漏极远离所述源极的边缘向所述基板的正投影之间的距离与所述有源层向所述基板正投影图形的长度相等。
2.根据权利要求1所述的方法，其特征在于，在所述刻蚀阻挡层和半导体子层上形成源漏金属层，图案化所述源漏金属层和所述半导体子层，形成源漏极层和有源层的步骤包括：
利用第二掩膜板曝光显影，通过刻蚀工艺刻蚀所述源漏极金属层，形成所述源漏极层；
刻蚀所述半导体子层中的不与所述刻蚀阻挡层接触且不与所述源漏极层相接触的区域，形成所述有源层。
3.根据权利要2所述的方法，其特征在于，所述有源层沿所述第一方向的长度大于所述刻蚀阻挡层沿所述第一方向的长度，所述源极和所述漏极与所述有源层电连接。
4.根据权利要求1所述的方法，其特征在于，所述利用所述栅极层或所述第一掩膜板曝光显影形成半导体子层，包括：
从所述基板背离所述栅极层的一侧照射，利用所述栅极层为掩膜曝光显影，形成与所述栅极层对应的所述半导体子层。
5.根据权利要求1所述的方法，其特征在于，所述利用所述栅极层或所述第一掩膜板曝光显影形成半导体子层，包括：
利用所述第一掩膜板曝光显影，形成与所述栅极层对应的所述半导体子层。
6.根据权利要求4或5所述的方法，其特征在于，所述半导体子层向所述基板的正投影位于所述栅极层向所述基板的正投影内。
7.根据权利要求6所述的方法，其特征在于，所述半导体子层向所述基板正投影的图形的边缘与所述栅极层向所述基板正投影的图形的边缘之间的距离为a，且满足a≥1μm。
8.根据权利要求4或5所述的方法，其特征在于，所述栅极层向所述基板的正投影位于所述半导体子层向所述基板的正投影内。
9.根据权利要求1所述的方法，其特征在于，所述半导体包括：非晶相铟镓锌氧化物、氧化铟锌或氧化锌锡。
10.一种阵列基板，其特征在于，包括：
基板；
设置在所述基板上的栅极层，以及覆盖在所述栅极层上的栅极绝缘层；
设置在所述栅极绝缘层上的有源层；
设置在所述有源层上的刻蚀阻挡层；以及
设置在所述刻蚀阻挡层和所述有源层上的源漏极层，所述源漏极层包括沿第一方向排列的源极和漏极；
在所述第一方向上，所述源极远离所述漏极的边缘向所述基板的正投影和所述漏极远离所述源极的边缘向所述基板的正投影之间的距离与所述有源层向所述基板正投影图形的长度相等。
11.根据权利要求10所述的阵列基板，其特征在于，所述有源层向所述基板的正投影位于所述栅极层向所述基板的正投影内；
所述有源层向所述基板正投影图形的边缘与所述栅极层向所述基板正投影图形的边缘之间的距离为b，且满足b≥1μm。
12.根据权利要求11所述的阵列基板，其特征在于，所述有源层沿所述第一方向的长度大于所述刻蚀阻挡层沿所述第一方向的长度，所述源极和所述漏极与所述有源层电连接。
13.根据权利要求10所述的阵列基板，其特征在于，用于形成所述有源层的材料包括：非晶相铟镓锌氧化物、氧化铟锌或氧化锌锡。
14.一种显示面板，其特征在于，包括如权利要求10-13之一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610801182.1A CN106206428A (zh) | 2016-09-05 | 2016-09-05 | 阵列基板及其制作方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610801182.1A CN106206428A (zh) | 2016-09-05 | 2016-09-05 | 阵列基板及其制作方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206428A true CN106206428A (zh) | 2016-12-07 |
Family
ID=58066416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610801182.1A Pending CN106206428A (zh) | 2016-09-05 | 2016-09-05 | 阵列基板及其制作方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206428A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
| CN113611664A (zh) * | 2021-07-30 | 2021-11-05 | 惠科股份有限公司 | 阵列基板的制备方法、阵列基板以及显示装置 |
| CN113675222A (zh) * | 2021-08-24 | 2021-11-19 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110266537A1 (en) * | 2009-09-24 | 2011-11-03 | Applied Materials, Inc. | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch |
| US20130140557A1 (en) * | 2008-08-08 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103700626A (zh) * | 2013-12-25 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
-
2016
- 2016-09-05 CN CN201610801182.1A patent/CN106206428A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130140557A1 (en) * | 2008-08-08 | 2013-06-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US20110266537A1 (en) * | 2009-09-24 | 2011-11-03 | Applied Materials, Inc. | Methods of fabricating metal oxide or metal oxynitride tfts using wet process for source-drain metal etch |
| CN103700626A (zh) * | 2013-12-25 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板和显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111370311A (zh) * | 2020-03-17 | 2020-07-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN111370311B (zh) * | 2020-03-17 | 2021-08-03 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制备方法 |
| CN113013096A (zh) * | 2021-03-01 | 2021-06-22 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
| CN113611664A (zh) * | 2021-07-30 | 2021-11-05 | 惠科股份有限公司 | 阵列基板的制备方法、阵列基板以及显示装置 |
| CN113675222A (zh) * | 2021-08-24 | 2021-11-19 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
| CN113675222B (zh) * | 2021-08-24 | 2024-05-17 | 京东方科技集团股份有限公司 | 一种tft基板、电子纸显示屏、显示设备及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| JP4801828B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US8269232B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| CN103149760B (zh) | 薄膜晶体管阵列基板、制造方法及显示装置 | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| US7084430B2 (en) | Pixel structure and fabricating method thereof | |
| US20080164470A1 (en) | Tft array substrate and manufacturing method thereof | |
| CN101561604B (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
| CN106847830B (zh) | 阵列基板及其制作方法、显示面板 | |
| US11075230B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN104022078B (zh) | 一种阵列基板的制备方法 | |
| CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN106876327A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN101630098A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| CN100587573C (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| CN104465788A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| CN106057827A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN106206428A (zh) | 阵列基板及其制作方法、显示面板 | |
| WO2017215075A1 (zh) | 一种阵列基板及其制备方法 | |
| CN106653767A (zh) | 一种阵列基板及其制作方法 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN102629588A (zh) | 阵列基板的制造方法 | |
| US20200357830A1 (en) | Ltps type tft and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20161207 |