CN107316599B - 移位寄存单元、其驱动方法及显示面板 - Google Patents

移位寄存单元、其驱动方法及显示面板 Download PDF

Info

Publication number
CN107316599B
CN107316599B CN201710551719.8A CN201710551719A CN107316599B CN 107316599 B CN107316599 B CN 107316599B CN 201710551719 A CN201710551719 A CN 201710551719A CN 107316599 B CN107316599 B CN 107316599B
Authority
CN
China
Prior art keywords
signal
transistor
node
terminal
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710551719.8A
Other languages
English (en)
Other versions
CN107316599A (zh
Inventor
李玥
朱仁远
向东旭
蔡中兰
朱娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201710551719.8A priority Critical patent/CN107316599B/zh
Publication of CN107316599A publication Critical patent/CN107316599A/zh
Priority to US15/864,598 priority patent/US10685729B2/en
Application granted granted Critical
Publication of CN107316599B publication Critical patent/CN107316599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种移位寄存单元、其驱动方法及显示面板，包括根据施加到第一节点和第三节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端、第二输入端的信号来控制第一节点和第二节点的电压的第一驱动器，根据第一节点和第二节点的电压来控制第三节点的电压的第二驱动器，根据输出端、第三输入端、第四输入端的信号来控制第一节点的电压的反馈调节模块。由于反馈调节模块可以根据输出端对第一节点进行控制，因此可以更好的稳定第一节点的电位，从而使电路输出更加稳定。

Description

移位寄存单元、其驱动方法及显示面板
技术领域
本发明涉及显示技术领域，尤指一种移位寄存单元、其驱动方法及显示面板。
背景技术
随着显示屏的不断发展，消费群众对显示屏稳定性的要求也越来越高。显示屏的稳定性很大程度体现在栅极驱动电路以及组成栅极驱动电路的移位寄存单元上。
目前，移位寄存单元多采用5T2C的结构(即包括5个开关晶体管及2个电容)。如图1a所示，图1a为现有技术提供的一种移位寄存单元的结构示意图；第一开关晶体管M1至第五开关晶体管M5均为P型薄膜晶体管。如图1b 所示的电路时序图，图1b为图1a所示的移位寄存单元对应的电路时序图；当第二时钟信号端CKB由高电平信号变为低电平信号的瞬间，第一节点N1和第二节点N2的电位均为低电平，第四开关晶体管M4和第五开关晶体管M5同时导通，此时会产生短路电流，一方面增加了功耗，另一方面也可能由于节点电位竞争导致输出异常，从而造成移位寄存单元不稳定。
发明内容
本发明实施例提供一种移位寄存单元、其驱动方法及显示面板，用以解决现有技术中存在输出不稳定的问题。
本发明实施例提供的一种移位寄存单元，包括：
具有第一节点和第三节点的输出模块，所述输出模块被设置为根据施加到所述第一节点和所述第三节点的电压将第一信号端或第二信号端的信号提供给输出端；
第一驱动器，被设置为根据第一输入端、第二输入端的信号来控制所述第一节点和第二节点的电压；
第二驱动器，被设置为根据所述第一节点和所述第二节点的电压来控制所述第三节点的电压；
反馈调节模块，被设置为根据所述输出端、第三输入端、第四输入端的信号来控制所述第一节点的电压。
相应地，本发明实施例还提供了一种驱动本发明实施例的移位寄存单元的驱动方法，包括：
第一阶段，向所述第一输入端、所述第四输入端和所述第二输入端提供第一电位信号，向所述第三输入端提供第二电位信号，所述输出端输出所述第二信号端的信号；
第二阶段，向所述第一输入端、所述第三输入端和所述第二输入端提供所述第一电位信号，向所述第四输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第三阶段，向所述第一输入端、所述第三输入端和所述第四输入端提供所述第一电位信号，向所述第二输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第四阶段，向所述第四输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第三输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第五阶段，向所述第三输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第四输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第六阶段，向所述第三输入端和所述第四输入端提供所述第一电位信号，向所述第一输入端和所述第二输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第七阶段，向所述第四输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第三输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第八阶段，向所述第二输入端和所述第三输入端提供所述第一电位信号，向所述第一输入端和所述第四输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号。
相应地，本发明实施例还提供了一种显示面板，包括N个级联的移位寄存单元，所述移位寄存单元为本发明实施例提供的移位寄存单元，N为正整数；
第一级移位寄存单元的第一输入端用于接收开始信号；
除了所述第一级移位寄存单元之外的其它级移位寄存单元的第一输入端与前一级移位寄存单元的输出端相连。
除了最后一级移位寄存单元之外，每一级移位寄存单元的输出端与其下一级移位寄存单元的第一输入端连接。
本发明有益效果如下：
本发明实施例提供的一种移位寄存单元、其驱动方法及显示面板，包括根据施加到第一节点和第三节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端、第二输入端的信号来控制第一节点和第二节点的电压的第一驱动器，根据第一节点和第二节点的电压来控制第三节点的电压的第二驱动器，根据输出端、第三输入端、第四输入端的信号来控制第一节点的电压的反馈调节模块。由于反馈调节模块可以根据输出端对第一节点进行控制，因此可以更好的稳定第一节点的电位，从而使电路输出更加稳定。
附图说明
图1a为现有技术提供的一种移位寄存单元的结构示意图；
图1b为图1a所示的移位寄存单元对应的电路时序图；
图2为本发明实施例提供的一种移位寄存单元的结构示意图；
图3为本发明实施例提供的另一种移位寄存单元的结构示意图；
图4a为本发明实施例提供的移位寄存单元对应的输入信号的一种时序图；
图4b为本发明实施例提供的移位寄存单元对应的输入信号的另一种时序图；
图5a为本发明实施例提供的又一种移位寄存单元的结构示意图；
图5b为本发明实施例提供的又一种移位寄存单元的结构示意图；
图5c为本发明实施例提供的又一种移位寄存单元的结构示意图；
图6a为本发明实施例提供的又一种移位寄存单元的结构示意图；
图6b为本发明实施例提供的又一种移位寄存单元的结构示意图；
图6c为本发明实施例提供的又一种移位寄存单元的结构示意图；
图7a为本发明实施例提供的又一种移位寄存单元的结构示意图；
图7b为本发明实施例提供的又一种移位寄存单元的结构示意图；
图7c为本发明实施例提供的又一种移位寄存单元的结构示意图；
图8a为本发明实施例提供的移位寄存单元对应的一种输入输出时序图；
图8b为本发明实施例提供的移位寄存单元对应的另一种输入输出时序图；
图9为本发明实施例提供的一种驱动方法的流程示意图；
图10为本发明实施例提供的一种显示面板的结构示意图；
图11为本发明实施例提供的显示面板对应的一种时序图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种移位寄存单元，如图2所示，图2为本发明实施例提供的一种移位寄存单元的结构示意图；包括：
具有第一节点N1和第三节点N3的输出模块04，输出模块04被设置为根据施加到第一节点N1和第三节点N3的电压将第一信号端V1或第二信号端 V2的信号提供给输出端OUT；
第一驱动器01，被设置为根据第一输入端in1、第二输入端in2的信号来控制第一节点N1和第二节点N2的电压；
第二驱动器02，被设置为根据第一节点N1和第二节点N2的电压来控制第三节点N3的电压；
反馈调节模块03，被设置为根据输出端OUT、第三输入端in3、第四输入端in4的信号来控制第一节点N1的电压。
本发明实施例提供的移位寄存单元，包括根据施加到第一节点和第三节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端、第二输入端的信号来控制第一节点和第二节点的电压的第一驱动器，根据第一节点和第二节点的电压来控制第三节点的电压的第二驱动器，根据输出端、第三输入端、第四输入端的信号来控制第一节点的电压的反馈调节模块。由于反馈调节模块可以根据输出端对第一节点进行控制，因此可以更好的稳定第一节点的电位，从而使电路输出更加稳定。
具体地，在本发明实施例提供的移位寄存单元中，如图3所示，图3为本发明实施例提供的另一种移位寄存单元的结构示意图；第一输入端in1用于接收开始信号STV或前一级移位寄存单元的输出端输出的信号(图中未示出)；第二输入端in2用于接收第三时钟信号CK3；第三输入端in3用于接收第一时钟信号CK1；第四输入端in4用于接收第二时钟信号CK2。
具体地，在显示面板中，一般第一级移位寄存单元的第一输入端用于接收开始信号，除了第一级移位寄存单元之外的其它级移位寄存单元的第一输入端用于接收前一级移位寄存单元的输出端输出的信号。对于其它级移位寄存单元，其前一级移位寄存单元的输出端输出的信号相当于第一级移位寄存单元接收的开始信号，具体工作原理一样。
具体地，在本发明实施例提供的移位寄存单元中，如图4a和图4b所示，图4a为本发明实施例提供的移位寄存单元对应的输入信号的一种时序图；图 4b为本发明实施例提供的移位寄存单元对应的输入信号的另一种时序图；第一时钟信号CK1、第二时钟信号CK2以及第三时钟信号CK3具有相同的时钟周期，且第一时钟信号CK1、第二时钟信号CK2、第三时钟信号CK3的相位依次相差1/3个时钟周期。
具体地，在本发明实施例提供的移位寄存单元中，如图4a和图4b所示，
开始信号STV的持续时间等于1个时钟周期。
具体地，在本发明实施例提供的移位寄存单元中，如图4a所示，
开始信号STV为高电位信号，且高电位信号被设置为与第一时钟信号 CK1、第二时钟信号CK2和第三时钟信号CK3的低电位信号重叠。
或者，具体地，在本发明实施例提供的移位寄存单元中，如图4b所示，
开始信号STV为低电位信号，且低电位信号被设置为与第一时钟信号 CK1、第二时钟信号CK2、第三时钟信号CK3的高电位信号重叠。
下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。
可选地，在本发明实施例提供的移位寄存单元中，如图5a至图5c所示，图5a为本发明实施例提供的又一种移位寄存单元的结构示意图；图5b为本发明实施例提供的又一种移位寄存单元的结构示意图；图5c为本发明实施例提供的又一种移位寄存单元的结构示意图；
第一驱动器01包括：第一晶体管T1、第二晶体管T2和第二电容C2；
第一晶体管T1的栅极与第一输入端in1连接，第一晶体管T1的第一极与第一信号端V1连接，第一晶体管T1的第二极与第二节点N2连接；
第二晶体管T2的栅极与第二输入端in2连接，第二晶体管T2的第一极与第一输入端in1连接，第二晶体管T2的第二极与第一节点N1连接；
第二电容C2的一端与第二输入端连接，另一端与第二节点连接。
具体地，当第一晶体管在第一输入端的控制下导通时，将第一信号端的信号提供给第二节点，对第二节点的电压进行控制；当第二晶体管在第二输入端的控制下导通时，将第一输入端的信号提供给第一节点，对第一节点的电压进行控制；第二电容根据第二输入端的电压对第二节点的电压进行控制。
可选地，本发明实施例提供的一种移位寄存单元，如图5a至图5c所示，为了减小第二节点N2的漏电流，第一晶体管T1为双栅结构。
以上仅是举例说明移位寄存单元中第一驱动器的具体结构，在具体实施时，第一驱动器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。
可选地，本发明实施例提供的一种移位寄存单元，如图5a至图5c所示，
第二驱动器02包括第三晶体管T3和第四晶体管T4；
第四晶体管T4的栅极与第一节点N1连接，第四晶体管T4的第一极与第一信号端V1连接，第四晶体管T4的第二极与第三节点N3连接。
具体地，第四晶体管在第一节点的控制下导通时，将第一信号端的信号提供给第三节点，对第三节点的电压进行控制。
可选地，如图5c所示，第三晶体管T3的栅极与第二节点N2连接，第三晶体管T3的第一极与第二输入端in2连接，第三晶体管T3的第二极与第三节点N3连接。
具体地，第三晶体管在第二节点的控制下导通时，将第二输入端的第三时钟信号提供给第三节点，对第三节点的电压进行控制。
或者，可选地，如图5b所示，第三晶体管T3的栅极与第二节点N2连接，第三晶体管T3的第一极与第二节点N2连接，第三晶体管T3的第二极与第三节点N3连接。
具体地，第三晶体管在第二节点的控制下导通时，将第二节点的信号提供给第三节点，对第三节点的电压进行控制。由于第三晶体管连接为二极管结构， P型二极管只允许低电位导通，可以避免高电位写入第三节点；N型二极管只允许高电位导通，可以避免低电位写入第三节点。
或者，可选地，如图5a所示，第三晶体管T3的栅极与第二节点N2连接，第三晶体管T3的第一极与第二信号端V2连接，第三晶体管T3的第二极与第三节点N3连接。
具体地，第三晶体管在第二节点的控制下导通时，将第二信号端的信号提供给第三节点，对第三节点的电压进行控制。由于第二信号端的信号是一种稳定的直流信号，而第二输入端的第三时钟信号是一种脉冲信号，其稳定性不如直流信号，在第三时钟信号的不断变化中，会影响第三节点的稳定性。因此，第三晶体管的第一极与第二信号端连接可以保证第三节点的稳定性不受第三晶体管的第一极的输入信号的影响。
以上仅是举例说明移位寄存单元中第二驱动器的具体结构，在具体实施时，第二驱动器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。
可选地，本发明实施例提供的一种移位寄存单元，如图5a至图5c所示，
输出模块04包括第五晶体管T5、第六晶体管T6和第一电容C1；
第五晶体管T5的栅极与第三节点N3连接，第五晶体管T5的第一极与第一信号端V1连接，第五晶体管T5的第二极与输出端OUT连接；
第六晶体管T6的栅极与第一节点N1连接，第六晶体管T6的第一极与第二信号端V2连接，第六晶体管T6的第二极与输出端OUT连接；
第一电容C1的一端与第一信号端V1连接，另一端与第三节点N3连接。
具体地，第五晶体管在第三节点的控制下导通时，将第一信号端的信号提供给输出端；第六晶体管在第一节点的控制下导通时，将第二信号端的信号提供给输出端；第一电容在第三节点悬浮时保持第三节点电压稳定。
以上仅是举例说明移位寄存单元中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。
可选地，本发明实施例提供的一种移位寄存单元，如图5a至图5c所示，
反馈调节模块03包括：第七晶体管T7、第八晶体管T8、第九晶体管T9 和第三电容C3；
第七晶体管T7的栅极与输出端OUT连接，第七晶体管T7的第一极与第三输入端in3连接，第七晶体管T7的第二极与第四节点N4连接；
第八晶体管T8的栅极与第四输入端in4连接，第八晶体管T8的第一极与第九晶体管T9的第二极连接，第八晶体管T8的第二极与第一节点N1连接；
第九晶体管T9的栅极与输出端OUT连接，第九晶体管T9的第一极与第二信号端V2连接；
第三电容C3的一端与第一节点N1连接，另一端与第四节点N4连接。
具体地，第七晶体管在输出端的控制下导通时，将第三输入端的第一时钟信号提供给输出端；第二信号端的信号只有在第四输入端控制第八晶体管导通，且输出端控制第九晶体管导通时传输至第一节点。在输出端输出有效信号时，第三电容通过耦合作用可以进一步影响第一节点的电位，能够补偿第六晶体管的阈值漂移，保证第二信号端的信号能够完全的从输出端输出。并且，通过第八晶体管和第九晶体管利用输出端对第一节点的电位进行反馈调节，可以减少第一节点的悬浮的时间，从而进一步增加电位的输出稳定性，增大工艺窗口。
以上仅是举例说明移位寄存单元中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。
可选地，本发明实施例提供的一种移位寄存单元，如图6a至图7c所示，图6a为本发明实施例提供的又一种移位寄存单元的结构示意图；图6b为本发明实施例提供的又一种移位寄存单元的结构示意图；图6c为本发明实施例提供的又一种移位寄存单元的结构示意图；图7a为本发明实施例提供的又一种移位寄存单元的结构示意图；图7b为本发明实施例提供的又一种移位寄存单元的结构示意图；图7c为本发明实施例提供的又一种移位寄存单元的结构示意图；还包括：
第十晶体管T10，被设置为根据第三节点N3电压将第一信号端V1的电压提供至第四节点N4。
可选地，本发明实施例提供的一种移位寄存单元，如图6a至图7c所示，第十晶体管T10的栅极与第三节点N3连接，第十晶体管T10的第一极与第一信号端V1连接，第十晶体管T10的第二极与第四节点N4连接。
具体地，第十晶体管在第三节点的控制下导通时，将第一信号端信号提供给第四节点。并且，第十晶体管在第三节点的电位为低电位时，将第四节点的电位维持在高电位，避免第四节点处于悬浮状态，进而保证第一节点的电位为高电位，进一步保证电路的输出稳定性。
具体地，为了制作工艺统一，在本发明实施例提供的移位寄存单元，如图 5a至图6c所示，所有晶体管均为P型晶体管。或者，如图7a至图7c所示，所有晶体管均为N型晶体管。
具体地，在本发明实施例提供的以为寄存单元中，N型晶体管在高电位信号作用下导通，在低电位信号作用下截止；P型晶体管在低电位信号作用下导通，在高电位信号作用下关断。
具体地，在本发明实施例提供的移位寄存单元中，晶体管的第一极可以为源极，第二极为漏极，或者晶体管的第一极可以为漏极，第二极为源极，在此不作具体区分。
需要说明的是，在本发明实施例提供的移位寄存单元中，当所有晶体管均为P型晶体管时，第一信号端的信号为高电位信号，第二信号信号端的信号为低电位信号；当所有晶体管均为N型晶体管时，第一信号端的信号为低电位信号，第二信号信号端的信号为高电位信号。
具体地，在本发明实施例提供的移位寄存单元中，从降低漏电流的角度考虑，任意晶体管均可以设置为双栅结构，在此不作限定。
下面结合电路时序图对本发明实施例提供的移位寄存单元的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0 是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。
实例一
以图5a至图5c所示的移位寄存单元为例，移位寄存单元中所有的晶体管均为P型晶体管，对应的输入输出时序如图8a所示，图8a本发明实施例提供的移位寄存单元对应的一种输入输出时序图；具体地，选取如图8a所示的输入时序图中的P1、P2、P3、P4、P5、P6、P7和P8八个阶段。
在P1阶段，STV＝1，CK1＝0，CK2＝1，CK3＝1。
由于STV＝1，第一晶体管T1关断。由于CK2＝1，第八晶体管T8关断。由于CK3＝1，第二晶体管T2关断。由于第二电容C2作用，第二节点N2的电位保持高电位，第三晶体管T3关断。在第三电容C3的作用下，第一节点N1 维持前一个阶段的低电位。第六晶体管T6和第四晶体管T4导通，第二信号端 V2的低电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为低电位，在第三电容C3的耦合作用下将第一节点N1的电位进一步拉低，从而保证第二信号端V2的低电位信号能够完全输出至输出端OUT。同时，第一信号端V1的高电位信号通过第四晶体管T4传输至第三节点N3，第三节点 N3的电位为高电位，保证第五晶体管T5关断。
在P2阶段，STV＝1，CK1＝1，CK2＝0，CK3＝1。
由于STV＝1，第一晶体管T1关断。由于CK3＝1，第二晶体管T2关断。由于第二电容C2作用，第二节点N2的电位保持高电位，第三晶体管T3关断。由于CK2＝0，第八晶体管T8导通。在第三电容C3的作用下，第一节点N1 仍为低电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的低电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为高电位。同时，第二信号端V2的低电位信号通过第八晶体管T8和第九晶体管T9 传输至第一节点N1，避免第一节点N1悬浮，从而保证第一节点N1的电位稳定。另外，第一信号端V1的高电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为高电位，保证第五晶体管T5关断。
在P3阶段，STV＝1，CK1＝1，CK2＝1，CK3＝0。
由于STV＝1，第一晶体管T1关断。由于CK2＝1，第八晶体管T8关断。由于CK3＝0，第二晶体管T2导通。高电位的开始信号STV通过第二晶体管 T2传输至第一节点N1，第一节点N1的电位变为高电位。第六晶体管T6和第四晶体管T4关断。由于第三时钟信号CK3由上一阶段的高电位变为低电位，因此在第二电容C2的作用下，第二节点N2的电位跟着变为低电位，第三晶体管T3导通。低电位的第二信号端V2(指图5a中的移位寄存单元)或第三时钟信号CK3(指图5c中的移位寄存单元)或者第二节点N2的信号(指图 5b中的移位寄存单元)通过第三晶体管T3传输至第三节点N3，第三节点N3 的电位变为低电位，第五晶体管T5导通。第一信号端V1的高电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。
在P4阶段，STV＝0，CK1＝0，CK2＝1，CK3＝1。
由于STV＝0，第一晶体管T1导通。由于CK2＝1，第八晶体管T8关断。由于CK3＝1，第二晶体管T2关断。第一信号端V1的高电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为高电位，第三晶体管T3关断。由于第一电容C1的作用，第三节点N3保持低电位，第五晶体管T5导通。第一信号端V1的高电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。在第三电容C3的作用下，第一节点N1和第四节点N4仍保持高电位，第四晶体管T4关断。
在P5阶段，STV＝0，CK1＝1，CK2＝0，CK3＝1。
由于STV＝0，第一晶体管T1导通。由于CK3＝1，第二晶体管T2关断。由于CK2＝0，第八晶体管T8导通。第一信号端V1的高电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为高电位，第三晶体管T3关断。由于第一电容C1的作用，第三节点N3保持低电位，第五晶体管T5导通。第一信号端V1的高电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。在第三电容C3的作用下，第一节点N1和第四节点N4仍保持高电位，第四晶体管T4关断。
在P6阶段，STV＝0，CK1＝1，CK2＝1，CK3＝0。
由于STV＝0，第一晶体管T1导通。由于CK2＝1，第八晶体管T8关断。由于CK3＝0，第二晶体管T2导通。低电位的开始信号STV通过第二晶体管 T2传输至第一节点N1，第一节点N1的电位变为低电位。第六晶体管T6和第四晶体管T4导通。第二信号端V2的低电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为高电位。另外，第一信号端V1的高电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为高电位，保证第五晶体管T5关断。第一信号端V1的高电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为高电位，第三晶体管T3关断。
在P7阶段，STV＝0，CK1＝0，CK2＝1，CK3＝1。
由于STV＝0，第一晶体管T1导通。由于CK2＝1，第八晶体管T8关断。由于CK3＝1，第二晶体管T2关断。第一信号端V1的高电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为高电位，第三晶体管T3关断。在第三电容C3的作用下，第一节点N1维持前一个阶段的低电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的低电位信号通过第六晶体管T6 传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1 传输至第四节点N4，第四节点N4的电位变为低电位，在第三电容C3的耦合作用下将第一节点N1的电位进一步拉低，从而保证第二信号端V2的低电位信号能够完全输出至输出端OUT。同时，第一信号端V1的高电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为高电位，保证第五晶体管T5关断。
在P8阶段，STV＝0，CK1＝1，CK2＝0，CK3＝1。
由于STV＝0，第一晶体管T1导通。由于CK3＝1，第二晶体管T2关断。第一信号端V1的高电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为高电位，第三晶体管T3关断。由于CK2＝0，第八晶体管T8导通。在第三电容C3的作用下，第一节点N1仍为低电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的低电位信号通过第六晶体管T6传输至输出端 OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管 T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为高电位。同时，第二信号端V2的低电位信号通过第八晶体管T8和第九晶体管T9传输至第一节点N1，避免第一节点N1 悬浮，从而保证第一节点N1的电位稳定。另外，第一信号端V1的高电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为高电位，保证第五晶体管T5关断。
之后，移位寄存单元一直重复T6～P8阶段，直到在下一帧时开始信号变为高电位信号。该移位寄存单元在输出端由低电位翻转时，第三节点和第一节点的电位不受输出端的信号的影响，因此不存在节点电位竞争问题，增强了电路的稳定性，并且利用输出端的信号对第一节点进行反馈调节，减少节点的悬浮时间，进而进一步增强电路的稳定性。
实例二
以图6a至图6c所示的移位寄存单元为例，移位寄存单元中所有的晶体管均为P型晶体管，对应的输入输出时序如图8a所示，图8a本发明实施例提供的移位寄存单元对应的一种输入输出时序图；具体地，选取如图8a所示的输入时序图中的P1、P2、P3、P4、P5、P6、P7和P8八个阶段。
在P1阶段，STV＝1，CK1＝0，CK2＝1，CK3＝1。
该阶段中在第三节点N3的控制下第十晶体管T10关断。移位寄存单元的工作过程与实例一中的P1阶段相同，在此不作赘述。
在P2阶段，STV＝1，CK1＝1，CK2＝0，CK3＝1。
该阶段中在第三节点N3的控制下第十晶体管T10关断。移位寄存单元的工作过程与实例一中的P2阶段相同，在此不作赘述。
在P3阶段，STV＝1，CK1＝1，CK2＝1，CK3＝0。
与实例一相比，该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1的高电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点N1的电位为高电位。其它晶体管的工作过程与实例一中的P3 阶段相同，在此不作赘述。
在P4阶段，STV＝0，CK1＝0，CK2＝1，CK3＝1。
与实例一相比，该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1的高电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点N1的电位为高电位。其它晶体管的工作过程与实例一中的P4 阶段相同，在此不作赘述。
在P5阶段，STV＝0，CK1＝1，CK2＝0，CK3＝1。
与实例一相比，该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1的高电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点N1的电位为高电位。其它晶体管的工作过程与实例一中的P5 阶段相同，在此不作赘述。
在P6阶段，STV＝0，CK1＝1，CK2＝1，CK3＝0。
该阶段中在第三节点N3的控制下第十晶体管T10关断。移位寄存单元的工作过程与实例一中的P6阶段相同，在此不作赘述。
在P7阶段，STV＝0，CK1＝0，CK2＝1，CK3＝1。
该阶段中在第三节点N3的控制下第十晶体管T10关断。移位寄存单元的工作过程与实例一中的P7阶段相同，在此不作赘述。
在P8阶段，STV＝0，CK1＝1，CK2＝0，CK3＝1。
该阶段中在第三节点N3的控制下第十晶体管T10关断。移位寄存单元的工作过程与实例一中的P8阶段相同，在此不作赘述。
与实例一相比，由于多了第十晶体管的设置，因此在输出端输出高电位时，利用第十晶体管对第一节点的电位进行控制，进一步保证第一节点电位为高电位，增强电路的稳定性，从而增大工艺窗口。
实例三
以图7a至图7c所示的移位寄存单元为例，移位寄存单元中所有的晶体管均为N型晶体管，对应的输入输出时序如图8b所示，图8b本发明实施例提供的移位寄存单元对应的另一种输入输出时序图；具体地，选取如图8b所示的输入时序图中的P1、P2、P3、P4、P5、P6、P7和P8八个阶段。
在P1阶段，STV＝0，CK1＝1，CK2＝0，CK3＝0。
由于STV＝0，第一晶体管T1关断。由于CK2＝0，第八晶体管T8关断。由于CK3＝0，第二晶体管T2关断。由于第二电容C2作用，第二节点N2的电位保持低电位，第三晶体管T3关断。在第三电容C3的作用下，第一节点N1 维持前一个阶段的高电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的高电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为高电位，在第三电容C3的耦合作用下将第一节点N1的电位进一步拉高，从而保证第二信号端V2的高电位信号能够完全输出至输出端OUT。同时，第一信号端V1的低电位信号通过第四晶体管T4传输至第三节点N3，第三节点 N3的电位为低电位，保证第五晶体管T5和第十晶体管T10关断。
在P2阶段，STV＝0，CK1＝0，CK2＝1，CK3＝0。
由于STV＝0，第一晶体管T1关断。由于CK3＝0，第二晶体管T2关断。由于第二电容C2作用，第二节点N2的电位保持低电位，第三晶体管T3关断。由于CK2＝1，第八晶体管T8导通。在第三电容C3的作用下，第一节点N1 仍为高电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的高电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为低电位。同时，第二信号端V2的高电位信号通过第八晶体管T8和第九晶体管T9 传输至第一节点N1，避免第一节点N1悬浮，从而保证第一节点N1的电位稳定。另外，第一信号端V1的低电位信号通过第四晶体管T4传输至第三节点 N3，第三节点N3的电位为低电位，保证第五晶体管T5和第十晶体管T10关断。
在P3阶段，STV＝0，CK1＝0，CK2＝0，CK3＝1。
由于STV＝0，第一晶体管T1关断。由于CK2＝0，第八晶体管T8关断。由于CK3＝1，第二晶体管T2导通。低电位的开始信号STV通过第二晶体管 T2传输至第一节点N1，第一节点N1的电位变为低电位。第六晶体管T6和第四晶体管T4关断。由于第三时钟信号CK3由上一阶段的低电位变为高电位，因此在第二电容C2的作用下，第二节点N2的电位跟着变为高电位，第三晶体管T3导通。高电位的第二信号端V2(指图7a中的移位寄存单元)或第三时钟信号CK3(指图7c中的移位寄存单元)或者第二节点N2的信号(指图 7b中的移位寄存单元)通过第三晶体管T3传输至第三节点N3，第三节点N3 的电位变为高电位，第五晶体管T5导通。第一信号端V1的低电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。
该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1 的低电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点 N1的电位为低电位。
在P4阶段，STV＝1，CK1＝1，CK2＝0，CK3＝0。
由于STV＝1，第一晶体管T1导通。由于CK2＝0，第八晶体管T8关断。由于CK3＝0，第二晶体管T2关断。第一信号端V1的低电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为低电位，第三晶体管T3关断。由于第一电容C1的作用，第三节点N3保持高电位，第五晶体管T5导通。第一信号端V1的低电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。在第三电容C3的作用下，第一节点N1和第四节点N4仍保持低电位，第四晶体管T4关断。
该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1 的低电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点 N1的电位为低电位。
在P5阶段，STV＝1，CK1＝0，CK2＝1，CK3＝0。
由于STV＝1，第一晶体管T1导通。由于CK3＝0，第二晶体管T2关断。由于CK2＝1，第八晶体管T8导通。第一信号端V1的低电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为低电位，第三晶体管T3关断。由于第一电容C1的作用，第三节点N3保持高电位，第五晶体管T5导通。第一信号端V1的低电位信号通过第五晶体管T5传输至输出端OUT，因此输出端OUT为低电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9关断。在第三电容C3的作用下，第一节点N1和第四节点N4仍保持低电位，第四晶体管T4关断。
该阶段中在第三节点N3的控制下第十晶体管T10导通，第一信号端V1 的低电位信号通过第十晶体管T10传输至第四节点N1，进一步保证第一节点 N1的电位为低电位。
在P6阶段，STV＝1，CK1＝0，CK2＝0，CK3＝1。
由于STV＝1，第一晶体管T1导通。由于CK2＝0，第八晶体管T8关断。由于CK3＝1，第二晶体管T2导通。高电位的开始信号STV通过第二晶体管 T2传输至第一节点N1，第一节点N1的电位变为高电位。第六晶体管T6和第四晶体管T4导通。第二信号端V2的高电位信号通过第六晶体管T6传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为低电位。另外，第一信号端V1的低电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为低电位，保证第五晶体管T5和第十晶体管T10关断。第一信号端V1的低电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为低电位，第三晶体管T3 关断。
在P7阶段，STV＝1，CK1＝1，CK2＝0，CK3＝0。
由于STV＝1，第一晶体管T1导通。由于CK2＝0，第八晶体管T8关断。由于CK3＝0，第二晶体管T2关断。第一信号端V1的低电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为低电位，第三晶体管T3关断。在第三电容C3的作用下，第一节点N1维持前一个阶段的高电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的高电位信号通过第六晶体管T6 传输至输出端OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1 传输至第四节点N4，第四节点N4的电位变为高电位，在第三电容C3的耦合作用下将第一节点N1的电位进一步拉高，从而保证第二信号端V2的高电位信号能够完全输出至输出端OUT。同时，第一信号端V1的低电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为低电位，保证第五晶体管T5和第十晶体管T10关断。
在P8阶段，STV＝1，CK1＝0，CK2＝1，CK3＝0。
由于STV＝1，第一晶体管T1导通。由于CK3＝0，第二晶体管T2关断。第一信号端V1的低电位信号通过第一晶体管T1传输至第二节点N2，第二节点N2为低电位，第三晶体管T3关断。由于CK2＝1，第八晶体管T8导通。在第三电容C3的作用下，第一节点N1仍为高电位。第六晶体管T6和第四晶体管T4导通，第二信号端V2的高电位信号通过第六晶体管T6传输至输出端 OUT，因此输出端OUT为高电位。同时，输出端OUT反过来控制第七晶体管 T7和第九晶体管T9导通，第七晶体管T7将第一时钟信号CK1传输至第四节点N4，第四节点N4的电位变为低电位。同时，第二信号端V2的高电位信号通过第八晶体管T8和第九晶体管T9传输至第一节点N1，避免第一节点N1 悬浮，从而保证第一节点N1的电位稳定。另外，第一信号端V1的低电位信号通过第四晶体管T4传输至第三节点N3，第三节点N3的电位为低电位，保证第五晶体管T5和第十晶体管T10关断。
之后，移位寄存单元一直重复P6～P8阶段，直到在下一帧时开始信号变为高电位信号。该移位寄存单元在输出端由低电位翻转时，第三节点和第一节点的电位不受输出端的信号的影响，因此不存在节点电位竞争问题，增强了电路的稳定性，并且利用输出端的信号对第一节点进行反馈调节，减少节点的悬浮时间，进而进一步增强电路的稳定性。
并且由于第十晶体管的设置，因此在输出端输出低电位时，利用第十晶体管对第一节点的电位进行控制，进一步保证第一节点电位为低电位，增强电路的稳定性，从而增大工艺窗口。
具体地，在本发明实施例提供的移位寄存单元中，由于第五晶体管和第六晶体管是用作输出的，因此第五晶体管和第六晶体管的沟道宽长比较其它晶体管的大。在除了第五晶体管和第六晶体管之外的其它晶体管中，第四晶体管用于控制第三节点的电位，沟道宽长比可以相对小一点，这样可以避免当第四晶体管两端电压差大时损伤第四晶体管。
另外，在本发明实施例提供的移位寄存单元中，由于第一电容用于控制第三节点电位，第三电容用于控制第一节点电位，因此在实施时，第一电容和第三电容的电容值一般均取100fF以上。第二电容的电容值可以取的比第一电容的小一些。
基于同一发明构思，本发明实施例还提供了一种驱动上述移位寄存单元的驱动方法，如图9所示，图9为本发明实施例提供的一种驱动方法的流程示意图；包括：
S901、第一阶段，向第一输入端、第四输入端和第二输入端提供第一电位信号，向第三输入端提供第二电位信号，输出端输出第二信号端的信号；
S902、第二阶段，向第一输入端、第三输入端和第二输入端提供第一电位信号，向第四输入端提供第二电位信号，输出端输出第二信号端的信号；
S903、第三阶段，向第一输入端、第三输入端和第四输入端提供第一电位信号，向第二输入端提供第二电位信号，输出端输出第一信号端的信号；
S904、第四阶段，向第四输入端和第二输入端提供第一电位信号，向第一输入端和第三输入端提供第二电位信号，输出端输出第一信号端的信号；
S905、第五阶段，向第三输入端和第二输入端提供第一电位信号，向第一输入端和第四输入端提供第二电位信号，输出端输出第一信号端的信号；
S906、第六阶段，向第三输入端和第四输入端提供第一电位信号，向第一输入端和第二输入端提供第二电位信号，输出端输出第二信号端的信号；
S907、第七阶段，向第四输入端和第二输入端提供第一电位信号，向第一输入端和第三输入端提供第二电位信号，输出端输出第二信号端的信号；
S908、第八阶段，向第二输入端和第三输入端提供第一电位信号，向第一输入端和第四输入端提供第二电位信号，输出端输出第二信号端的信号。
具体地，本发明实施例提供的图9所示的驱动方法，当第一电位信号为高电位信号，第二电位信号为低电位时，时序图如图8a所示，各阶段的具体工作原理参见上述实施例一和二中的P1～P8阶段，在此不作赘述。
具体地，本发明实施例提供的图9所示的驱动方法，当第一电位信号为低电位信号，第二电位信号为高电位时，时序图如图8b所示，各阶段的具体工作原理参见上述实施例三中的P1～P8阶段，在此不作赘述。
基于同一发明构思，本发明实施例还提供了一种显示面板，如图10所示，图10为本发明实施例提供的一种显示面板的构示意图；包括级联的N个本发明实施例提供的移位寄存单元：VSR1～VSRN；N为整数，
第一级移位寄存单元VSR1的第一输入端in1用于接收开始信号STV；
除了第一级移位寄存单元之外的其它级移位寄存单元VSRn的第一输入端 in1与前一级移位寄存单元VSRn-1的输出端OUT相连。
除了最后一级移位寄存单元VSRN之外，每一级移位寄存单元VSRn的输出端OUT与其下一级移位寄存单元VSRn+1的第一输入端in1连接。
具体地，本发明实施例提供的显示面板可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示面板的实施可以参见上述移位寄存单元的实施例，重复之处不再赘述。
具体地，在本发明实施例提供的显示面板中，如图10所示，还包括3条时钟信号线：ck1、ck2和ck3；
第3n+1级移位寄存单元的第三输入端in3、第3n+2级移位寄存单元的第二输入端in2以及第3n+3级移位寄存单元的第四输入端in4连接第1条时钟信号线ck1；
第3n+1级移位寄存单元的第四输入端in4、第3n+2级移位寄存单元的第三输入端in3以及第3n+3级移位寄存单元的第二输入端in2连接第2条时钟信号线ck2；
第3n+1级移位寄存单元的第二输入端in2、第3n+2级移位寄存单元的第四输入端in4以及第3n+3级移位寄存单元的第三输入端in3连接第3条时钟信号线ck3；
其中n为整数，n＝0、1、2、3、4、…。
具体地，在本发明实施例提供的显示面板中，各级移位寄存单元可以向显示面板的各行栅线提供扫描信号，当然，当显示面板为有机发光显示面板时，各级移位寄存单元可以向对应行的像素提供发光控制信号，在此不作限定。
可选地，当本发明实施例提供的显示面板为有机发光显示面板时，如图10 所示，显示面板还包括4N行像素10；
每一级移位寄存单元的输出端连接4行像素10。这样移位寄存单元可以同时向4行像素10发送发光控制信号，具体时序图如图11所示，图11为本发明实施例提供的显示面板对应的时序图。图11是以发光控制信号为低电位时像素发光为例，图11中仅示出了第1～3级移位寄存单元至的输出端分别输出的发光控制信号EM1、EM2和EM3。这样当第一级移位寄存单元的输出端输出的发光控制信号EM1为高电位时，1/6时钟周期后第1行像素至第4行像素依次写入数据，当发光控制信号EM1为低电位时，第1行像素至第4行像素同时发光。其它级移位寄存单元依次类推。其中图11中1～12分别表示第1～12 行像素写入数据的阶段。
本发明实施例提供的显示面板，正是由于一个移位寄存单元可以连接4行像素，与现有的显示面板中一行像素对应一级移位寄存单元相比，在显示面板像素行数一定的情况下，可以减少3/4数量的移位寄存单元，从而可以极大的降低显示面板的边框宽度。
具体地，显示面板中的第一行像素由于在显示面板的最边缘，工艺可能导致的与其它区域的像素存在差异，因此为了避免由于工艺差异导致的第一行像素显示异常，显示面板中第一行像素可以设置为Dummy像素。
本发明实施例提供的上述移位寄存单元、其驱动方法及显示面板，包括根据施加到第一节点和第三节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端、第二输入端的信号来控制第一节点和第二节点的电压的第一驱动器，根据第一节点和第二节点的电压来控制第三节点的电压的第二驱动器，根据输出端、第三输入端、第四输入端的信号来控制第一节点的电压的反馈调节模块。由于反馈调节模块可以根据输出端对第一节点进行控制，因此可以更好的稳定第一节点的电位，从而使电路输出更加稳定。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种移位寄存单元，其特征在于，包括：
具有第一节点和第三节点的输出模块，所述输出模块被设置为根据施加到所述第一节点和所述第三节点的电压将第一信号端或第二信号端的信号提供给输出端；
第一驱动器，被设置为根据第一输入端、第二输入端的信号来控制所述第一节点和第二节点的电压；所述第一驱动器包括：第一晶体管、第二晶体管和第二电容；所述第一晶体管的栅极与所述第一输入端连接，所述第一晶体管的第一极与所述第一信号端连接，所述第一晶体管的第二极与所述第二节点连接；所述第二晶体管的栅极与所述第二输入端连接，所述第二晶体管的第一极与所述第一输入端连接，所述第二晶体管的第二极与所述第一节点连接；所述第二电容的一端与所述第二输入端连接，另一端与所述第二节点连接；
第二驱动器，被设置为根据所述第一节点和所述第二节点的电压来控制所述第三节点的电压；所述第二驱动器包括第三晶体管和第四晶体管；所述第三晶体管的栅极与所述第二节点连接，所述第三晶体管的第一极与所述第二信号端、所述第二输入端或所述第二节点连接，所述第三晶体管的第二极与所述第三节点连接；所述第四晶体管的栅极与所述第一节点连接，所述第四晶体管的第一极与所述第一信号端连接，所述第四晶体管的第二极与所述第三节点连接；
反馈调节模块，被设置为根据所述输出端、第三输入端、第四输入端的信号来控制所述第一节点的电压；所述反馈调节模块包括：第七晶体管、第八晶体管、第九晶体管和第三电容；所述第七晶体管的栅极与所述输出端连接，所述第七晶体管的第一极与所述第三输入端连接，所述第七晶体管的第二极与第四节点连接；所述第八晶体管的栅极与所述第四输入端连接，所述第八晶体管的第一极与所述第九晶体管的第二极连接，所述第八晶体管的第二极与所述第一节点连接；所述第九晶体管的栅极与所述输出端连接，所述第九晶体管的第一极与所述第二信号端连接；第三电容的一端与所述第一节点连接，另一端与所述第四节点连接。
2.如权利要求1所述的移位寄存单元，其特征在于，
所述第一输入端用于接收开始信号或前一级移位寄存单元的输出端输出的信号；
所述第二输入端用于接收第三时钟信号；
所述第三输入端用于接收第一时钟信号；
所述第四输入端用于接收第二时钟信号。
3.如权利要求2所述的移位寄存单元，其特征在于，
所述第一时钟信号、所述第二时钟信号以及所述第三时钟信号具有相同的时钟周期，且所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的相位依次相差1/3个时钟周期。
4.如权利要求3所述的移位寄存单元，其特征在于，
所述开始信号的持续时间等于1个时钟周期。
5.如权利要求4所述的移位寄存单元，其特征在于，
所述开始信号为高电位信号，且所述高电位信号被设置为与所述第一时钟信号、所述第二时钟信号和第三时钟信号的低电位信号重叠。
6.如权利要求4所述的移位寄存单元，其特征在于，
所述开始信号为低电位信号，且所述低电位信号被设置为与所述第一时钟信号、所述第二时钟信号、所述第三时钟信号的高电位信号重叠。
7.如权利要求1所述的移位寄存单元，其特征在于，
所述第一晶体管为双栅结构。
8.如权利要求2-6任一项所述的移位寄存单元，其特征在于，
所述输出模块包括第五晶体管、第六晶体管和第一电容；
所述第五晶体管的栅极与所述第三节点连接，所述第五晶体管的第一极与所述第一信号端连接，所述第五晶体管的第二极与所述输出端连接；
所述第六晶体管的栅极与所述第一节点连接，所述第六晶体管的第一极与所述第二信号端连接，所述第六晶体管的第二极与所述输出端连接；
所述第一电容的一端与所述第一信号端连接，另一端与所述第三节点连接。
9.如权利要求1所述的移位寄存单元，其特征在于，还包括：
第十晶体管，被设置为根据第三节点电压将第一信号端的电压提供至所述第四节点。
10.如权利要求9所述的移位寄存单元，其特征在于，
所述第十晶体管的栅极与所述第三节点连接，所述第十晶体管的第一极与所述第一信号端连接，所述第十晶体管的第二极与所述第四节点连接。
11.一种驱动如权利要求1-10任一项所述的移位寄存单元的驱动方法，其特征在于，包括：
第一阶段，向所述第一输入端、所述第四输入端和所述第二输入端提供第一电位信号，向所述第三输入端提供第二电位信号，所述输出端输出所述第二信号端的信号；
第二阶段，向所述第一输入端、所述第三输入端和所述第二输入端提供所述第一电位信号，向所述第四输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第三阶段，向所述第一输入端、所述第三输入端和所述第四输入端提供所述第一电位信号，向所述第二输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第四阶段，向所述第四输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第三输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第五阶段，向所述第三输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第四输入端提供所述第二电位信号，所述输出端输出所述第一信号端的信号；
第六阶段，向所述第三输入端和所述第四输入端提供所述第一电位信号，向所述第一输入端和所述第二输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第七阶段，向所述第四输入端和所述第二输入端提供所述第一电位信号，向所述第一输入端和所述第三输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号；
第八阶段，向所述第二输入端和所述第三输入端提供所述第一电位信号，向所述第一输入端和所述第四输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号。
12.一种显示面板，包括N个级联的移位寄存单元，其特征在于，所述移位寄存单元为如权利要求1-10任一项所述的移位寄存单元，N为正整数；
第一级移位寄存单元的第一输入端用于接收开始信号；
除了所述第一级移位寄存单元之外的其它级移位寄存单元的第一输入端与前一级移位寄存单元的输出端相连；
除了最后一级移位寄存单元之外，每一级移位寄存单元的输出端与其下一级移位寄存单元的第一输入端连接。
13.如权利要求12所述的显示面板，其特征在于，还包括3条时钟信号线；
第3n+1级移位寄存单元的第三输入端、第3n+2级移位寄存单元的第二输入端以及第3n+3级移位寄存单元的第四输入端连接第1条时钟信号线；
第3n+1级移位寄存单元的第四输入端、第3n+2级移位寄存单元的第三输入端以及第3n+3级移位寄存单元的第二输入端连接第2条时钟信号线；
第3n+1级移位寄存单元的第二输入端、第3n+2级移位寄存单元的第四输入端以及第3n+3级移位寄存单元的第三输入端连接第3条时钟信号线；
其中n为整数，n＝0、1、2、3、4、…。
14.如权利要求12所述的显示面板，其特征在于，所述显示面板包括4N行像素；
每一级移位寄存单元的输出端连接4行所述像素。
CN201710551719.8A 2017-07-07 2017-07-07 移位寄存单元、其驱动方法及显示面板 Active CN107316599B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710551719.8A CN107316599B (zh) 2017-07-07 2017-07-07 移位寄存单元、其驱动方法及显示面板
US15/864,598 US10685729B2 (en) 2017-07-07 2018-01-08 Shift register element, method for driving the same, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710551719.8A CN107316599B (zh) 2017-07-07 2017-07-07 移位寄存单元、其驱动方法及显示面板

Publications (2)

Publication Number Publication Date
CN107316599A CN107316599A (zh) 2017-11-03
CN107316599B true CN107316599B (zh) 2020-09-22

Family

ID=60178342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710551719.8A Active CN107316599B (zh) 2017-07-07 2017-07-07 移位寄存单元、其驱动方法及显示面板

Country Status (2)

Country Link
US (1) US10685729B2 (zh)
CN (1) CN107316599B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304057B (zh) * 2015-12-09 2018-11-30 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN105575329B (zh) * 2016-03-16 2017-12-01 京东方科技集团股份有限公司 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN108417183B (zh) * 2017-02-10 2020-07-03 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN107657918B (zh) * 2017-09-29 2019-10-01 上海天马微电子有限公司 发光控制信号生成电路、其驱动方法及装置
CN108538238A (zh) 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
KR102668648B1 (ko) * 2018-12-14 2024-05-24 삼성디스플레이 주식회사 표시 장치
US11004508B2 (en) * 2019-08-30 2021-05-11 Sandisk Technologies Llc One selector one resistor RAM threshold voltage drift and offset voltage compensation methods
CN111145823B (zh) * 2019-12-25 2022-04-05 武汉天马微电子有限公司 移位寄存器、栅极驱动电路、显示面板以及显示装置
EP4145433A4 (en) * 2020-04-30 2023-05-24 BOE Technology Group Co., Ltd. SHIFT REGISTER, GATE ELECTRODE DRIVE CIRCUIT, AND GATE ELECTRODE DRIVE METHOD
CN111681700B (zh) * 2020-06-24 2022-08-19 厦门天马微电子有限公司 一种移位寄存器、栅极驱动电路、显示面板以及驱动方法
CN114255701B (zh) * 2020-09-25 2022-12-20 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、驱动电路和显示装置
CN112150961B (zh) * 2020-10-19 2022-11-04 武汉天马微电子有限公司 栅极驱动电路及其驱动方法、显示面板及显示装置
CN113053293B (zh) * 2021-04-07 2022-07-19 北京京东方技术开发有限公司 移位寄存器单元、栅极驱动电路、显示面板
CN113724637B (zh) * 2021-08-31 2023-12-26 京东方科技集团股份有限公司 栅极驱动电路、移位寄存单元及其驱动方法
CN114299842B (zh) * 2021-12-30 2023-08-22 上海中航光电子有限公司 一种驱动电路及显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
KR100796137B1 (ko) 2006-09-12 2008-01-21 삼성에스디아이 주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
CN103299546B (zh) * 2011-12-28 2016-09-21 株式会社日本有机雷特显示器 移位寄存器
CN104795106B (zh) * 2015-04-14 2019-04-05 上海天马有机发光显示技术有限公司 移位寄存器及驱动方法、驱动电路、阵列基板和显示装置
CN104835442B (zh) * 2015-05-28 2017-09-26 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
KR102413874B1 (ko) * 2015-07-02 2022-06-29 삼성디스플레이 주식회사 발광제어 구동부 및 이를 포함하는 표시장치
CN105047124B (zh) * 2015-09-18 2017-11-17 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN106920498B (zh) * 2015-12-25 2019-10-25 昆山工研院新型平板显示技术中心有限公司 Gip电路及其驱动方法和平板显示装置
CN105405383B (zh) * 2015-12-25 2017-12-29 上海天马有机发光显示技术有限公司 移位寄存单元、移位寄存器及其驱动方法、显示装置
CN105679248B (zh) * 2016-01-04 2017-12-08 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106297697B (zh) * 2016-08-29 2017-09-15 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106486065B (zh) * 2016-12-29 2019-03-12 上海天马有机发光显示技术有限公司 移位寄存单元、寄存器、有机发光显示面板和驱动方法
CN106710510A (zh) * 2017-02-23 2017-05-24 合肥京东方光电科技有限公司 一种栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN109147635B (zh) * 2017-06-27 2021-04-16 上海天马有机发光显示技术有限公司 一种移位寄存器、其驱动方法及显示装置
CN107316658B (zh) * 2017-07-10 2020-06-23 上海天马有机发光显示技术有限公司 移位寄存单元、其驱动方法、显示面板及显示装置

Also Published As

Publication number Publication date
CN107316599A (zh) 2017-11-03
US20180130541A1 (en) 2018-05-10
US10685729B2 (en) 2020-06-16

Similar Documents

Publication Publication Date Title
CN107316599B (zh) 移位寄存单元、其驱动方法及显示面板
JP7001805B2 (ja) シフトレジスタ及びその駆動方法、ゲート駆動回路と表示装置
CN109147635B (zh) 一种移位寄存器、其驱动方法及显示装置
US20180122289A1 (en) Shift register, driving method, gate driving circuit and display device
CN108389539B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107424649B (zh) 一种移位寄存器、其驱动方法、发光控制电路及显示装置
CN107863057B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及相关装置
CN108573668B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
EP3675128B1 (en) Shift register, drive method thereof, drive control circuit, and display device
CN107154234B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN106782285B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
WO2017118136A1 (zh) 移位寄存器及其驱动方法、栅极驱动电路以及显示装置
CN109285504B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
CN107622746B (zh) 移位寄存单元、其驱动方法、显示面板及显示装置
CN108288451B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109243351B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN111445866B (zh) 移位寄存器、驱动方法、驱动控制电路及显示装置
US11081031B2 (en) Gate control unit, driving method thereof, gate driver on array and display apparatus
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN107492337B (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US10535414B2 (en) Shift register element, method for driving the same, and display device
US11069274B2 (en) Shift register unit, gate driving circuit, driving method and display apparatus
CN110264948B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN107481658B (zh) 一种移位寄存器、其驱动方法、驱动控制电路及显示装置
CN109166542B (zh) 移位寄存器单元及驱动方法、栅极驱动电路、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211019

Address after: No.8 liufangyuan Road, Dongyi Industrial Park, Donghu New Technology Development Zone, Wuhan, Hubei Province

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, 6111 Longdong Avenue, Pudong New Area, Shanghai 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right