CN113724637B - 栅极驱动电路、移位寄存单元及其驱动方法 - Google Patents

Abstract

本公开提供一种栅极驱动电路、移位寄存单元及其驱动方法。该移位寄存单元包括：第一输入子电路用于控制第一节点的电位；第二输入子电路用于控制第二节点的电位；输出子电路用于根据第一节点的电位控制信号输出端的电位，还用于根据第二节点的电位控制信号输出端的电位；控制子电路用于根据起始信号端的电位控制第三节点的电位；控压子电路用于在第三节点的控制下控制第一时钟信号端与控压节点连接；第一充电子电路用于在控压节点的控制下对第三节点进行充电；第二充电子电路用于在第三节点的控制下对第一节点进行充电。本公开能够降低功耗。

Description

栅极驱动电路、移位寄存单元及其驱动方法

技术领域

本公开涉及显示技术领域，尤其涉及一种栅极驱动电路、移位寄存单元及其驱动方法。

背景技术

栅极驱动电路是显示面板中一种重要的辅助电路。现有的栅极驱动电路包括多个级联的移位寄存单元。然而，该栅极驱动电路功耗较高。

发明内容

本公开的目的在于提供一种栅极驱动电路、移位寄存单元及其驱动方法，能够降低功耗。

根据本公开的一个方面，提供一种移位寄存单元，包括：

第一输入子电路，用于控制所述第一节点的电位；

第二输入子电路，用于控制所述第二节点的电位；

输出子电路，与信号输出端、所述第一节点以及所述第二节点连接，用于根据所述第一节点的电位控制所述信号输出端的电位，还用于根据所述第二节点的电位控制所述信号输出端的电位；

控制子电路，与起始信号端以及第三节点连接，用于根据所述起始信号端的电位控制所述第三节点的电位；

控压子电路，与所述第三节点、第一时钟信号端以及控压节点连接，用于在所述第三节点的控制下控制所述第一时钟信号端与所述控压节点连接；

第一充电子电路，用于在所述控压节点的控制下对所述第三节点进行充电；

第二充电子电路，用于在所述第三节点的控制下对所述第一节点进行充电。

进一步地，所述控压子电路包括：

第一晶体管，所述第一晶体管的控制极与所述第三节点连接，所述第一晶体管的第一极与所述第一时钟信号端连接，所述第一晶体管的第二极与所述控压节点连接。

进一步地，所述第一充电子电路包括：

第二晶体管，所述第二晶体管的控制极与所述控压节点连接，所述第二晶体管的第一极与第一电源端连接，所述第二晶体管的第二极与所述第三节点连接。

进一步地，所述控制子电路包括：

第三晶体管，所述第三晶体管的控制极与所述信号输出端连接，所述第三晶体管的第一极与所述起始信号端连接，所述第三晶体管的第二极与所述第三节点连接。

进一步地，所述第一输入子电路与第四节点、第一扫描信号端、终止信号端以及信号输入端连接，用于在所述第一扫描信号端以及所述终止信号端的控制下控制所述信号输入端与所述第四节点连接，还用于在所述第四节点的控制下对所述第一节点进行充电。

进一步地，所述第一输入子电路包括：

第四晶体管，所述第四晶体管的控制极与所述终止信号端连接，所述第四晶体管的第一极与所述信号输入端连接；

第五晶体管，所述第五晶体管的控制极与所述第一扫描信号端连接，所述第五晶体管的第一极与所述第四晶体管的第二极连接，所述第五晶体管的第二极与所述第四节点连接；

第六晶体管，所述第六晶体管的控制极与所述第四节点连接，所述第六晶体管的第一极与第一电源端连接，所述第六晶体管的第二极与所述第一节点连接。

进一步地，所述移位寄存单元还包括：

复位子电路，用于对所述第三节点进行复位。

进一步地，所述移位寄存单元还包括：

储能子电路，连接于所述第三节点。

根据本公开的一个方面，提供一种栅极驱动电路，包括多个级联的上述的移位寄存单元。

根据本公开的一个方面，提供一种移位寄存单元的驱动方法，所述驱动方法采用上述的移位寄存单元，所述驱动方法包括：

使所述第一输入子电路控制所述第一节点的电位；

使所述第二输入子电路控制所述第二节点的电位；

使所述输出子电路根据所述第一节点的电位控制所述信号输出端的电位，并根据所述第二节点的电位控制所述信号输出端的电位；

使所述控制子电路根据所述起始信号端的电位控制所述第三节点的电位；

使所述控压子电路在所述第三节点的控制下控制所述第一时钟信号端与所述控压节点连接；

使所述第一充电子电路在所述控压节点的控制下对所述第三节点进行充电；

使所述第二充电子电路在所述第三节点的控制下对所述第一节点进行充电。

本公开的栅极驱动电路、移位寄存单元及其驱动方法，控制子电路能够根据起始信号端的电位控制第三节点的电位，第二充电子电路能够在第三节点的控制下对第一节点进行充电，从而使本公开的移位寄存单元应用于栅极驱动电路时，通过控制子电路和第二充电子电路可以选择任意像素行作为起始行，实现了对显示面板的分辨率的选择，降低功耗，延长待机时间；且由于控压子电路能够在第三节点的控制下控制第一时钟信号端与控压节点连接，第一充电子电路在控压节点的控制下对第三节点进行充电，从而可以解决第三节点因漏电至无效电平所导致的无法选择起始行的问题。

附图说明

图1是本公开实施方式的移位寄存单元的框图。

图2是本公开实施方式的移位寄存单元的电路图。

图3是本公开实施方式的栅极驱动电路的示意图。

图4是本公开实施方式的栅极驱动电路进行全屏扫描时显示面板的示意图。

图5是本公开实施方式的栅极驱动电路从第三像素行扫描至第九像素行时显示面板的示意图。

图6是本公开实施方式的栅极驱动电路的工作时序图。

图7是本公开实施方式的栅极驱动电路的移位寄存单元中第一节点至第四节点在图6所示工作时序下的电位图。

图8是本公开实施方式的栅极驱动电路的移位寄存单元中第一节点和第二节点在图6所示工作时序下的另一电位图。

图9是本公开实施方式的栅极驱动电路的另一工作时序图。

附图标记说明：

第一输入子电路1

第二输入子电路2

输出子电路3

控制子电路4

控压子电路5

第一充电子电路6

第二充电子电路7

复位子电路8

储能子电路9

保护子电路10

信号输入端

第一信号输入端OUT(n-1)

第一信号输入端OUT(n+1)

信号输出端OUT(n)

第一时钟信号端CK1

第二时钟信号端CK2

第一电源端V1

第二电源端V2

终止信号端CGE

第一扫描信号端CN

第一扫描信号端CNB

起始信号端CGI

复位信号端CGR

触发信号端CGS

第一节点N1

第二节点N2

第三节点N3

第四节点N4

控压节点N5

显示画面100

移位寄存单元200

具体实施方式

这里将详细地对示例性实施方式进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施方式中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。

在本公开使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本公开。除非另作定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开说明书以及权利要求书中使用的“第一”“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“多个”或者“若干”表示两个及两个以上。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。在本公开说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

本公开中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。

本公开实施方式提供一种移位寄存单元。如图1所示，该移位寄存单元可以包括第一输入子电路1、第二输入子电路2、输出子电路3、控制子电路4、控压子电路5、第一充电子电路6以及第二充电子电路7，其中：

该第一输入子电路1用于控制第一节点N1的电位。该第二输入子电路2用于控制第二节点N2的电位。该输出子电路3与信号输出端OUT(n)、第一节点N1以及第二节点N2连接，用于根据第一节点N1的电位控制信号输出端OUT(n)的电位，还用于根据第二节点N2的电位控制信号输出端OUT(n)的电位。该控制子电路4与起始信号端CGI以及第三节点N3连接，用于根据起始信号端CGI的电位控制第三节点N3的电位。该控压子电路5与第三节点N3、第一时钟信号端CK1以及控压节点N5连接，用于在第三节点N3的控制下控制第一时钟信号端CK1与控压节点N5连接。该第一充电子电路6与第三节点N3以及控压节点N5连接，用于在控压节点N5的控制下对第三节点N3进行充电。该第二充电子电路7用于在第三节点N3的控制下对第一节点N1进行充电。

本公开实施方式的移位寄存单元，控制子电路4能够根据起始信号端CGI的电位控制第三节点N3的电位，第二充电子电路7能够在第三节点N3的控制下对第一节点N1进行充电，从而使本公开的移位寄存单元应用于栅极驱动电路时，通过控制子电路4和第二充电子电路7可以选择任意像素行作为起始行，实现了对显示面板的分辨率的选择，降低功耗，延长待机时间；且由于控压子电路5能够在第三节点N3的控制下控制第一时钟信号端CK1与控压节点N5连接，第一充电子电路6在控压节点N5的控制下对第三节点N3进行充电，从而可以解决第三节点N3因漏电至无效电平所导致的无法选择起始行的问题。

下面对本公开实施方式的移位寄存单元的各部分进行详细描述：

如图1和图2所示，该第一输入子电路1用于控制第一节点N1的电位。其中，该第一输入子电路1可以与第四节点N4、第一扫描信号端CN、终止信号端CGE以及信号输入端连接。该第一输入子电路1用于在第一扫描信号端CN以及终止信号端CGE的控制下控制信号输入端与第四节点N4连接。该第一输入子电路1还可以与第二扫描信号端CNB连接，并用于在第二扫描信号端CNB以及终止信号端CGE的控制下控制信号输入端与第四节点N4连接。该第一扫描信号端CN与第二扫描信号端CNB中一个为正扫扫描信号端，另一个为负扫扫描信号端。该第一输入子电路1还与第一电源端V1连接，用于在第四节点N4的控制下控制第一电源端V1与第一节点N1连接，以对第一节点N1进行充电。该第一电源端V1为VGH，能够恒定输出高电压。举例而言，该第一输入子电路1可以包括第四晶体管T4、第五晶体管T5、第六晶体管T6、第十四晶体管T14以及第十五晶体管T15。该第四晶体管T4的控制极与终止信号端CGE连接，第四晶体管T4的第一极与信号输入端连接。该第五晶体管T5的控制极与第一扫描信号端CN连接，第五晶体管T5的第一极与第四晶体管T4的第二极连接，第五晶体管T5的第二极与第四节点N4连接。该第六晶体管T6的控制极与第四节点N4连接，第六晶体管T6的第一极与第一电源端V1连接，第六晶体管T6的第二极与第一节点N1连接。该第十四晶体管T14的控制极与终止信号端CGE连接，第十四晶体管T14的第一极与信号输入端连接；该第十五晶体管T15的控制极与第二扫描信号端CNB连接，第十五晶体管T15的第一极与第十四晶体管T14的第二极连接，第十五晶体管T15的第二极与第四节点N4连接。本公开的信号输入端可以包括第一信号输入端OUT(n-1)和第二信号输入端OUT(n+1)。该第一输入子电路1用于在第一扫描信号端CN以及终止信号端CGE的控制下控制第一信号输入端OUT(n-1)与第四节点N4连接，即上述的第四晶体管T4的第一极与第一信号输入端OUT(n-1)连接。该第一输入子电路1用于在第二扫描信号端CNB以及终止信号端CGE的控制下控制第二信号输入端OUT(n+1)与第四节点N4连接，即上述的第十四晶体管T14的第一极与第二信号输入端OUT(n+1)连接。

如图1和图2所示，本发明实施例提供的上述移位寄存单元可以实现正向扫描和反向扫描模式。以第一扫描信号端CN为正扫扫描信号端且第二扫描信号端CNB为负扫扫描信号端为例，当采用正向扫描模式时，第一扫描信号端CN的信号为高电位信号，第二扫描信号端CNB的信号为低电位信号；当采用反向扫描模式时，第一扫描信号端CN的信号为低电位信号，第二扫描信号端CNB的信号为高电位信号。

如图1和图2所示，该第二输入子电路2用于控制第二节点N2的电位。其中，该第二输入子电路2可以与第二节点N2以及第一时钟信号端CK1连接，用于在第一时钟信号端CK1的控制下控制第一时钟信号端CK1与第二节点N2连接。举例而言，该第二输入子电路2可以包括第十二晶体管T12。该第十二晶体管T12的控制极与第十二晶体管T12的第一极均连接于第一时钟信号端CK1，第十二晶体管T12的第二极与第二节点N2连接。

如图1和图2所示，该输出子电路3与信号输出端OUT(n)、第一节点N1以及第二节点N2连接，用于根据第一节点N1的电位控制信号输出端OUT(n)的电位，还用于根据第二节点N2的电位控制信号输出端OUT(n)的电位。举例而言，该输出子电路3可以包括第八晶体管T8和第九晶体管T9。该第八晶体管T8的控制极与第一节点N1连接，第八晶体管T8的第一极与第二时钟信号端CK2连接，第八晶体管T8的第二极与信号输出端OUT(n)连接。该第九晶体管T9的控制极与第二节点N2连接，第九晶体管T9的第一极与第二电源端V2连接，第九晶体管T9的第二极与信号输出端OUT(n)连接。该第二电源端V2为VGL，能够恒定输出低电压。此外，该输出子电路3还可以包括第二电容C2和第三电容C3。该第二电容C2的第一极连接于信号输出端OUT(n)，该第二电容C2的第二极连接于第一节点N1。该第二电容C2能够防止第一节点N1和信号输出端OUT(n)之间发生漏电。该第三电容C3的第一极连接于第二电源端V2，该第三电容C3的第二极连接于第二节点N2，用于对第二节点N2的电位进行保持。

如图1和图2所示，该控制子电路4与起始信号端CGI以及第三节点N3连接，用于根据起始信号端CGI的电位控制第三节点N3的电位。举例而言，该控制子电路4可以包括第三晶体管T3。该第三晶体管T3的控制极与信号输出端OUT(n)连接，第三晶体管T3的第一极与起始信号端CGI连接，第三晶体管T3的第二极与第三节点N3连接。

如图1和图2所示，控压子电路5与第三节点N3、第一时钟信号端CK1以及控压节点N5连接，用于在第三节点N3的控制下控制第一时钟信号端CK1与控压节点N5连接。举例而言，该控压子电路5可以包括第一晶体管T1。该第一晶体管T1的控制极与第三节点N3连接，第一晶体管T1的第一极与第一时钟信号端CK1连接，第一晶体管T1的第二极与控压节点N5连接。

如图1和图2所示，该第一充电子电路6与第三节点N3以及控压节点N5连接，用于在控压节点N5的控制下对第三节点N3进行充电。举例而言，该第一充电子电路6可以包括第二晶体管T2。该第二晶体管T2的控制极与控压节点N5连接，第二晶体管T2的第一极与第一电源端V1连接，第二晶体管T2的第二极与第三节点N3连接。

如图1和图2所示，该第二充电子电路7用于在第三节点N3的控制下对第一节点N1进行充电。其中，该第二充电子电路7可以与第三节点N3以及第四节点N4连接，用于在第三节点N3的控制下对第四节点N4进行充电，进而可以对第一节点N1进行充电。举例而言，该第二充电子电路7可以包括第十六晶体管T16以及第十七晶体管T17。该第十六晶体管T16的控制极与第三节点N3连接，第十六晶体管T16的第一极与触发信号端CGS连接。该第十七晶体管T17的控制极与第十六晶体管T16的第二极连接，第十七晶体管T17的第一极与第一电源端V1连接，第十七晶体管T17的第二极与第四节点N4连接。

如图1和图2所示，本公开的移位寄存单元还可以包括复位子电路8。该复位子电路8与第三节点N3、第二电源端V2以及复位信号端CGR连接，用于在复位信号端CGR的控制下控制第三节点N3与第二电源端V2连接，以对第三节点N3进行复位。举例而言，该复位子电路8可以包括第七晶体管T7。该第七晶体管T7的控制极与复位信号端CGR连接，第七晶体管T7的第一极与第二电源端V2连接，第七晶体管T7的第二极与第三节点N3连接。

如图1和图2所示，本公开的移位寄存单元还可以包括储能子电路9。该储能子电路9连接于第三节点N3，用于维持第三节点N3的电位。举例而言，该储能子电路9可以包括第一电容C1。该第一电容C1的第一极与第二电源端V2连接，第一电容C1的第二极与第三节点N3连接。

如图1和图2所示，本公开的移位寄存单元还可以包括保护子电路10。该保护子电路10可以与第一节点N1、信号输出端OUT(n)、第二电源端V2以及第二节点N2连接，用于在第一节点N1的控制下控制第二节点N2与第二电源端V2连接，还用于在信号输出端OUT(n)的控制下控制第二节点N2与第二电源端V2连接，也用于在第二节点N2的控制下控制第一节点N1与第二电源端V2连接。举例而言，该保护子电路10可以包括第十晶体管T10、第十一晶体管T11以及第十三晶体管T13。该第十晶体管T10的控制极与信号输出端OUT(n)连接，第十晶体管T10的第一极与第二电源端V2连接，第十晶体管T10的第二极与第二节点N2连接。该第十一晶体管T11的控制极与第一节点N1连接，第十一晶体管T11的第一极与第二电源端V2连接，第十一晶体管T11的第二极与第二节点N2连接。该第十三晶体管T13的控制极与第二节点N2连接，第十三晶体管T13的第一极与第二电源端V2连接，第十三晶体管T13的第二极与第一节点N1连接。

本公开实施方式还提供一种移位寄存单元的驱动方法。该驱动方法可以采用上述任一实施方式所述的移位寄存单元。该驱动方法可以包括：使第一输入子电路1控制第一节点N1的电位；使第二输入子电路2控制第二节点N2的电位；使输出子电路3根据第一节点N1的电位控制信号输出端OUT(n)的电位，并根据第二节点N2的电位控制信号输出端OUT(n)的电位；使控制子电路4根据起始信号端CGI的电位控制第三节点N3的电位；使控压子电路5在第三节点N3的控制下控制第一时钟信号端CK1与控压节点N5连接；使第一充电子电路6在控压节点N5的控制下对第三节点N3进行充电。

本公开实施方式还提供一种栅极驱动电路。如图3所示，该栅极驱动电路可以包括多个级联的上述任一实施方式所述的移位寄存单元200。对于包括多个像素行的显示装置，本公开栅极驱动电路中的各级移位寄存单元200分别与不同的像素行连接。

在本公开的栅极驱动电路中，本级移位寄存单元200的信号输入端可以与上一级的移位寄存单元200的信号输出端OUT(n)相连，当然，本级移位寄存单元200的信号输入端可以与下一级的移位寄存单元200的信号输出端OUT(n)相连。以信号输入端包括第一信号输入端OUT(n-1)和第二信号输入端OUT(n+1)为例，本级移位寄存单元200的第一信号输入端OUT(n-1)是与上一级的移位寄存单元200的信号输出端OUT(n)相连，本级移位寄存单元200的第二信号输入端OUT(n+1)是与下一级的移位寄存单元200的信号输出端OUT(n)相连。

在本公开的栅极驱动电路中，第n级移位寄存单元200的第一时钟信号端CK1的时序与第(n+2)级移位寄存单元200的第二时钟信号端CK2的时序相同，第n级移位寄存单元200的第二时钟信号端CK2的时序与第(n+2)级移位寄存单元200的第一时钟信号端CK1的时序相同，其中，n为大于等于1的整数。

下面结合图6至图8所示的电路时序图，以正向扫描为例对本公开提供的栅极驱动电路从全屏扫描切换到指定行扫描的工作过程作以描述。该栅极驱动电路中所有晶体管均为N型晶体管。该栅极驱动电路中的各级移位寄存单元200与显示面板中的各像素行对应连接，例如第一级移位寄存单元200连接第一像素行，第二级移位寄存单元200连接第二像素行，第m级移位寄存单元200连接第m像素行，其中，m为大于等于1的整数。如图3所示，第一级移位寄存单元200的第一时钟信号端CK1的时序如信号端CKBL所示，第一级移位寄存单元200的第二时钟信号端CK2的时序如信号端CKL所示；第二级移位寄存单元200的第一时钟信号端CK1的时序如信号端CKBR所示，第二级移位寄存单元200的第二时钟信号端CK2的时序如信号端CKR所示。图6所示时序图对应于栅极驱动电路从全屏扫描切换到从第三像素行扫描到第九像素行的工作过程，即第三像素行为起始行，第九像素行为结束行。该栅极驱动电路从全屏扫描切换到从第三像素行扫描到第九像素行的工作过程包括分辨率切换触发阶段T1和分辨率切换显示阶段T2。

如图6、图7以及图8所示，在分辨率切换触发阶段T1，该阶段为正常一帧的扫描(从第一像素行扫描到最后像素行)。在扫描第二像素行时，对于第二级移位寄存单元200，在第一信号输入端OUT(n-1)OUT1为高电平时，终止信号端CGE为高电平，第四晶体管T4、第五晶体管T5以及第六晶体管T6打开，第一电源端V1与第一节点N1连接，第一节点N1为高电平；第十一晶体管T11打开，第二电源端V2与第二节点N2连接，第二节点N2为低电平；在第一信号输入端OUT(n-1)OUT1变为低电平且信号端CKR变为高电平时，由于自举作用，第一节点N1的电位进一步升高，第八晶体管T8打开，信号输出端OUT2输出高电平，第十晶体管T10打开，第二电源端V2继续拉低第二节点N2的电位；在信号端CKR变为低电平时，第一节点N1的电位恢复到第一信号输入端OUT(n-1)OUT1为高电平时刻的状态。在扫描第三像素行时，对于第三级移位寄存单元200，在信号输出端OUT3输出高电平时，起始信号端CGI也为高电平，第三晶体管T3打开，第三节点N3为高电平。在扫描后续行的过程中，第三节点N3保持为高电平。为了避免第三节点N3漏电，本公开设置的第一晶体管T1和第二晶体管T2在每个第一时钟信号端CK1为高电平时，由于自举效应，第一电源端V1会持续对第三节点N3充电，可以解决第三节点N3因漏电至无效电平所导致的无法选择起始行的问题。其中，该全屏扫描过程中显示面板的显示画面100如图4所示。

如图6和图7所示，在分辨率切换显示阶段T2，对于第三级移位寄存单元200，在第三节点N3为高电平且触发信号端CGS为高电平时，第十六晶体管T16和第十七晶体管T17打开，第一电源端V1与第四节点N4连接，第四节点N4为高电平，第六晶体管T6打开，第一节点N1为高电平；在信号端CKBL为高电平时，由于自举作用，第一节点N1的电位进一步升高，第八晶体管T8打开，信号输出端OUT3输出高电平，从而实现了从第三像素行开始扫描的效果。对于第九级移位寄存单元200和第十级移位寄存单元200，在第九级移位寄存单元200的信号输出端OUT9输出高电平时，终止信号端CGE也为高电平，使第十级移位寄存单元200的第四晶体管T4无法打开，进而导致第十级移位寄存单元200的第四节点N4以及第一节点N1无法写入高点平，使的扫描终止于第九像素行，即第九像素行会显示，第十像素行无法显示。其中，从第三像素行扫描至第九像素行的过程中，显示面板的显示画面100如图5所示。

图9所示时序图对应于栅极驱动电路从全屏扫描切换到从第五像素行扫描到第十像素行的工作过程，即第五像素行为起始行，第十像素行为结束行。与图6所示时序图相比，在图9所示的时序图中的分辨率切换触发阶段T1，第五级移位寄存单元200在信号输出端OUT5输出高电平时，起始信号端CGI也为高电平，第三晶体管T3打开，第三节点N3为高电平；在图8所示的时序图中的分辨率切换显示阶段T2，对于第十级移位寄存单元200和第十一级移位寄存单元200，在第十级移位寄存单元200的信号输出端OUT10输出高电平时，终止信号端CGE也为高电平，使第十一级移位寄存单元200的第四晶体管T4无法打开，进而导致第十一级移位寄存单元200的第四节点N4以及第一节点N1无法写入高点平，使的扫描终止于第十像素行。

本公开实施方式提供的栅极驱动电路、移位寄存单元及其驱动方法属于同一发明构思，相关细节及有益效果的描述可互相参见，不再进行赘述。

以上所述仅是本公开的较佳实施方式而已，并非对本公开做任何形式上的限制，虽然本公开已以较佳实施方式揭露如上，然而并非用以限定本公开，任何熟悉本专业的技术人员，在不脱离本公开技术方案的范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本公开技术方案的内容，依据本公开的技术实质对以上实施方式所作的任何简单修改、等同变化与修饰，均仍属于本公开技术方案的范围内。

Claims (10)

1.一种移位寄存单元，其特征在于，包括：

第一输入子电路，用于控制第一节点的电位；

第二输入子电路，用于控制第二节点的电位；

输出子电路，与信号输出端、所述第一节点以及所述第二节点连接，用于根据所述第一节点的电位控制所述信号输出端的电位，还用于根据所述第二节点的电位控制所述信号输出端的电位；

控制子电路，与起始信号端以及第三节点连接，用于根据所述起始信号端的电位控制所述第三节点的电位；

控压子电路，与所述第三节点、第一时钟信号端以及控压节点连接，用于在所述第三节点的控制下控制所述第一时钟信号端与所述控压节点连接；

第一充电子电路，用于在所述控压节点的控制下对所述第三节点进行充电；

第二充电子电路，用于在所述第三节点的控制下对所述第一节点进行充电。

2.根据权利要求1所述的移位寄存单元，其特征在于，所述控压子电路包括：

第一晶体管，所述第一晶体管的控制极与所述第三节点连接，所述第一晶体管的第一极与所述第一时钟信号端连接，所述第一晶体管的第二极与所述控压节点连接。

3.根据权利要求1或2所述的移位寄存单元，其特征在于，所述第一充电子电路包括：

第二晶体管，所述第二晶体管的控制极与所述控压节点连接，所述第二晶体管的第一极与第一电源端连接，所述第二晶体管的第二极与所述第三节点连接。

4.根据权利要求1所述的移位寄存单元，其特征在于，所述控制子电路包括：

第三晶体管，所述第三晶体管的控制极与所述信号输出端连接，所述第三晶体管的第一极与所述起始信号端连接，所述第三晶体管的第二极与所述第三节点连接。

5.根据权利要求1所述的移位寄存单元，其特征在于，所述第一输入子电路与第四节点、第一扫描信号端、终止信号端以及信号输入端连接，用于在所述第一扫描信号端以及所述终止信号端的控制下控制所述信号输入端与所述第四节点连接，还用于在所述第四节点的控制下对所述第一节点进行充电。

6.根据权利要求5所述的移位寄存单元，其特征在于，所述第一输入子电路包括：

第四晶体管，所述第四晶体管的控制极与所述终止信号端连接，所述第四晶体管的第一极与所述信号输入端连接；

第五晶体管，所述第五晶体管的控制极与所述第一扫描信号端连接，所述第五晶体管的第一极与所述第四晶体管的第二极连接，所述第五晶体管的第二极与所述第四节点连接；

第六晶体管，所述第六晶体管的控制极与所述第四节点连接，所述第六晶体管的第一极与第一电源端连接，所述第六晶体管的第二极与所述第一节点连接。

7.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

复位子电路，用于对所述第三节点进行复位。

8.根据权利要求1所述的移位寄存单元，其特征在于，所述移位寄存单元还包括：

储能子电路，连接于所述第三节点。

9.一种栅极驱动电路，其特征在于，包括多个级联的权利要求1-8任一项所述的移位寄存单元。

10.一种移位寄存单元的驱动方法，其特征在于，所述驱动方法采用权利要求1-8任一项所述的移位寄存单元，所述驱动方法包括：

使所述第一输入子电路控制所述第一节点的电位；

使所述第二输入子电路控制所述第二节点的电位；

使所述输出子电路根据所述第一节点的电位控制所述信号输出端的电位，并根据所述第二节点的电位控制所述信号输出端的电位；

使所述控制子电路根据所述起始信号端的电位控制所述第三节点的电位；

使所述控压子电路在所述第三节点的控制下控制所述第一时钟信号端与所述控压节点连接；

使所述第一充电子电路在所述控压节点的控制下对所述第三节点进行充电；

使所述第二充电子电路在所述第三节点的控制下对所述第一节点进行充电。