CN107195553A - 一种改善边缘形貌的成型方法 - Google Patents
一种改善边缘形貌的成型方法 Download PDFInfo
- Publication number
- CN107195553A CN107195553A CN201710403482.9A CN201710403482A CN107195553A CN 107195553 A CN107195553 A CN 107195553A CN 201710403482 A CN201710403482 A CN 201710403482A CN 107195553 A CN107195553 A CN 107195553A
- Authority
- CN
- China
- Prior art keywords
- carrier
- accepting groove
- shaping
- forming method
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000006872 improvement Effects 0.000 title claims abstract description 17
- 238000007493 shaping process Methods 0.000 claims abstract description 43
- 238000000465 moulding Methods 0.000 claims abstract description 29
- 150000001875 compounds Chemical class 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000011521 glass Substances 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 3
- 239000002390 adhesive tape Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 230000006835 compression Effects 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000012546 transfer Methods 0.000 claims description 2
- 239000007787 solid Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 14
- 239000003344 environmental pollutant Substances 0.000 abstract description 7
- 231100000719 pollutant Toxicity 0.000 abstract description 7
- 208000037656 Respiratory Sounds Diseases 0.000 abstract description 6
- 235000012431 wafers Nutrition 0.000 description 30
- 238000004806 packaging method and process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002313 adhesive film Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本发明提供一种改善边缘形貌的成型方法，包括以下步骤：提供一载体，所述载体设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁；在所述载体表面形成粘结层，将裸芯通过所述粘结层固定在所述收容槽的底面上；在所述收容槽内填充成型复合物，使所述裸芯被成型复合物包裹；将所述载体放置于成型模具内，使所述载体与成型模具配合合模成型，在所述收容槽内形成包裹所述裸芯的成型晶圆；脱模，并将所述成型晶圆与载体分离。本发明利用特殊的载体结构，使成型晶圆与粘结层接触的边缘不再过于尖锐，从而可避免在后续制程中出现颗粒污染物或裂纹等问题，有利于提高封装产品的良率。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种改善边缘形貌的成型方法。
背景技术
由于智能手机等终端设备向轻薄短小化的发展越来越快，专门针对于小型化、薄膜化以及低成本化的晶圆级封装技术的重要性不断提高。扇出型晶圆级封装(FOWLP：Fan-out WLP)技术目前最适合高要求的移动/无线市场，并且对其它关注高性能和小尺寸的市场，也具有很强的吸引力。
成型工艺是扇出型晶圆级封装的关键步骤。然而在传统的成型工艺中，成型晶圆的边缘形貌与标准的Si晶圆不同。特别是由树脂等材料制作的成型晶圆，其出现颗粒或裂纹等问题引发了业界的关注。在传统的成型工艺中成型晶圆的边缘比较尖锐，特别是在边缘与粘结膜(adhesive film)接触的部位，由于塑封好的晶圆片会继续进行其它的工艺过程，边缘过于尖锐，会在运输、传送、工艺制程过程中更易与机械设备发生接触、碰撞而产生颗粒污染物或者造成晶圆本身的破损、裂纹等问题。依据裸芯的放置方向，成型工艺分为两种成型类型，面朝上(face up)成型和面朝下(face down)成型。然而不论是面朝上成型还是面朝下成型，与粘结膜接触的一侧都会有锋利的边缘。这两种成型类型都不能避免在成型晶圆上出现尖锐的边缘，而这导致了后续制程中裂纹和颗粒污染物的出现。
因此，如何改善成型晶圆的边缘形貌，以避免在后续制程中出现颗粒污染物或裂纹，已成为本领域技术人员亟待解决的一个重要问题。
发明内容
鉴于以上所述现有技术，本发明的目的在于提供一种改善边缘形貌的成型方法，用于解决现有技术中成型晶圆的边缘尖锐导致裂纹和颗粒污染物的问题。
为实现上述目的及其他相关目的，本发明提供一种改善边缘形貌的成型方法，包括以下步骤：
提供一载体，所述载体设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁；
在所述载体表面形成粘结层，将裸芯通过所述粘结层固定在所述收容槽的底面上；
在所述收容槽内填充成型复合物，使所述裸芯被成型复合物包裹；
将所述载体放置于成型模具内，使所述载体与成型模具配合合模成型，在所述收容槽内形成包裹所述裸芯的成型晶圆；
脱模，并将所述成型晶圆与载体分离。
可选地，所述载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
可选地，所述粘结层为聚合物或胶带，采用旋涂或粘贴胶带的方法形成。
可选地，所述成型模具包括凹槽，所述凹槽与所述载体上的收容槽的开口轮廓相吻合，合模时，所述成型复合物填满所述凹槽与所述收容槽吻合后形成的空间，以形成成型晶圆。
可选地，所述成型复合物为固化封装材料，所述固化封装材料包括聚合物基材料、树脂基材料、聚酰亚胺或环氧树脂。
可选地，形成所述成型复合物的方法为采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型。
可选地，在所述成型模具表面形成有释放层。
为实现上述目的及其他相关目的，本发明还提供一种用于上述成型方法的载体，其中：
所述载体上设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁。
可选地，所述收容槽的底面为圆形。
可选地，所述载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
如上所述，本发明的改善边缘形貌的成型方法，具有以下有益效果：
本发明的成型方法，利用特殊的载体结构，使成型晶圆与粘结层接触的边缘不再过于尖锐，从而可避免在后续制程中出现颗粒污染物或裂纹等问题，有利于提高封装产品的良率。
附图说明
图1显示为本发明提供的改善边缘形貌的成型方法的示意图。
图2a显示为本发明提供的载体的俯视示意图。
图2b显示为本发明提供的载体的剖面示意图。
图3a-3g显示为本发明实施例提供的改善边缘形貌的成型工艺流程示意图。
元件标号说明
100 载体
101 收容槽
200 粘结层
300 裸芯
400 成型复合物
500 成型模具
600 释放层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种改善边缘形貌的成型方法，包括以下步骤：
S1提供一载体，所述载体设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁；
S2在所述载体表面形成粘结层，将裸芯通过所述粘结层固定在所述收容槽的底面上；
S3在所述收容槽内填充成型复合物，使所述裸芯被成型复合物包裹；
S4将所述载体放置于成型模具内，使所述载体与成型模具配合合模成型，在所述收容槽内形成包裹所述裸芯的成型晶圆；
S5脱模，并将所述成型晶圆与载体分离。
进行成型加工时，常规用于黏附裸芯的载体为平板型，然而在平板载体与成型模具合模成型后，平板载体与成型模具结合的部位易形成尖锐的边缘。本发明的成型方法利用特殊的载体结构，使成型晶圆与粘结层接触的边缘不再过于尖锐。
请参阅图2a和图2b，上述成型方法的载体上设有一收容槽101，所述收容槽101包括底面以及由所述底面边缘向上延伸的侧壁。
具体地，如图2a所示，所述收容槽101的底面可以为圆形，用以配合成型模具形成成型晶圆。所述载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种，或其他类似物。
其中，所述收容槽的深度D1需要大于传统工艺出现的尖锐边缘在垂直方向的高度。不同成型工艺的、工艺参数的尖锐高度会略有不同，但都是微米级别的，收容槽深度大于不同条件下的最大值即可。但一般晶圆片的塑封高度也是<＝1mm，所以收容槽的深度也应该是微米级别的。例如可以选择实际塑封厚度的一半等。
下面通过具体的实例来详细说明本发明的技术方案。
请参阅图3a-3g，本实施例提供一种采用特制载体改善边缘形貌的成型工艺。
首先，如图3a所示，提供一特制的载体100，所述载体100设有一收容槽101，所述收容槽101包括底面以及由所述底面边缘向上延伸的侧壁。本实施例中所述载体100为具有一圆形收容槽101的硅基板，收容槽深度为成型晶圆实际塑封厚度的一半。
然后，如图3b所示，在所述载体100表面形成粘结层200，再如图3c所示，将裸芯300通过所述粘结层200固定在所述收容槽101的底面上。
其中，所述粘结层200可以为聚合物、胶带或其他类似物，本实施例中，可以采用裸芯粘结膜(die attach film)、非导电膜(non-conductive film)等。形成所述粘结层200的方法为旋涂、粘贴胶带或其他适合的方法。固定裸芯300时，可以采用常规的裸芯粘贴工具(dieattach/bonding tool)。
需要说明的是，在收容槽101底部固定的裸芯300数量可以是一个或多个，裸芯类型、裸芯排布方式等可以根据成型晶圆的实际需要来设计，本发明对此不做限制。
接下来，如图3d所示，在所述收容槽101内填充成型复合物400，使所述裸芯300被成型复合物400包裹。具体地，所述成型复合物400可以是固化封装材料，例如可以是聚合物基材料、树脂基材料、聚酰亚胺、环氧树脂或其他类似物。形成所述成型复合物400的方法可以为采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型。
然后，如图3e所示，将所述载体100放置于成型模具500内，使所述载体100与成型模具500配合合模成型，在所述收容槽101内形成包裹所述裸芯300的成型晶圆。
其中，所述成型模具500包括凹槽，所述凹槽与所述载体100上的收容槽的开口轮廓相吻合，合模时，所述成型复合物400填满所述凹槽与所述收容槽吻合后形成的空间，以形成成型晶圆。
需要说明的是，附图中仅示出了面朝上(face up)的成型方式，然而在实际应用中，本发明的成型方法也适用于面朝下(face down)的成型方式。具体地，所述成型模具500可以采用传统的面朝上(face up)成型模具，也可以采用面朝下(face down)成型模具。成型模具500上的凹槽为与收容槽配合的圆形槽，凹槽深度与收容槽深度之和满足所要制作的成型晶圆的设计需要。
合模封装成型后，如图3f所示脱模，最后如图3g所示将得到的成型晶圆与载体100分离。
为了便于脱模，在所述成型模具500表面可以先形成释放层600再合模成型。封装成型后，可以通过剥离(De-bond)工艺将成型后的晶圆片与载体100和粘结层200分离，根据载体及工艺选择的不同，剥离的方式有热剥离(加热之后粘附层失去粘性)、激光剥离(激光照射后粘附层失去粘性)等方法。
最后得到的成型晶圆如图3g所示，边缘平滑圆润，特别是与粘结层接触的边缘不再过于尖锐。
综上所述，本发明的成型方法，利用特殊的载体结构，改善了成型晶圆的边缘形貌，从而可避免在后续制程中出现颗粒污染物或裂纹等问题，有利于提高封装产品的良率。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种改善边缘形貌的成型方法，其特征在于，包括以下步骤：
提供一载体，所述载体设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁；
在所述载体表面形成粘结层，将裸芯通过所述粘结层固定在所述收容槽的底面上；
在所述收容槽内填充成型复合物，使所述裸芯被成型复合物包裹；
将所述载体放置于成型模具内，使所述载体与成型模具配合合模成型，在所述收容槽内形成包裹所述裸芯的成型晶圆；
脱模，并将所述成型晶圆与载体分离。
2.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：所述载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
3.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：所述粘结层为聚合物或胶带，采用旋涂或粘贴胶带的方法形成。
4.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：所述成型模具包括凹槽，所述凹槽与所述载体上的收容槽的开口轮廓相吻合，合模时，所述成型复合物填满所述凹槽与所述收容槽吻合后形成的空间，以形成成型晶圆。
5.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：所述成型复合物为固化封装材料，所述固化封装材料包括聚合物基材料、树脂基材料、聚酰亚胺或环氧树脂。
6.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：形成所述成型复合物的方法为采用真空层压或旋涂的压缩成型、印刷、传递模塑或液封成型。
7.根据权利要求1所述的改善边缘形貌的成型方法，其特征在于：在所述成型模具表面形成有释放层。
8.一种用于权利要求1-7任一项所述的成型方法的载体，其特征在于：所述载体上设有一收容槽，所述收容槽包括底面以及由所述底面边缘向上延伸的侧壁。
9.根据权利要求8所述的载体，其特征在于：所述收容槽的底面为圆形。
10.根据权利要求8所述的载体，其特征在于：所述载体的材料选自硅、氧化硅、金属、玻璃或陶瓷中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710403482.9A CN107195553B (zh) | 2017-06-01 | 2017-06-01 | 一种改善边缘形貌的成型方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710403482.9A CN107195553B (zh) | 2017-06-01 | 2017-06-01 | 一种改善边缘形貌的成型方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107195553A true CN107195553A (zh) | 2017-09-22 |
| CN107195553B CN107195553B (zh) | 2019-08-13 |
Family
ID=59876479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710403482.9A Active CN107195553B (zh) | 2017-06-01 | 2017-06-01 | 一种改善边缘形貌的成型方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107195553B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112959211A (zh) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | 晶圆处理装置和处理方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070205513A1 (en) * | 2006-03-01 | 2007-09-06 | Infineon Technologies Ag | Composite board with semiconductor chips and plastic housing composition and method |
| US20100184256A1 (en) * | 2009-01-16 | 2010-07-22 | Shinko Electric Industries Co., Ltd. | Resin sealing method of semiconductor device |
| CN106684053A (zh) * | 2017-03-10 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构及其制备方法 |
| CN106684054A (zh) * | 2017-03-10 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构及其制备方法 |
-
2017
- 2017-06-01 CN CN201710403482.9A patent/CN107195553B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070205513A1 (en) * | 2006-03-01 | 2007-09-06 | Infineon Technologies Ag | Composite board with semiconductor chips and plastic housing composition and method |
| US20100184256A1 (en) * | 2009-01-16 | 2010-07-22 | Shinko Electric Industries Co., Ltd. | Resin sealing method of semiconductor device |
| CN106684053A (zh) * | 2017-03-10 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构及其制备方法 |
| CN106684054A (zh) * | 2017-03-10 | 2017-05-17 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112959211A (zh) * | 2021-02-22 | 2021-06-15 | 长江存储科技有限责任公司 | 晶圆处理装置和处理方法 |
| CN112959211B (zh) * | 2021-02-22 | 2021-12-31 | 长江存储科技有限责任公司 | 晶圆处理装置和处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107195553B (zh) | 2019-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915414A (zh) | 倒装芯片晶片级封装及其方法 | |
| CN105161431A (zh) | 晶圆级芯片封装方法 | |
| US9685596B2 (en) | Package method and package | |
| CN107123604A (zh) | 一种双面成型的封装方法 | |
| CN105206539A (zh) | 扇出型封装制备方法 | |
| CN105097566A (zh) | 一种晶圆级扇出封装的制作方法 | |
| CN105470209A (zh) | 半导体封装件及其制法 | |
| CN106128965A (zh) | 一种无基板封装器件的制作方法 | |
| CN107195553B (zh) | 一种改善边缘形貌的成型方法 | |
| CN102431950B (zh) | 一种双层mems器件堆叠封装件及其生产方法 | |
| US20050110191A1 (en) | Package method of phosphoric light emitting diode | |
| CN103779480A (zh) | 用于使用液体模塑技术制造led组件的方法和装置 | |
| CN105161465A (zh) | 晶圆级芯片封装方法 | |
| CN103367612A (zh) | Led封装结构及工艺 | |
| CN205790054U (zh) | Emc倒装支架加一次封装透镜结构 | |
| CN102431951B (zh) | 一种双载体双mems器件封装件及其生产方法 | |
| CN103390569A (zh) | 一种高深宽比tsv形貌测量方法 | |
| CN106653655B (zh) | 实现多芯片引脚再布线的塑封模具和工艺方法 | |
| CN206864454U (zh) | 半导体封装件 | |
| CN105633028B (zh) | 半导体封装件及其制法 | |
| CN209626201U (zh) | 一种扇出型倒置封装结构 | |
| CN206516614U (zh) | Sip封装胶模和封装设备 | |
| CN103400813B (zh) | 柔性基板封装结构及其封灌方法 | |
| CN207068836U (zh) | 扇出型封装结构 | |
| CN104241499A (zh) | 一种倒装芯片塑封结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Patentee before: SJ Semiconductor (Jiangyin) Corp. |