CN104241499A - 一种倒装芯片塑封结构及制造方法 - Google Patents
一种倒装芯片塑封结构及制造方法 Download PDFInfo
- Publication number
- CN104241499A CN104241499A CN201410292980.7A CN201410292980A CN104241499A CN 104241499 A CN104241499 A CN 104241499A CN 201410292980 A CN201410292980 A CN 201410292980A CN 104241499 A CN104241499 A CN 104241499A
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- resin
- limit
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004033 plastic Substances 0.000 title claims abstract description 42
- 229920003023 plastic Polymers 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000011347 resin Substances 0.000 claims abstract description 39
- 229920005989 resin Polymers 0.000 claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 14
- 238000004382 potting Methods 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 4
- -1 polytetrafluoroethylene Polymers 0.000 claims description 3
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 3
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 3
- 238000007711 solidification Methods 0.000 claims description 3
- 230000008023 solidification Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000011031 large-scale manufacturing process Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本发明公开了一种倒装芯片塑封结构及制造方法,涉及半导体技术领域,本发明通过在所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;所述塑封结构中填充的树脂的高度与限高块相同。本发明通过使用不同高度的限高块即可制作不同封装高度的封装结构,具有无须制造不同的高精度模具,成本低的技术效果。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种倒装芯片塑封结构及制造方法。
背景技术
在半导体技术领域中,常用的倒装芯片塑封结构及方法通常是将芯片倒装焊接在基板上,然后进行涂胶填充,然后在通过模具进行塑封,进而将整个芯片上方用树脂包封后,在基板的背面进行凸点制造,即可完成整个封装过程。
但是,本领域的技术人员通过研究发现现有技术中存在如下不足:
这种塑封结构和方法虽然简单且易于量产,但是需要制作高精度的模具,且对于不同封装高度,需要制造不同的模具,由于模具制作成本高昂,导致这个制作成本高昂。
发明内容
本发明实施例提供一种倒装芯片塑封结构及制造方法,用于解决现有技术中倒装芯片塑封结构和制造方法中需要制作高精度模具,且需要根据不同的封装高度制造不同模具的技术问题,具有无须制造不同高度模具、制造成本低的技术效果。
本申请通过本申请的一实施例提供如下技术方案:
一种倒装芯片塑封结构,所述结构包括:芯片;基板,所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;所述塑封结构中填充的树脂的高度与限高块相同。
进一步的,所述结构还包括:凸点,所述凸点设置于所述基板的第二面,且所述第一面和第二面为相反的面。
进一步的,所述结构还包括:底涂材料,所述底涂材料设置于所述基板与所述芯片之间。
进一步的,所述塑封板为聚四氟乙烯板,或者表面涂有聚四氟乙烯的金属板。
进一步的,所述塑封树脂为底涂材料或者为同时能够完成底涂和塑封的MUF树脂。
本申请通过本申请的一实施例还提供另一技术方案:
一种倒装芯片塑封结构的制造方法,所述方法包括:将所述芯片倒装焊接到所述基板的第一面;在所述芯片的凸点处填充底涂材料;在所述基板的第一面贴所述限高块;在所述基板的第一面上填充树脂,将塑封板压在树脂的表面,并排掉树脂中的气泡,固化;去除所述塑封板。
进一步的,所述方法还包括:采用流动性好的液体树脂在低温填充的方式填充树脂,然后固化。
进一步的,在所述基板的第一面贴所述限高块之后,还包括:采用高温下流动性好的树脂进行树脂的填充灌封,然后固化。
进一步的,所述方法还包括:所述芯片和所述限高块通过贴片的方式粘贴在所述基板的第一面。
进一步的,所述方法还包括:在所述基板的第二面植球。
本发明实施例的有益效果如下:
本发明一实施例提供的一种倒装芯片塑封结构及制造方法,通过在所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;形成的封装结构中填充树脂的高度与限高块相同。本发明通过使用不同高度的限高块即可制作不同封装高度的封装结构,具有无须制造不同的高精度模具,成本低的技术效果。
进一步的,通过不同限高块的使用,具有适用小批量生产,也适用大规模生产的技术效果。
进一步的,限高块直接贴在所述基板上,具有无需额外的制作工艺和设备,工艺简单的技术效果。
附图说明
图1为本发明一实施例中提供的一种倒装芯片塑封结构示意图;
图2为本发明一实施例中提供的一种倒装芯片塑封结构的制造方法的流程示意图;
图3-8为本发明一实施例中提供的一种倒装芯片塑封结构的制造方法的示意图。
具体实施方式
本发明一实施例提供的一种倒装芯片塑封结构及制造方法,通过在所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;形成的封装结构中填充树脂的高度与限高块相同。本发明通过使用不同高度的限高块即可制作不同封装高度的封装结构,具有无须制造不同的高精度模具,成本低的技术效果。
为使本申请一实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
【实施例一】
为使本领域技术人员能够更详细了解本发明,以下结合附图对本发明进行详细描述。
如图1所述,图1为本发明一实施例中一种带有散热结构的倒装芯片塑封结构,其中,所述结构包括:
芯片1;
基板2,所述基板2的第一面21上设置有所述芯片1,其中所述芯片1距离所述基板具有第一距离a;
限高块3,所述限高块3设置于所述基板2的第一面21上,其中所述限高块3距离基板2具有第二距离b,其中,所述第一距离a小于第二距离b;
形成的塑封结构中填充的树脂4的高度与限高块3相同。
进一步的,所述结构还包括:
凸点5,所述凸点5设置于所述基板2的第二面22,且所述第一面21和第二面22为相反的面。
进一步的,所述结构还包括:
底涂材料6,所述底涂材料6设置于所述基板2与所述芯片1之间。具体来说,对于本申请来说,底涂材料6可以选用设置于所述基板2和所述芯片1之间,也可以选用不设置的方式。
进一步的,限高块3可以采用不同的高度,通过限高块3不同高度的设计,可以限制最后树脂填充的高度,进而实现塑封结构不同的封装高度,进而达到无需制作不同高度的高精度模具,达到节省成本,同时也满足小批量样品的制作,也满足大批量样品的制造。进一步的,限高块3可以是金属、塑料、硅等物质。进一步的,限高块3可以是圆形、方形等结构。进一步的,限高块3可以通过粘贴,也可以通过键合到基板上。
【实施例二】
如图2-8所示,本发明实施例还提供一种倒装芯片塑封结构的制造方法,所述方法包括:
步骤110:将所述芯片1倒装焊接到所述基板2的第一面21;
步骤120:在所述芯片1的凸点处填充底涂材料6;
步骤130:在所述基板2的第一面21贴所述限高块3;
步骤140:在基板2的第一面21上填充树脂4,将所述塑封板8压在树脂4的表面,并排掉树脂中的气泡,固化;
步骤150:去除所述塑封板8。
进一步的,所述方法还包括:采用流动性好的液体树脂在低温填充的方式填充树脂,然后固化。
其中,该方法采用低温填充的方式,其树脂采用流动性好的液体树脂,比如底填胶underfill,然后固化。
进一步的,填充树脂还可以采用高温填充的方式,比如在步骤130中的高温环境下进行,此时树脂采用高温下流动性好的树脂进行树脂的填充灌封,然后固化。
进一步的,所述方法还包括:
所述芯片1和所述限高块3通过贴片的方式粘贴在所述基板2的第一面21。
进一步的,所述方法还包括:
步骤160:在所述基板2的第二面22植球,形成凸点6。
进一步的,所述塑封板7为聚四氟乙烯板,或者表面涂有聚四氟乙烯的金属板。
进一步的,所述树脂4为底涂材料或者为同时能够完成底涂和塑封的MUF树脂。
本发明所提供的一种倒装芯片塑封结构及制造方法具有如下技术效果:
本发明一实施例提供的一种倒装芯片塑封结构及制造方法,通过在所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;形成的封装结构中填充树脂的高度与限高块相同。本发明通过使用不同高度的限高块即可制作不同封装高度的封装结构,具有无须制造不同的高精度模具,成本低的技术效果。
进一步的,通过不同限高块的使用,具有适用小批量生产,也适用大规模生产的技术效果。
进一步的,限高块直接贴在所述基板上,具有无需额外的制作工艺和设备,工艺简单的技术效果。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种倒装芯片塑封结构,其特征在于,所述结构包括:
芯片;
基板,所述基板的第一面上设置所述芯片,其中所述芯片距离所述基板具有第一距离;
限高块,所述限高块设置于所述基板的第一面上,其中所述限高块距离基板具有第二距离,其中,所述第一距离小于第二距离;
所述塑封结构中填充的树脂的高度与限高块相同。
2.如权利要求1所述的结构,其特征在于,所述结构还包括:
凸点,所述凸点设置于所述基板的第二面,且所述第一面和第二面为相反的面。
3.如权利要求1所述的结构,其特征在于,所述结构还包括:
底涂材料,所述底涂材料设置于所述基板与所述芯片之间。
4.如权利要求1所述的结构,其特征在于,所述塑封板为聚四氟乙烯板,或者表面涂有聚四氟乙烯的金属板。
5.如权利要求1所述的结构,其特征在于,所述塑封树脂为底涂材料或者为同时能够完成底涂和塑封的MUF树脂。
6.一种倒装芯片塑封结构的制造方法,其特征在于,所述方法包括:
将所述芯片倒装焊接到所述基板的第一面;
在所述芯片的凸点处填充底涂材料;
在所述基板的第一面贴所述限高块;
在所述基板的第一面上填充树脂,将塑封板压在树脂的表面,并排掉树脂中的气泡,固化;
去除所述塑封板。
7.如权利要求6所述的方法,其特征在于,所述方法还包括:
采用流动性好的液体树脂在低温填充的方式填充树脂,然后固化。
8.如权利要求6所述的方法,其特征在于,在所述基板的第一面贴所述限高块之后,还包括:
采用高温下流动性好的树脂进行树脂的填充灌封,然后固化。
9.如权利要求6所述的方法,其特征在于,所述方法还包括:
所述芯片和所述限高块通过贴片的方式粘贴在所述基板的第一面。
10.如权利要求6所述的方法,其特征在于,所述方法还包括:
在所述基板的第二面植球,形成凸点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410292980.7A CN104241499A (zh) | 2014-06-25 | 2014-06-25 | 一种倒装芯片塑封结构及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410292980.7A CN104241499A (zh) | 2014-06-25 | 2014-06-25 | 一种倒装芯片塑封结构及制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104241499A true CN104241499A (zh) | 2014-12-24 |
Family
ID=52229221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410292980.7A Pending CN104241499A (zh) | 2014-06-25 | 2014-06-25 | 一种倒装芯片塑封结构及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104241499A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010001070A1 (en) * | 1998-12-22 | 2001-05-10 | Neopac Semiconductor Corp. | Method for improving the liquid dispensing of IC packages |
CN1641865A (zh) * | 2004-01-09 | 2005-07-20 | 日月光半导体制造股份有限公司 | 覆晶封装体 |
US6949404B1 (en) * | 2002-11-25 | 2005-09-27 | Altera Corporation | Flip chip package with warpage control |
CN201407528Y (zh) * | 2009-05-07 | 2010-02-17 | 深圳市劲升迪龙科技发展有限公司 | 一种大功率led灯 |
CN101976662A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的输出端扇出型倒装芯片封装结构 |
CN103794576A (zh) * | 2014-01-26 | 2014-05-14 | 清华大学 | 一种封装结构及封装方法 |
EP1804302B1 (en) * | 2005-12-27 | 2016-03-09 | Shinko Electric Industries Co., Ltd. | Light emitting semiconductor device and method for manufacturing the same |
-
2014
- 2014-06-25 CN CN201410292980.7A patent/CN104241499A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20010001070A1 (en) * | 1998-12-22 | 2001-05-10 | Neopac Semiconductor Corp. | Method for improving the liquid dispensing of IC packages |
US6949404B1 (en) * | 2002-11-25 | 2005-09-27 | Altera Corporation | Flip chip package with warpage control |
CN1641865A (zh) * | 2004-01-09 | 2005-07-20 | 日月光半导体制造股份有限公司 | 覆晶封装体 |
EP1804302B1 (en) * | 2005-12-27 | 2016-03-09 | Shinko Electric Industries Co., Ltd. | Light emitting semiconductor device and method for manufacturing the same |
CN201407528Y (zh) * | 2009-05-07 | 2010-02-17 | 深圳市劲升迪龙科技发展有限公司 | 一种大功率led灯 |
CN101976662A (zh) * | 2010-09-27 | 2011-02-16 | 清华大学 | 一种无基板的输出端扇出型倒装芯片封装结构 |
CN103794576A (zh) * | 2014-01-26 | 2014-05-14 | 清华大学 | 一种封装结构及封装方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895539A (zh) * | 2016-06-08 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
CN105895539B (zh) * | 2016-06-08 | 2018-08-10 | 华进半导体封装先导技术研发中心有限公司 | 芯片倒装封装中间结构和倒装封装结构及倒装封装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104241218A (zh) | 一种带有散热结构的倒装芯片塑封结构及制造方法 | |
CN104332462B (zh) | 一种芯片倾斜堆叠的圆片级封装单元及其封装方法 | |
CN104241217A (zh) | 一种芯片背面裸露的扇出型封装结构及制造方法 | |
CN105470209A (zh) | 半导体封装件及其制法 | |
CN104241144A (zh) | 一种芯片塑封结构的制造方法 | |
CN104064532A (zh) | 一种带有散热结构的器件封装结构及制造方法 | |
CN102431950A (zh) | 一种双层mems器件堆叠封装件及其生产方法 | |
CN202275714U (zh) | 陶瓷电容器 | |
CN104241499A (zh) | 一种倒装芯片塑封结构及制造方法 | |
CN102097340A (zh) | 用cob灌胶封装制作smd的方法 | |
CN203013712U (zh) | 一种三维芯片的金属键合结构 | |
CN104241216A (zh) | 一种封装高度可控的扇出型封装结构及制造方法 | |
CN104600041A (zh) | 一种双面散热半导体的封装结构及其封装方法 | |
CN104064557B (zh) | 一种芯片背面裸露的重构晶圆结构及制造方法 | |
CN104617002A (zh) | 一种半导体封装方法及结构 | |
CN104465548A (zh) | 一种三维柔性封装结构及其注塑成型方法 | |
CN104064531A (zh) | 一种焊球控制封装高度的器件封装结构及制造方法 | |
CN104201166A (zh) | 低成本tsv转接板及其制造工艺 | |
CN103531550A (zh) | 改进的小间距塑封的封装结构及封装方法 | |
CN204216033U (zh) | 引线框架、半导体封装体 | |
CN103400813B (zh) | 柔性基板封装结构及其封灌方法 | |
CN107195553B (zh) | 一种改善边缘形貌的成型方法 | |
CN104465586B (zh) | 一种圆片级封装结构及其工艺方法 | |
CN104103633A (zh) | 一种封装高度可控的重构晶圆结构及制造方法 | |
CN103779306B (zh) | 一种封装结构、封装方法及在封装方法中使用的模板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141224 |
|
RJ01 | Rejection of invention patent application after publication |