CN107045370A - 一种具有高阶温度补偿的带隙基准电压源电路 - Google Patents

Abstract

本发明的目的是提供一种具有高阶温度补偿的带隙基准电压源电路。根据本发明的具有高阶温度补偿的带隙基准电压源电路包括启动电路、偏置电路、正温度电流产生电路、负温度电流产生电路、高阶温度补偿电流产生电路、电流叠加电路及带隙基准电压产生电路；其中，所述高阶温度补偿电流产生电路用于产生高阶温度补偿电流，通过将高阶温度补偿电流产生电路所产生的电压与一阶带隙基准电压中非线性温度项相抵消，得到具有高阶温度补偿的带隙基准电压源电路。与现有技术相比，本发明具有以下优点：仅在一阶带隙基准电压源基础上增加了少量元器件，极大的简化了高阶温度补偿电路，在保证一阶精度的基础上，有效的进行高阶温度补偿，并且成本较低。

Description

一种具有高阶温度补偿的带隙基准电压源电路

技术领域

本发明涉及电子技术领域，尤其涉及一种具有高阶温度补偿的带隙基准电压源电路。

背景技术

现有技术中，带隙基准源作为模拟集成电路中应用最广泛的基本电路，大量应用于高精度模拟集成电路中，如LED驱动电路，DC/DC变换器，AC/DC变换器、高精度ADC或DAC中，随着模拟集成电路的不断发展，对带隙基准源的精度、低温漂、稳定性等特性提出越来越高的要求，有些电路中的带隙基准源的特性甚至直接影响***最重要参数的性能和精度。

集成电路中集成的功率开关管工作时发热会导致芯片内部温度升高，那么带隙基准的温度特性会影响***性能与温度的关系，传统一阶带隙基准电路通常是由具有正温度系数的基极-发射极电压之差(△VBE)和具有负温度系数的基极-发射极电压(VBE)按一定比例相加，抵消二者的温度系数得到零温度的带隙基准电压源，理论中可知△VBE是随温度线性上升，而VBE中包含温度线性项和温度高阶项，高阶温度补偿可以抵消VBE中的温度高阶项，使基准电压具有更低的温度漂移。

图1和图2分别示出了一个示例性的带隙基准电压一阶温度补偿原理和高阶温度补偿原理的示意图。

如图1所示，两条虚线分别为两个面积不同的三极管VBE电压之差△VBE和一个三极管VBE电压，利用具有正温度系数的△VBE和具有负温度系数的VBE按照一定比例相加，得到一阶带隙基准温度补偿电路VREF，即图1中实线，一阶带隙基准通常具有十几ppm/℃到几十ppm/℃的温度漂移。

如图2所示，三条虚线中除了利用VBE和△VBE形成一阶带隙基准电压，还利用了一个非线性项VNL对VBE中的非线性项进行补偿，非线性补偿电压VNL通常可以采用温度的指数、对数或二次项进行补偿，通常能达到几个ppm/℃甚至更低。由于VBE中的非线性项为T*lnT形式。

然而，现有的带隙基准高阶温度补偿方案存在以下问题：1)补偿电路元器件过多，增加了补偿量随工艺、温度、失配波动的风险；2)电路设计本身会随失配导致补偿的精度较差；3)某些电路的过多粗糙的理论近似结果带来的实际带隙基准高阶温度补偿精度差。

发明内容

本发明的目的是提供一种具有高阶温度补偿的带隙基准电压源电路。

根据本发明的一个方面，提供了一种具有高阶温度补偿的带隙基准电压源电路，其特征在于，包括启动电路、偏置电路、正温度电流产生电路、负温度电流产生电路、高阶温度补偿电流产生电路、电流叠加电路及带隙基准电压产生电路；

其中，所述高阶温度补偿电流产生电路用于产生高阶温度补偿电流，通过将高阶温度补偿电流产生电路所产生的电压与一阶带隙基准电压中非线性温度项相抵消，得到具有高阶温度补偿的带隙基准电压源电路。

与现有技术相比，本发明具有以下优点：根据本发明的具有高阶温度补偿的带隙基准电压源电路通过在一阶带隙基准电压源基础上增加高阶温度补偿电路，使其产生的高阶补偿电压能有效抵消一阶带隙基准电压中的非线性项温度系数，从而得到具有高阶温度补偿的带隙基准电压源电路；并且，根据本发明的具有高阶温度补偿的带隙基准电压源电路仅在一阶带隙基准电压源基础上增加了少量元器件，极大的简化了高阶温度补偿电路，从而避免由于引入更多的由工艺、温度、失配而引入的偏差，在保证一阶精度的基础上，有效的进行高阶温度补偿，并且成本较低。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1示出了一个示例性的带隙基准电压一阶温度补偿原理的示意图；

图2示出了一个示例性的带隙基准电压高阶温度补偿原理的示意图；

图3示出了根据本发明的一个优选实施例的具有高阶温度补偿的带隙基准电压源电路的示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式

下面结合附图对本发明作进一步详细描述。

图3示意出了根据本发明的一个优选实施例的具有高阶温度补偿的带隙基准电压源电路的示意图。

参照图3，所述带隙基准电压源电路包括启动电路1、偏置电路2、正温度电流产生电路3、负温度电流产生电路4、高阶温度补偿电流产生电路5和电流叠加电路及带隙基准电压产生电路6。

其中，所述启动电路1用于在电源上电时，启动电路帮助基准电路脱离“零”兼并点，使其进入正常工作状态，基准建立后，将启动电路关断。

其中，所述启动电路1包括启动电阻R1，NMOS管：MN1、MN2和MN5。其中，MN1和MN2组成电流镜，MN5为下拉管。

其中，启动电阻R1的一端与电源相连，另一端与MN1的漏极和栅极，以及MN2的栅极相连；MN2的漏极与偏置电路2中MP1的栅极、正温度电流产生电路3中MP3和MP5的栅极相连；MN5的漏极与MN1和MN2的栅极相连，MN5的栅极与基准电压VBG相连；MN1、MN2和MN5的源极与地相连。

其中，所述偏置电路2用于为基准电路中的PMOS共源共栅电路中的共栅级提供栅极偏置电压。所述偏置电路2包括PMOS管：MP1和MP2，NMOS管：MN3和MN4。其中，MN3和MN4组成电流镜。

其中，MP1和MP2的源极与电源相连，MP1的漏极与MN3的栅极、漏极以及MN4的栅极相连；MN3和MN4的源极与地相连，MN4的漏极与MP2的栅极和漏极相连。

其中，所述正温度电流产生电路3用于产生正温度系数电流IPTAT。所述正温度电流产生电路3包括PMOS管MP3、MP4、MP5和MP6，放大器OP1，PNP管：Q1和Q2，以及电阻R2。其中，MP3和MP4、MP5和MP6分别组成共源共栅电路。

其中，OP1的正相输入端与电阻R2的一端、MP4的漏极相连，OP1的负相输入端与Q2的发射极、MP6的漏极相连，OP1的输出端与MP3和MP5的栅极、启动电路1中MN2的漏极、偏置电路2中MP1的栅极相连；MP4和MP6的栅极与启动电路1中MP2的栅极、漏极相连；MP3和MP5的漏极分别与MP4和MP6的源极相连；电阻R2的另一端与Q1的发射极相连；Q1和Q2的基极和集电极都与地相连。

其中，所述负温度电流产生电路4用于产生负温度系数电流I_CTAT。所述负温度电流产生电路4包括放大器OP2，PMOS管：MP7和MP8，以及电阻R3，所述负温度电流产生电路4复用了正温度电流产生电路3中的Q2。

其中，OP2的正相输入端与电阻R3的一端、MP8的漏极，以及高阶温度补偿电流产生电路5中的电阻R4的一端相连，R3的另一端与地相连；放大器OP2的负相输入端与正温度系数电流产生电路3中Q2的发射极、OP1的负相输入端、以及MP6的漏极相连，OP2的输出端与MP7的栅极、MP9，以及MP13相连；MP7的源极与电源相连，其漏极与MP8的源极相连；MP8的栅极与MP2的栅极相连。

其中，所述高阶温度补偿电流产生电路5用于产生高阶温度补偿电流，通过将高阶温度补偿电流产生电路5所产生的电压与一阶带隙基准电压中非线性温度项相抵消，得到具有高阶温度补偿的带隙基准电压源电路。

具体地，所述高阶温度补偿电流产生电路5通过复用一阶带隙基准电路中流过正温度电流产生电路3中的三极管与高阶温度补偿电流产生电路5中流过零温度系数的三极管的电压的差值，使得该差值与一阶带隙基准电压中非线性温度项相抵消，从而得到具有高阶温度补偿的带隙基准电压源电路。

所述高阶温度补偿电流产生电路5包括电阻R4、PNP管Q3、PMOS管：MP9、MP10、MP11和MP12，所述高阶温度补偿电流产生电路5复用了正温度电流产生电路3中的Q2和负温度电流产生电路4中的放大器OP2。其中，MP9、MP10、MP11和MP12组成共源共栅电路。

其中，电阻R4的一端与R3的一端、放大器OP2正相输入端、以及MP8的漏极相连，电阻R4的另一端与Q3的发射极、MP10和MP12的漏极相连；Q3的基极和集电极与地相连；MP10和MP12的栅极与MP8的栅极、MP4的栅极、MP6的栅极、以及MP2的栅极和漏极相连，MP10与MP12的源极分别与MP9和MP11的漏极相连；MP9的栅极与MP7的栅极、放大器OP2的输出端连接在一起；MP11的栅极与MP1、MP3、MP5的栅极、MN2漏极以及放大器OP1的输出端相连，MP9和MP11的源极与电源相连。

其中，所述电流叠加电路及带隙基准电压产生电路6用于将负温度系数电流、正温度系数电流以及补偿电流按照一定比例叠加，并流过电阻R5产生带隙基准电压V_BG。

其特征在于，所述电流叠加电路及带隙基准电压产生电路包括PMOS管：MP13、MP14、MP15、MP16，和电阻R5。其中，MP13、MP14、MP15和MP16组成共源共栅电路。

其中，MP13的栅极与MP7和MP9的栅极相连；MP15的栅极与MP1、MP3、MP5、MP11的栅极相连；MP13和MP15的源极与电源相连，MP13的漏极和MP15的漏极分别与MP14的源极和MP16的源极相连；MP14和MP16的栅极与MP2、MP4、MP6、MP8、MP10、MP12的栅极相连，MP14和MP16的漏极与电阻R5的一端、MN5的栅极相连；电阻R5的另一端与地相连。

下面结合图3来详细阐述根据本发明的具有高阶温度补偿的带隙基准电压源电路的高阶温度补偿原理及实现方法。

参照图3，启动时，电源电压上升，R1支路电流通过电流镜镜像到MN2，MN2将MP3与MP5的栅极电压拉低，使正温度系数电流产生电路脱离“零”兼并点，正温度电流产生电路建立，V_BE2电压为0.7V左右，此时放大器OP2的正向输入端电压为零，放大器OP2输出端将MP7和MP9以及MP13的栅极电压拉低，负温度系数电流产生电路建立。同时，MP2为共源共栅电路的共栅级提供栅极偏置，基准电压V_BG建立后，MN5开启将MN1和MN2的栅极拉低，启动完成。

工作时，放大器OP1的输出端通过调整MP3和MP5的栅极使得放大器OP1正、负相输入端电压相等，因此可得到通过R2的电流，即具有正温度系数电流I_PTAT为：

其中n为Q1和Q2的个数比。

同理，放大器OP2通过调整MP7的栅极使得放大器OP2的正相输入端电压与负相输入端电压V_BE2相等，因此电阻R3的电流，即具有负温度系数的电流I_CTAT为：

若无高阶温度补偿电流产生电路5，则通过电流叠加电路将I_PTAT电流和I_CTAT相加，再流过电阻R5得到一阶温度补偿带隙基准电压为：

V_BE电压与温度的关系为：

其中，V_G0表示硅的带隙基准电压；T₀表示室温；V_BE0表示室温时的V_BE电压；γ表示与工艺相关的温度系数，取值为3.6～4；J_c表示BJT集电极电流密度。J_c和温度的关系为：

将J_c带入公式(4)中得到：

因此可知公式(3)中，V_BE2项中含有温度高阶项。

若BJT流过的电流为零温度系数电流，则α＝0，若BJT流过I_PTAT电流则α＝1。R4电阻的一端电压值与流过I_PTAT电流的Q2管的V_BE电压值相等，R4电阻的另一端电压等于流过零温度系数电流的Q3的V_BE电压，因此，流过电阻R4的电流，即补偿电流为：

其中，m为Q3管和Q2管的个数比；A2、A3分别为Q2管和Q3管的面积。从公式(7)中可以看出I_PTAT+I_CTAT+2I_NL为零温度系数量，而I_PTAT为正温度系数量，因此补偿电流I_NL具有T*lnT形式，可利用此项抵消V_BE中非线性项。

通过公式(6)计算I_NL也可以得出I_NL与温度的关系，利用流过I_PTAT电流的Q2的V_BE2电压减去流过零温度系数的Q3的V_BE3电压，有：

由于Q2流过的电流为I_PTAT，而Q3流过的电流为I_PTAT+I_CTAT+2I_NL，所以V_{BE2_0}不等于V_{BE3_0}。

优选地，为了使此两项能相约，IQ2和IQ3分别表示流过Q2和Q3的电流，要保证IQ2:IQ3＝A2:A3＝1:m。通过对高阶补偿原理中的V_{BE2_0}与V_{BE3_0}相约条件进行了进一步的严格控制，即IQ2：IQ3＝A3:A2＝1:m，使得补偿电流这种微小的电流尽可能少的受到失调或理论分析中不严谨的近似导致的补偿电流精度很差的影响。

在调节一阶带隙基准时，I_PTAT与I_CTAT在常温时近似相等，因此可以设置m的值为2，使得V_{BE2_0}与V_{BE3_0}相约，最后得到I_NL为：

由于补偿电流I_NL与I_PTAT和I_CTAT相比很小，因此不宜用单独的电流镜镜像，因为较小的电流使得电流镜工作在亚阈值区，阈值电压(VTH)失配使得电流随VGS呈指数关系增长，对电流的影响比工作在强反型区的影响更大，因为强反型区工作的MOS管电流随VGS呈平方关系增长，因此利用原有的负温度系数电流产生电路中的共源共栅管MP7和MP8，将I_NL与I_CTAT相叠加并一起镜像出去，这样使得MP7和MP8都工作在强反型区。加入I_NL修正后的Q3集电极电流为：

I_C3＝I_PTAT+I_CTAT+2I_NL (10)

MP7中的电流为I_CTAT+I_NL，并镜像给电流叠加电路中的MP13；同时MP5中电流为I_PTAT，并镜像给电流叠加电路中的MP15，MP13电流和MP15电流经过电流叠加后，并令R4＝R3后，得到零温度系数电流I_constant为：

此电流流过电阻R5，并令R5＝R3后，得到的具有高阶温度补偿的带隙基准电压为：

根据本发明的具有高阶温度补偿的带隙基准电压源电路通过在一阶带隙基准电压源基础上增加高阶温度补偿电路，使其产生的高阶补偿电压能有效抵消一阶带隙基准电压中的非线性项温度系数，从而得到具有高阶温度补偿的带隙基准电压源电路；并且，根据本发明的具有高阶温度补偿的带隙基准电压源电路仅在一阶带隙基准电压源基础上增加了少量元器件，极大的简化了高阶温度补偿电路，从而避免由于引入更多的由工艺、温度、失配而引入的偏差，在保证一阶精度的基础上，有效的进行高阶温度补偿，并且成本较低。

需要说明的是，图3所示的具有高阶温度补偿的带隙基准电压源电路仅为说明本发明的较佳示例，并非限制本发明保护范围。任何依据本发明构思范围进行的，包括对PNP管调换成NPN管，PMOS管调换成NMOS管，对电路的局部构造的变更、在本发明提供构思下对电路实现方法的变更，以及其它非实质性的替换、修改或修饰等，均属于本发明保护范围之内。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化涵括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。此外，显然“包括”一词不排除其他单元或步骤，单数不排除复数。***权利要求中陈述的多个单元或装置也可以由一个单元或装置通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (8)

1.一种具有高阶温度补偿的带隙基准电压源电路，其特征在于，包括启动电路、偏置电路、正温度电流产生电路、负温度电流产生电路、高阶温度补偿电流产生电路、电流叠加电路及带隙基准电压产生电路；

其中，所述高阶温度补偿电流产生电路用于产生高阶温度补偿电流，通过将高阶温度补偿电流产生电路所产生的电压与一阶带隙基准电压中非线性温度项相抵消，得到具有高阶温度补偿的带隙基准电压源电路。

2.根据权利要求1所述的带隙基准电压源电路，其特征在于，所述启动电路包括启动电阻R1、NMOS管：MN1、MN2和MN5；

其中，启动电阻R1的一端与电源相连，另一端与MN1的漏极和栅极，以及MN2的栅极相连；MN2的漏极与偏置电路中MP1的栅极、正温度电流产生电路中MP3和MP5的栅极相连；MN5的漏极与MN1和MN2的栅极相连，MN5的栅极与基准电压VBG相连；MN1、MN2和MN5的源极与地相连。

3.根据权利要求1所述的带隙基准电压源电路，其特征在于，所述偏置电路包括PMOS管：MP1和MP2，NMOS管：MN3和MN4；

其中，MP1和MP2的源极与电源相连，MP1的漏极与MN3的栅极、漏极以及MN4的栅极相连；MN3和MN4的源极与地相连，MN4的漏极与MP2的栅极和漏极相连。

4.根据权利要求1所述的带隙基准电压源电路，其特征在于，所述正温度电流产生电路包括PMOS管：MP3、MP4、MP5和MP6，放大器OP1，PNP管：Q1和Q2，以及电阻R2；

其中，OP1的正相输入端与电阻R2的一端、MP4的漏极相连，OP1的负相输入端与Q2的发射极、MP6的漏极相连，OP1的输出端与MP3和MP5的栅极、MN2的漏极、MP1的栅极相连；MP4和MP6的栅极与MP2的栅极、漏极相连；MP3和MP5的漏极分别与MP4和MP6的源极相连；电阻R2的另一端与Q1的发射极相连；Q1和Q2的基极和集电极都与地相连。

5.根据权利要求1所述的带隙基准电压源电路，其特征在于，所述负温度电流产生电路包括放大器OP2，PMOS管：MP7和MP8，以及电阻R3，所述负温度电流产生电路复用了正温度电流产生电路中的Q2；

其中，OP2的正相输入端与电阻R3的一端、MP8的漏极，以及高阶温度补偿电流产生电路中的电阻R4的一端相连，R3的另一端与地相连；放大器OP2的负相输入端与Q2的发射极、OP1的负相输入端、以及MP6的漏极相连，OP2的输出端与MP7的栅极、高阶温度补偿电路中MP9，以及电流叠加电路MP13相连；MP7的源极与电源相连，其漏极与MP8的源极相连；MP8的栅极与MP2的栅极相连。

6.根据权利要求所述的带隙基准电压源电路，其特征在于，所述高阶温度补偿电流产生电路包括电阻R4、PNP管Q3、PMOS管：MP9、MP10、MP11和MP12，所述高阶温度补偿电流产生电路复用了正温度电流产生电路中的Q2和负温度电流产生电路中的放大器OP2。

其中，电阻R4的一端与R3的一端、放大器OP2正相输入端、以及MP8的漏极相连，电阻R4的另一端与Q3的发射极、MP10和MP12的漏极相连；Q3的基极和集电极与地相连；MP10和MP12的栅极与MP8的栅极、MP4的栅极、MP6的栅极、以及MP2的栅极和漏极相连，MP10与MP12的源极分别与MP9和MP11的漏极相连；MP9的栅极与MP7的栅极、放大器OP2的输出端连接在一起；MP11的栅极与MP1、MP3、MP5的栅极、MN2漏极以及放大器OP1的输出端相连，MP9和MP11的源极与电源相连。

7.根据权利要求6所述的带隙基准电压源电路，其特征在于，以m表示Q3和Q2的个数比，A2和A3分别表示Q2和Q3的面积，IQ2和IQ3分别表示流过Q2和Q3的电流，则IQ2:IQ3＝A2:A3＝1:m。

8.根据权利要求所述的带隙基准电压源电路，其特征在于，所述电流叠加电路及带隙基准电压产生电路包括PMOS管：MP13、MP14、MP15、MP16，和电阻R5。

其中，MP13的栅极与MP7和MP9的栅极相连；MP15的栅极与MP1、MP3、MP5、MP11的栅极相连；MP13和MP15的源极与电源相连，MP13的漏极和MP15的漏极分别与MP14的源极和MP16的源极相连；MP14和MP16的栅极与MP2、MP4、MP6、MP8、MP10、MP12的栅极相连，MP14和MP16的漏极与电阻R5的一端、MN5的栅极相连；电阻R5的另一端与地相连。