CN115016591B - 一种低温漂的带隙基准电路 - Google Patents

Abstract

明公开了一种低温漂的带隙基准电路，包括：一阶带隙基准电路，所述一阶带隙基准电路输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、偏置于PTAT电流的电压VBE和一阶补偿的带隙基准电压VREF；所述带隙基准电路还包括：一阶零温电流电路和高阶带隙基准电路；所述高阶带隙基准电路包括：PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P6、NMOS管N1、NMOS管N2、NMOS管N3、电阻R3、三极管Q3和三极管Q4；所述一阶零温电流电路包括：PMOS管P5、电阻R2、放大器A1和op电路；本发明实现了低于5ppm/℃的低温漂的带隙基准电路。

Description

一种低温漂的带隙基准电路

技术领域

本发明涉及一种带隙基准电路技术领域，具体为一种低温漂的带隙基准电路。

背景技术

带隙基准源广泛应用于各类集成电路之中，在现代集成电路日益发展的今天，带隙基准源扮演了极其重要的角色，在模数转换器和数模转换器以及一些模拟和数字电路中，带隙基准源起着至关重要的作用，它的温度特性和抗噪声能力直接决定了整体电路的精度和性能；

目前的带隙基准电路为了确保电路拥有良好的性能和足够精准的精度，无法实现低于5ppm/℃的温度系数的情况下保证整体电路最低的工作电压大于2V；

现有技术已经不能满足现阶段人们的需求，基于现状，急需对现有技术进行改革。

发明内容

本发明的目的在于提供一种低温漂的带隙基准电路，以解决上述背景技术中提出的问题。

本发明提供如下技术方案一种低温漂的带隙基准电路，包括：一阶带隙基准电路，一阶零温电流电路和高阶带隙基准电路；

所述一阶带隙基准电路输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、VBE(偏置于PTAT电流的电压)和VREF(一阶补偿的带隙基准电压)；

所述高阶带隙基准电路包括：PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P6、NMOS管N1、NMOS管N2、NMOS管N3、电阻R3、三极管Q3和三极管Q4；

所述IPTAT1通过电阻R3加载到三极管Q4的发射极，且IPTAT1还加载到PMOS管P4的栅极，所述IPTAT2加载到PMOS管P3、PMOS管P4的源极，所述IPTAT3加载到PMOS管P1、PMOS管P2的源极，所述VBE加载到PMOS管P1的栅极；

所述一阶零温电流电路包括：PMOS管P5、电阻R2、放大器A1和op电路，所述PMOS管P5的源极与PMOS管P6的源极共同耦接供电端VDD，且所述PMOS管P5与PMOS管P6共栅极耦接，所述PMOS管P5的漏极通过耦接电阻R2耦接到供电端VSS，所述PMOS管P5的栅极还耦接到放大器A1的输出端，所述放大器A1的一路输入端加载一阶带隙基准电路输出的VREF，且另一路输入端耦接到PMOS管P5的漏极与电阻R2的连接线上，所述放大器的供电端耦接OP电路；

本发明具有如下技术效果：

本发明设有一阶带隙基准电路，一阶零温电流电路和高阶带隙基准电路，一阶带隙基准电路通过输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、VBE和VREF与一阶零温电流电路和高阶带隙基准电路耦接，通过高阶带隙基准电路输出高阶带隙基准HPREF，并通过EAD仿真软件工具对本发明电路仿真，仿真结果为4.2ppm/℃，小于5ppm/℃，由此可见，本发明实现了低于5ppm/℃的温度系数的带隙基准电路，且带隙基准电路的整体电路中最低的工作电压大于2V。

附图说明

图1为本发明整体电路结构示意图；

图2为本发明一阶带隙基准电路的实施例电路示意图；

图3为本发明OP电路的实施例电路示意图；

图4为通过EAD仿真软件工具对图1电路仿真后输出的高阶补偿的带隙基准电压HPREF曲线仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1，在本发明提供一实施例，用于阐述说明带隙基准电路的结构组成，带隙基准电路包括：一阶带隙基准电路，一阶零温电流电路和高阶带隙基准电路；

所述一阶带隙基准电路输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、VBE(偏置于PTAT电流的电压)和VREF(一阶补偿的带隙基准电压)；

所述高阶带隙基准电路包括：PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P6、NMOS管N1、NMOS管N2、NMOS管N3、电阻R3、三极管Q3和三极管Q4；

在实施例中，所述IPTAT1通过电阻R3加载到三极管Q4的发射极，且IPTAT1还加载到PMOS管P4的栅极，所述IPTAT2加载到PMOS管P3、PMOS管P4的源极，所述IPTAT3加载到PMOS管P1、PMOS管P2的源极，所述VBE加载到PMOS管P1的栅极；所述PMOS管P3的栅极与漏极短接输出高阶带隙基准HPREF，且PMOS管P3的漏极耦接NMOS管N2的漏极，所述PMOS管P1的漏极耦接NMOS管N1的漏极，所述PMOS管P2的漏极耦接NMOS管N3的漏极，且PMOS管P2的栅极一路耦接PMOS管P6的漏极，另一路耦接三极管Q3的发射极；所述NMOS管N2的栅极耦接NMOS管N1的栅极，且NMOS管N1的栅极与漏极短接，所述NMOS管N3的栅极与漏极短接；所述三极管Q3和三极管Q4的基极和集电极均耦接供电端VSS，所述NMOS管N1的源极、NMOS管N2的源极、NMOS管N3的源极耦接供电端VSS；

在实施例中，所述一阶零温电流电路包括：PMOS管P5、电阻R2、放大器A1和op电路，所述PMOS管P5的源极与PMOS管P6的源极共同耦接供电端VDD，且所述PMOS管P5与PMOS管P6共栅极耦接，所述PMOS管P5的漏极通过耦接电阻R2耦接到供电端VSS，所述PMOS管P5的栅极还耦接到放大器A1的输出端，所述放大器A1的一路输入端加载一阶带隙基准电路输出的VREF，且另一路输入端耦接到PMOS管P5的漏极与电阻R2的连接线上，所述放大器的供电端耦接OP电路；

在实施例中，OP电路(OP是运算放大器)有很多种，参考图3，本实施例提供了一种OP电路，包括：直流源、NMOS管NZ11、NMOS管NZ12、PMOS管PZ11和PMOS管PZ12；该OP电路通过直流源供电，且NMOS管NZ11的栅极加载OP电路的正向输入端IP，NMOS管NZ12的栅极加载OP电路的负向输入端IN，输出端OUT加载到放大器A1的供电端；OP电路是一种NMOS作为输入的普通运算放大器，实现的功能是IP≈IN。

本发明提供另一实施例，用于阐述说明本发明实现低于5ppm/℃的低温漂的推论，在实施例中，一阶带隙基准电路输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、VBE(偏置于PTAT电流的电压)、VREF(一阶补偿的带隙基准电压)，其中，IPTAT3∶IPTAT2＝1∶A，A为一个常量；NMOS管N1与N2的宽长比N1∶N2＝1∶A′；其中，A′与A是数值相等的常量，即A＝A′，且在后续的计算公式中统一采用数值A；PMOS管P1与P2的宽长比为1∶1，；PMOS管P3与P4的宽长比为1∶1；PMOS管P1与P3的宽长比P1∶P3＝M∶1，其中M是一个常量；这里不需要明确计算出常量A、M的数值，再通过后续计算高阶带隙基准HPREF时。

参考图2，在实施例中，本发明提供了一阶带隙基准电路的一种实施例，但本发明不局限于图2这一种一阶带隙基准电路，本发明可以适用于任何一种一阶带隙基准的电路。

已知三极管基射电压公式：

其中，V_G0是三极管中的硅在零K温度下的带隙电压；η是工艺相关的常量；K′是玻尔兹曼常数，q是电子电荷，T为工作温度；T_r是参考温度；且I_C为三极管集电极电流，α是温度相关的集电极电流I_C的温度阶数；当I_C是IPTAT时，α≈1；当I_C近似是零温度电流时，α≈0。

参考图2，在实施例中，的其中，三极管Q1和Q2的尺寸比为Q1∶Q2＝1∶N，N为一个常量；

参考图1，在实施例中，OP电路和PMOS管P5构成了负反馈环路，VREF输入到OP电路的负向输入端IN，正向输入端IP和PMOS管P5的漏极连在一起，当IP变高，OP电路输出会变高，输入到PMOS管P5栅极，则PMOS管P5漏极会变低，回到OP电路的IP端，使其变低，形成负反馈，且由放大器的虚短理论可知，OP两个输入端IP＝IN；且流过PMOS管P5的电流为VREF/R2，因为PMOS管P5和PMOS管P6尺寸相同，且源极和栅极电压一样，则流过PMOS管P6的电流也是VREF/R2.其近似为零温电流，所以，三极管Q3的VBE电压中，α≈0，则：

图2中三极管Q1的偏置电流是PTAT电流，所以，三极管Q1的VBE电压中α≈1，则：

由此可以得出：

已知MOS管的饱和电流公式：

I_D＝S*K*(V_GS-V_TH)²

则有以下结论：

S_P1*K*(V_{GS_P1}-V_TH)²+S_P2*K*(V_{GS_P2}-V_TH)²＝I_PTAT3式①

S_P4*K*(V_{GS_P4}-V_TH)²+S_P3*K*(V_{GS_P3}-V_TH)²＝I_PTAT2式②

已知：

PMOS管P1与PMOS管P3的宽长比P1∶P3＝M∶1，PMOS管P1与PMOS管P2的宽长比为1∶1，PMOS管P3与PMOS管P4的宽长比为1∶1，所以：

M*S_P3＝M*S_P4＝S_P1＝S_P2

已知，NMOS管N1与NMOS管N2的宽长比N1∶N2＝1∶A，所以：

S_P3*K*(V_{GS_P3}-V_TH)²＝A*S_P1*K*(V_{GS_P1}-V_TH)²式③

即：A*M*(V_{GS_P1}-V_TH)²＝(V_{GS_P3}-V_TH)²式④；

③代入得：S_P4*K*(V_{GS_P4}-V_TH)²+A*S_P1*K*(V_{GS_P1}-V_TH)²＝I_PTAT2式⑤

已知，IPTAT3∶IPTAT2＝1∶A，且将带入得：

A*M*(V_{GS_P2}-V_TH)²＝(V_{GS_P4}-V_TH)²式⑥

由式④和式⑥得：

即，

因为V_{G_P3}＝HPREF，V_{G_P4}＝V_{BE_Q4}+I_PTAT*R3，可得：

则：

其中，V_{BE_Q4}是α≈1的基射电压，所以高阶补偿的带隙基准电压可得：

再根据公式，即可得到零温度HPREF；

在实施例中，上述推导高阶带隙基准公式中，是理想情况下，实际上，由于受环境影响与元器件的性能影响，公式两项式子不一定会全部等于0，在本次实例使用的工艺，/>和两项式子相加后，得到ΔV≈600uV。其中，V_G0一般取值为1.2V；ΔV为在所选温度范围内输出的高阶补偿的带隙基准电压HPREF的电压差，例如，图4中选择了20℃和70℃，20℃和70℃对应的电压差值就是ΔV；

通过温度系数计算公式：

其中，C_RANGE是所选温度的范围，温度系数TC(Temperature Coefficient)，通常以ppm/℃表示，对于基准电压而言，lppm/℃表示当环境温度在某个参考点(通常是25℃)每变化1℃，输出电压偏离其标称值的百万分之一。

所以可得到具体的温度系数为：

其中，V_G0是25℃时的HPREF电压值，100是选择了-40℃和60℃这个范围，由60-(-40)所得C_RANGE＝100；

通过上述公式的推导，可以得出本发明最终可以实现低于5ppm/℃的低温漂的推论；

参考图4，在实施例中，为了证明上述实施例推导的正确性，本发明通过EAD仿真软件工具，将图1所示的实际电路带入模拟仿真，仿真结果参考图4，图4中的横坐标表示温度，且纵坐标表示高阶补偿的带隙基准电压HPREF，其中，A点是HPREF曲线在-40℃～60℃的最低点，B点是HPREF曲线在-40℃～60℃的最高点，ΔV≈0.5mV，典型值为1.188V，所以，仿真结果为4.2ppm/℃，小于5ppm/℃，由此可见，本发明实现了低于5ppm/℃的温度系数的带隙基准电路。

在实施例中，参考图1，IPTAT1加载到高阶带隙基准电路的支路是对电源电压需求最高的电路部分，该支路电路的最低工作电压决定了整体电路的最低工作电压，计算如下：

VDDmax＝V_{BE_Q4}+IPTAT1*R3+V_{TH_P4}+V_{DSAT_PM2}

其中，V_{DSAT_PM2}为图2中PMOS管PM2管的饱和电压；V_{TH_P4}为PMOS管P4管的阈值电压；V_{BE_Q4}为三极管Q4偏置于PTAT1电流的基极发射电压；

其中，V_{BE_Q4}+IPTAT1*R3≈1.2V，V_{TH_P4}＞0.7V，V_{DSAT_PM2}＞0.15V，所以VDDmax＞2V。

所以本实施例在实现低于5ppm/℃的温度系数的同时，整个带隙基准电路的最低工作电压大于2V。

在实施例中，所有的MOS管的指标是基于5V MOSFET的通用参数做参考，具体根据所选工艺有所变动。

尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种低温漂的带隙基准电路，包括：一阶带隙基准电路，所述一阶带隙基准电路输出与绝对温度成正比的电流IPTAT1、IPTAT2、IPTAT3、偏置于PTAT电流的电压VBE和一阶补偿的带隙基准电压VREF；

其特征在于，实现带隙基准电路的温度系数小于5ppm/℃的低温漂，且整个带隙基准电路的最低工作电压大于2V；

所述带隙基准电路还包括：一阶零温电流电路和高阶带隙基准电路；

所述高阶带隙基准电路包括：PMOS管P1、PMOS管P2、PMOS管P3、PMOS管P4、PMOS管P6、NMOS管N1、NMOS管N2、NMOS管N3、电阻R3、三极管Q3和三极管Q4；

所述IPTAT1通过电阻R3加载到三极管Q4的发射极，且IPTAT1还加载到PMOS管P4的栅极，所述IPTAT2加载到PMOS管P3、PMOS管P4的源极，所述IPTAT3加载到PMOS管P1、PMOS管P2的源极，所述VBE加载到PMOS管P1的栅极，所述PMOS管P3的栅极与漏极短接输出高阶补偿的带隙基准电压HPREF；

所述PMOS管P3的漏极耦接NMOS管N2的漏极，所述PMOS管P1的漏极耦接NMOS管N1的漏极，所述PMOS管P2的漏极耦接NMOS管N3的漏极，且PMOS管P2的栅极一路耦接PMOS管P6的漏极，另一路耦接三极管Q3的发射极；

所述NMOS管N2的栅极耦接NMOS管N1的栅极，且NMOS管N1的栅极与漏极短接，所述NMOS管N3的栅极与漏极短接；

所述三极管Q3和三极管Q4的基极和集电极均耦接供电端VSS，所述NMOS管N1的源极、NMOS管N2的源极、NMOS管N3的源极耦接供电端VSS；

所述一阶零温电流电路包括：PMOS管P5、电阻R2、放大器A1和OP电路；

所述PMOS管P5的源极与PMOS管P6的源极共同耦接供电端VDD，且所述PMOS管P5与PMOS管P6共栅极耦接，所述PMOS管P5的漏极通过耦接电阻R2耦接到供电端VSS，所述PMOS管P5的栅极还耦接到放大器A1的输出端，所述放大器A1的一路输入端加载一阶带隙基准电路输出的VREF，且另一路输入端耦接到PMOS管P5的漏极与电阻R2的连接线上，所述放大器的供电端耦接OP电路。

2.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述OP电路包括：直流源、NMOS管NZ11、NMOS管NZ12、PMOS管PZ11和PMOS管PZ12；

所述OP电路通过直流源供电，且NMOS管NZ11的栅极加载OP电路的正向输入端IP，NMOS管NZ12的栅极加载OP电路的负向输入端IN，所述OP电路输出端OUT加载到放大器A1的供电端。

3.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述一阶带隙基准电路输出与绝对温度成正比的电流IPTAT3:IPTAT2＝1：A，其中A为一个常量。

4.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述NMOS管N1与NMOS管N2的宽长比N1：N2＝1：A′；其中A′为一个常量。

5.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述PMOS管P1与PMOS管P2的宽长比为1:1。

6.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述PMOS管P3与PMOS管P4的宽长比为1:1。

7.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述PMOS管P1与PMOS管P3的宽长比P1:P3＝M:1,其中M是一个常量。

8.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：高阶补偿的带隙基准电压计算公式为：

其中，

V_G0为三极管中的硅在零K温度下的带隙电压，η为工艺相关的常量，K′是玻尔兹曼常数，q是电子电荷，T为工作温度，T_r为参考温度，且I_C为三极管集电极电流，α为温度相关的集电极电流I_C的温度阶数；N为三极管Q1和Q2的尺寸比的一个常量，A为电流IPTAT3与电流IPTAT2电流值大小比的一个常量，M为PMOS管P1与MPOS管P3的宽长比的一个常量。

9.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于：所述带隙基准电路的温度系数小于5ppm/℃的计算公式为：

其中，

ΔV为在所选温度范围内输出的高阶补偿的带隙基准电压HPREF的电压差，ΔV取值为600uV；V_G0为三极管中的硅在零K温度下的带隙电压，V_G0取值为1.2V。

10.根据权利要求1所述的一种低温漂的带隙基准电路，其特征在于，所述带隙基准电路的最低工作电压大于2V的计算公式为：

VDDmax＝V_{BE_Q4}+IPTAT1*R3+V_{TH_P4}+V_{DSAT_PM2}

其中，V_{DSAT_PM2}为PMOS管PM2管的饱和电压；V_{TH_P4}为PMOS管P4管的阈值电压；V_{BE_Q4}为三极管Q4偏置于PTAT1电流的基极发射电压；

其中，V_{BE_Q4}+IPTAT1*R3取值为1.2V，V_{TH_P4}＞0.7V，V_{DSAT_PM2}＞0.15V。