CN115390613B - 一种带隙基准电压源 - Google Patents
一种带隙基准电压源 Download PDFInfo
- Publication number
- CN115390613B CN115390613B CN202211331720.7A CN202211331720A CN115390613B CN 115390613 B CN115390613 B CN 115390613B CN 202211331720 A CN202211331720 A CN 202211331720A CN 115390613 B CN115390613 B CN 115390613B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- reference voltage
- electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种带隙基准电压源,涉及模拟集成电路技术领域,包括启动电路、电源抑制比增强电路和高阶温度补偿的带隙基准电压产生电路,其中启动电路在上电时启动另外两个电路,并在启动完成后与高阶温度补偿的带隙基准电压产生电路脱离;电源抑制比增强电路根据启动电路输出的电压产生高阶温度补偿的带隙基准电压产生电路的工作电压;高阶温度补偿的带隙基准电压产生电路将非线性负温度系数电压和正温度系数电压的加权和作为高阶温度补偿的基准电压输出。本发明引入三极管带有非线性的正温度系数β,减小了带隙基准电压源的温漂系数,实现对带隙基准电压源的高阶温度补偿,提高了带隙基准电压源的精度,应用范围较广。
Description
技术领域
本发明涉及模拟集成电路技术领域,具体的说,是一种带隙基准电压源。
背景技术
带隙基准源是集成电路的核心模块,其功能是产生一个稳定的电压输出从而为***提供直流参考电压,被广泛应用在数据转换器、数字存储器、开关电源和线性稳压器中。该电压对电路的电压增益、噪声和***整体性能都有着显著的影响,因此,设计一个性能好的带隙基准源就变得尤为重要。如图1所示的传统的带隙基准电压源电路图,该电路利用Q1的基极-发射极电压(VBE1)来产生负温度系数电压,两个PNP三极管Q1和Q2的基极-发射极电压的差值(ΔVBE)来产生正温度系数电压,并以合适的权重相加,最终获得具有零温度系数的基准电压。其中,三极Q1和Q2管并联个数比为1:n,电阻R1和R2的阻值比为1:1,电流I的表达式就为:,从而可得带隙基准源输出电压VREF为:
其中,对于三极管的基极-发射极电压VBE,温度每上升1℃,VBE将下降约1.5mv,呈现出非线性的负温度系数;而热电压VT=kT/q(k为玻尔兹曼常量,q为电子电荷),温度每上升1℃,VT将上升约0.087mv,呈现出线性的正温度系数。由此可以看出,只要选取合适的R3和R1,就可以得到一个零温系数的基准电压。图2即为该结构带隙基准输出电压的仿真结果曲线图,此种结构温漂系数一般在20ppm/℃~100ppm/℃,只能进行简单的一阶温度系数补偿,其应用范围较小。
发明内容
本发明的目的在于提供一种带隙基准电压源,用于解决现有技术中的零完成度系数的基准电压源仅能够进行简单的一阶温度系数补偿,应用范围较小的问题。
本发明通过下述技术方案解决上述问题:
一种带隙基准电压源,包括启动电路、电源抑制比增强电路和高阶温度补偿的带隙基准电压产生电路,其中:
启动电路,用于在上电时启动电源抑制比增强电路和高阶温度补偿的带隙基准电压产生电路,并在启动完成后与高阶温度补偿的带隙基准电压产生电路脱离;
电源抑制比增强电路,用于根据启动电路输出的电压产生电压AVDL,电压AVDL为高阶温度补偿的带隙基准电压产生电路提供工作电压;
高阶温度补偿的带隙基准电压产生电路,用于产生非线性负温度系数电压和正温度系数电压,并将非线性负温度系数电压和正温度系数电压的加权和作为高阶温度补偿的基准电压输出。
所述启动电路包括MOS管MP0、MOS管MP1、MOS管MP2、MOS管MN0和MOS管MN1,所述MOS管MP0的源极连接电源电压AVD,MOS管MP0的栅极和漏极连接所述MOS管MP1的源极,MOS管MP1的栅极和漏极连接所述MOS管MP2的源极,MOS管MP2的栅极和漏极连接所述MOS管MN0的栅极和MOS管MN1的漏极,MOS管MN0的漏极连接所述电源抑制比增强电路的第一输入端,MOS管MN1的栅极连接电源抑制比增强电路的第二输入端,MOS管MN0和MOS管MN1的源极接地。
所述电源抑制比增强电路包括MOS管MP4、MOS管MP5、MOS管MP6、MOS管MP7、MOS管MN3、MOS管MN4、MOS管MN5、MOS管MN6和电阻R1,所述MOS管MP4的源极和MOS管MP5的源极连接所述电源电压AVD,MOS管MP4的栅极和漏极连接MOS管MP5的栅极、MOS管MN3的漏极和所述MOS管MN0的漏极,MOS管MN3的栅极连接MOS管MN4的栅极和漏极、MOS管MP6的漏极和所述MOS管MN1的栅极;MOS管MP5的漏极连接MOS管MP6的源极、MOS管MN5的漏极、MOS管MP7的源极和MOS管MN6的栅极,并向高阶温度补偿的带隙基准电压产生电路提供工作电压;MOS管MP7的漏极连接MOS管MN6的漏极,MOS管MP6的栅极连接高阶温度补偿的带隙基准电压产生电路的第一输入端,MOS管MP7的栅极连接高阶温度补偿的带隙基准电压产生电路的第二输入端,MOS管MN6的源极连接MOS管MN5的栅极和电阻R1的第一端,MOS管MN3的源极、MOS管MN4的源极、MOS管MN5的源极和电阻R1的第二端接地。
所述高阶温度补偿的带隙基准电压产生电路包括高阶补偿的正温电流产生单元、基准电压输出单元和高阶负温电压产生单元,其中:
高阶补偿的正温电流产生单元包括MOS管MP8、MOS管MP9、MOS管MN7、MOS管MN8、电阻R2、电阻R3、电阻R4、三极管Q1和三极管Q2,所述MOS管MP8的源极和MOS管MP9的源极连接所述MOS管MP5的漏极,MOS管MP8的栅极连接MOS管MP9的栅极和漏极、MOS管MN8的漏极以及所述MOS管MP6的栅极,并连接到基准电压输出单元的第一输入端,MOS管MP8的漏极连接MOS管MN7的栅极和漏极、MOS管MN8的栅极以及所述MOS管MP7的栅极,MOS管MN7的源极连接三极管Q1的发射极,三极管Q1的基极连接电阻R2的第一端,MOS管MN8的源极连接电阻R4的第一端,电阻R4的第二端连接三级管Q2的源极,三级管Q2的基极连接电阻R3的第一端,电阻R2的第二端和电阻R3的第二端接地,三极管Q1和三极管Q2的集电极接地;
基准电压输出单元包括MOS管MP10和电阻R5,所述MOS管MP10的源极连接所述MOS管MP5的漏极,MOS管MP10的栅极连接所述MOS管MP6的栅极,MOS管MP10的漏极连接所述电阻R5的第一端并作为基准电压输出单元的输出端;
高阶负温电压产生单元包括三极管Q3,所述三极管Q3的发射极连接所述电阻R5的第二端,三极管Q3的基极和集电极接地。
本发明与现有技术相比,具有以下优点及有益效果:
(1)本发明引入三极管带有非线性的正温度系数β,有效地减小了带隙基准电压源的温漂系数,实现对带隙基准电压源的高阶温度补偿,从而大幅度提高了带隙基准电压源的精度,应用范围较广。
(2)本发明结构相对简单,减小了对芯片面积的增加,功耗低,适用于低功耗带隙基准电路。
(3)本发明显著地提高了带隙基准参考电压的电源抑制比。
附图说明
图1为现有技术中带隙基准电压源的电路图;
图2为图1中输出电压仿真结果曲线图;
图3为本发明的原理框图;
图4为本发明的电路图;
图5为图4中输出电压仿真结果曲线图;
其中,1-启动电路;2-电源抑制比增强电路;3-高阶补偿的正温电流产生单元;4-基准电压输出单元;5-高阶负温电压产生单元。
具体实施方式
下面结合实施例对本发明作进一步地详细说明,但本发明的实施方式不限于此。
实施例1:
结合图3和4所示,一种带隙基准电压源,包括启动电路1、电源抑制比增强电路2和高阶温度补偿的带隙基准电压产生电路,其中:
启动电路1,用于在上电时启动电源抑制比增强电路2和高阶温度补偿的带隙基准电压产生电路,并在启动完成后与高阶温度补偿的带隙基准电压产生电路脱离;
电源抑制比增强电路2,用于根据启动电路1输出的电压产生电压AVDL,电压AVDL为高阶温度补偿的带隙基准电压产生电路提供工作电压;
高阶温度补偿的带隙基准电压产生电路,用于产生非线性负温度系数电压和正温度系数电压,并将非线性负温度系数电压和正温度系数电压的加权和作为高阶温度补偿的基准电压输出。
所述启动电路1包括MOS管MP0、MOS管MP1、MOS管MP2、MOS管MN0和MOS管MN1,所述MOS管MP0的源极连接电源电压AVD,MOS管MP0的栅极和漏极连接所述MOS管MP1的源极,MOS管MP1的栅极和漏极连接所述MOS管MP2的源极,MOS管MP2的栅极和漏极连接所述MOS管MN0的栅极和MOS管MN1的漏极,MOS管MN0的漏极连接所述电源抑制比增强电路2的第一输入端,MOS管MN1的栅极连接电源抑制比增强电路2的第二输入端,MOS管MN0和MOS管MN1的源极接地。
启动电路1用于在上电时驱使高阶温度补偿的带隙基准电压产生电路摆脱零电流状态的偏置点。电源电压AVD上电以后,MOS管MP0、MOS管MP1、MOS管MP2中开始有电流,MOS管MN0因栅极电压升高而导通,其漏端(即启动点)电平下降,即拉低了MOS管MP4、MOS管MP5的栅极电压,MOS管MP4导通后将电流镜像到MOS管MP5,此刻带隙基准的高阶温度补偿的带隙基准电压产生电路开始正常工作。与此同时MOS管MP4、MOS管MP5的电流将注入到MOS管MN3、MOS管MN4,使得MOS管MN1导通,MOS管MN0栅极电压再次被拉低而管子关断,从而使得高阶温度补偿的带隙基准电压产生电路脱离了启动电路1。
所述电源抑制比增强电路2包括MOS管MP4、MOS管MP5、MOS管MP6、MOS管MP7、MOS管MN3、MOS管MN4、MOS管MN5、MOS管MN6和电阻R1,所述MOS管MP4的源极和MOS管MP5的源极连接所述电源电压AVD,MOS管MP4的栅极和漏极连接MOS管MP5的栅极、MOS管MN3的漏极和所述MOS管MN0的漏极,MOS管MN3的栅极连接MOS管MN4的栅极和漏极、MOS管MP6的漏极和所述MOS管MN1的栅极;MOS管MP5的漏极连接MOS管MP6的源极、MOS管MN5的漏极、MOS管MP7的源极和MOS管MN6的栅极,并向高阶温度补偿的带隙基准电压产生电路提供工作电压;MOS管MP7的漏极连接MOS管MN6的漏极,MOS管MP6的栅极连接高阶温度补偿的带隙基准电压产生电路的第一输入端,MOS管MP7的栅极连接高阶温度补偿的带隙基准电压产生电路的第二输入端,MOS管MN6的源极连接MOS管MN5的栅极和电阻R1的第一端,MOS管MN3的源极、MOS管MN4的源极、MOS管MN5的源极和电阻R1的第二端接地。
电源抑制比增强电路2主要用来提高高阶温度补偿的带隙基准电压产生电路输出的基准参考电压的电源抑制比。MOS管MP4、MOS管MP5、MOS管MP6、MOS管MN3和MOS管MN4是一个自偏置环路,当启动电路1的MOS管MN0将MOS管MP4、MOS管MP5的栅极电压拉低后,MOS管MP5导通后漏端将产生电压AVDL,利用电压AVDL为高阶温度补偿的带隙基准电压产生电路提供工作电压,而电压AVDL随电源电压AVD的变化很小,这将有效减小电源波动对高阶温度补偿的带隙基准电压产生电路输出的基准参考电压的影响,从而得以使高阶温度补偿的带隙基准电压产生电路的电源抑制比PSRR提高。MOS管MN5、MOS管MN6和MOS管MP7构成了一个负反馈环路,一方面可以帮助稳定电压AVDL,另一方面使得从节点Vb(MOS管MP5的漏极与MOS管MP6的源极之间的节点)看进去的阻抗总和非常小,使得电源抑制比PSRR再一次显著增强。
所述高阶温度补偿的带隙基准电压产生电路包括高阶补偿的正温电流产生单元3、基准电压输出单元4和高阶负温电压产生单元5,其中:
高阶补偿的正温电流产生单元3包括MOS管MP8、MOS管MP9、MOS管MN7、MOS管MN8、电阻R2、电阻R3、电阻R4、三极管Q1和三极管Q2,所述MOS管MP8的源极和MOS管MP9的源极连接所述MOS管MP5的漏极,MOS管MP8的栅极连接MOS管MP9的栅极和漏极、MOS管MN8的漏极以及所述MOS管MP6的栅极,并连接到基准电压输出单元4的第一输入端,MOS管MP8的漏极连接MOS管MN7的栅极和漏极、MOS管MN8的栅极以及所述MOS管MP7的栅极,MOS管MN7的源极连接三极管Q1的发射极,三极管Q1的基极连接电阻R2的第一端,MOS管MN8的源极连接电阻R4的第一端,电阻R4的第二端连接三级管Q2的源极,三级管Q2的基极连接电阻R3的第一端,电阻R2的第二端和电阻R3的第二端接地,三极管Q1和三极管Q2的集电极接地;
基准电压输出单元4包括MOS管MP10和电阻R5,所述MOS管MP10的源极连接所述MOS管MP5的漏极,MOS管MP10的栅极连接所述MOS管MP6的栅极,MOS管MP10的漏极连接所述电阻R5的第一端并作为基准电压输出单元4的输出端;
高阶负温电压产生单元5包括三极管Q3,所述三极管Q3的发射极连接所述电阻R5的第二端,三极管Q3的基极和集电极接地。
高阶温度补偿的带隙基准电压产生电路,用于产生一个进行高阶补偿后的零温度系数参考电压。MOS管MP8和MOS管MP9是一对电流镜,MOS管MN7、MOS管MN8、电阻R2、电阻R3、电阻R4、三极管Q1、三极管Q2则为电流源,电流源和电流镜相互偏置,调整MOS管MP8、MOS管MP9、MOS管MP10和MOS管MN7、MOS管MN8的宽长比,构成环路增益小于1的正反馈环路,使其稳定工作,产生自偏置电流。并使得Vx=Vy并且三条支路镜像电流相等都为I,即I1=I2=I3=I,其中I1为MOS管MP8所在的支路电流,I2为MOS管MP9所在的支路电流,I3为MOSMP10所在的支路电流,节点电压Vx、Vy分别为:
其中,IB1为三极管Q1基极电流,IB2为三极管Q2基极电流,VBE1为三极管Q1的基极-发射极电压,VBE2为三极管Q2的基极-发射极电压。由式(1)(2)可得:
通常设置R2:R3=1:1,Q1:Q2=1:n,n为自然数。由此可得三极管Q1和三极管Q2的基极-发射极电压的差值ΔVBE为:
其中,IS1为三极管Q1饱和电流,IS2为三极管Q2饱和电流。
根据串联电路电流相等的原则,可得:
其中,IE1为三极管Q1发射极电流,IE2为三极管Q2发射极电流,IC1为三极管Q1集电极电流,IC2为三极管Q2集电极电流,IB1为三极管Q1基极电流,IB2为三极管Q2基极电流,β1为三极管Q1直流放大倍数,β2为三极管Q2直流放大倍数,β1、β2参数随温度的升高将增大,温度每上升l℃,β1、β2值约增大0.5~1%,是具有非线性的正温度系数。结合式(5)(6)(7)(8)(9)可得:
将式(10)(11)代入上式(3)(4)就可得到电流I的表达式:
从(12)式可以看出,电流I中引入了具有正温系数的β1、β2参数,它可以用来补偿带隙基准的高阶项。最终得到带隙基准输出电压VREF如下:
将式(12)代入(13),可得:
观察上式会发现,首先利用三极管Q3的基极-发射极电压(VBE3)来产生非线性负温度系数电压,两个PNP三极管Q1和Q2的基极-发射极电压的差值ΔVBE(VTln(n))和β1、β2系数来产生正温度系数电压,而正温度系数电压又通过线性的正温度系数VTln(n)乘上非线性的正温度系数得到温度系数的高阶项,即图5中所示抛物线右半部分达到最低后又上升的原因,从而最终获得具有高阶温度补偿的基准电压。
尽管这里参照本发明的解释性实施例对本发明进行了描述,上述实施例仅为本发明较佳的实施方式,本发明的实施方式并不受上述实施例的限制,应该理解,本领域技术人员可以设计出很多其他的修改和实施方式,这些修改和实施方式将落在本申请公开的原则范围和精神之内。
Claims (2)
1.一种带隙基准电压源,其特征在于,包括启动电路、电源抑制比增强电路和高阶温度补偿的带隙基准电压产生电路,其中:
启动电路,用于在上电时启动电源抑制比增强电路和高阶温度补偿的带隙基准电压产生电路,并在启动完成后与高阶温度补偿的带隙基准电压产生电路脱离;
电源抑制比增强电路,用于根据启动电路输出的电压产生电压AVDL,电压AVDL为高阶温度补偿的带隙基准电压产生电路提供工作电压;
高阶温度补偿的带隙基准电压产生电路,用于产生非线性负温度系数电压和正温度系数电压,并将非线性负温度系数电压和正温度系数电压的加权和作为高阶温度补偿的基准电压输出;
所述启动电路包括MOS管MP0、MOS管MP1、MOS管MP2、MOS管MN0和MOS管MN1,所述MOS管MP0的源极连接电源电压AVD,MOS管MP0的栅极和漏极连接所述MOS管MP1的源极,MOS管MP1的栅极和漏极连接所述MOS管MP2的源极,MOS管MP2的栅极和漏极连接所述MOS管MN0的栅极和MOS管MN1的漏极,MOS管MN0的漏极连接所述电源抑制比增强电路的第一输入端,MOS管MN1的栅极连接电源抑制比增强电路的第二输入端,MOS管MN0和MOS管MN1的源极接地;
所述电源抑制比增强电路包括MOS管MP4、MOS管MP5、MOS管MP6、MOS管MP7、MOS管MN3、MOS管MN4、MOS管MN5、MOS管MN6和电阻R1,所述MOS管MP4的源极和MOS管MP5的源极连接所述电源电压AVD,MOS管MP4的栅极和漏极连接MOS管MP5的栅极、MOS管MN3的漏极和所述MOS管MN0的漏极,MOS管MN3的栅极连接MOS管MN4的栅极和漏极、MOS管MP6的漏极和所述MOS管MN1的栅极;MOS管MP5的漏极连接MOS管MP6的源极、MOS管MN5的漏极、MOS管MP7的源极和MOS管MN6的栅极,并向高阶温度补偿的带隙基准电压产生电路提供工作电压;MOS管MP7的漏极连接MOS管MN6的漏极,MOS管MP6的栅极连接高阶温度补偿的带隙基准电压产生电路的第一输入端,MOS管MP7的栅极连接高阶温度补偿的带隙基准电压产生电路的第二输入端,MOS管MN6的源极连接MOS管MN5的栅极和电阻R1的第一端,MOS管MN3的源极、MOS管MN4的源极、MOS管MN5的源极和电阻R1的第二端接地。
2.根据权利要求1所述的一种带隙基准电压源,其特征在于,所述高阶温度补偿的带隙基准电压产生电路包括高阶补偿的正温电流产生单元、基准电压输出单元和高阶负温电压产生单元,其中:
高阶补偿的正温电流产生单元包括MOS管MP8、MOS管MP9、MOS管MN7、MOS管MN8、电阻R2、电阻R3、电阻R4、三极管Q1和三极管Q2,所述MOS管MP8的源极和MOS管MP9的源极连接所述MOS管MP5的漏极,MOS管MP8的栅极连接MOS管MP9的栅极和漏极、MOS管MN8的漏极以及所述MOS管MP6的栅极,并连接到基准电压输出单元的第一输入端,MOS管MP8的漏极连接MOS管MN7的栅极和漏极、MOS管MN8的栅极以及所述MOS管MP7的栅极,MOS管MN7的源极连接三极管Q1的发射极,三极管Q1的基极连接电阻R2的第一端,MOS管MN8的源极连接电阻R4的第一端,电阻R4的第二端连接三级管Q2的源极,三级管Q2的基极连接电阻R3的第一端,电阻R2的第二端和电阻R3的第二端接地,三极管Q1和三极管Q2的集电极接地;
基准电压输出单元包括MOS管MP10和电阻R5,所述MOS管MP10的源极连接所述MOS管MP5的漏极,MOS管MP10的栅极连接所述MOS管MP6的栅极,MOS管MP10的漏极连接所述电阻R5的第一端并作为基准电压输出单元的输出端;
高阶负温电压产生单元包括三极管Q3,所述三极管Q3的发射极连接所述电阻R5的第二端,三极管Q3的基极和集电极接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211331720.7A CN115390613B (zh) | 2022-10-28 | 2022-10-28 | 一种带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211331720.7A CN115390613B (zh) | 2022-10-28 | 2022-10-28 | 一种带隙基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115390613A CN115390613A (zh) | 2022-11-25 |
CN115390613B true CN115390613B (zh) | 2023-01-03 |
Family
ID=84115008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211331720.7A Active CN115390613B (zh) | 2022-10-28 | 2022-10-28 | 一种带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115390613B (zh) |
Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642791B1 (en) * | 2002-08-09 | 2003-11-04 | Lsi Logic Corporation | Self-biased amplifier circuit and method for self-basing amplifier circuit |
CN101131592A (zh) * | 2007-09-20 | 2008-02-27 | 华中科技大学 | 高电源抑制的带隙基准源 |
CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
CN103064457A (zh) * | 2012-12-21 | 2013-04-24 | 厦门大学 | 一种基于负反馈的cmos带隙基准电路 |
CN103389769A (zh) * | 2013-07-24 | 2013-11-13 | 东南大学 | 一种高电源抑制比的带隙基准电压源 |
CN103529897A (zh) * | 2013-11-01 | 2014-01-22 | 东南大学 | 一种高电源抑制比的纯mos结构电压基准源 |
CN104881071A (zh) * | 2015-04-20 | 2015-09-02 | 成都岷创科技有限公司 | 低功耗基准电压源 |
US9519304B1 (en) * | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
WO2017049840A1 (zh) * | 2015-09-21 | 2017-03-30 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
CN106774592A (zh) * | 2016-12-14 | 2017-05-31 | 重庆邮电大学 | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 |
CN106959723A (zh) * | 2017-05-18 | 2017-07-18 | 东南大学 | 一种宽输入范围高电源抑制比的带隙基准电压源 |
CN107045370A (zh) * | 2017-06-20 | 2017-08-15 | 上海灿瑞科技股份有限公司 | 一种具有高阶温度补偿的带隙基准电压源电路 |
CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN107390767A (zh) * | 2017-08-02 | 2017-11-24 | 东南大学 | 一种具有温度补偿的宽温度全mos电压基准源 |
CN109947169A (zh) * | 2019-04-23 | 2019-06-28 | 电子科技大学 | 一种具有预稳压结构的高电源抑制比带隙基准电路 |
CN110362144A (zh) * | 2019-08-16 | 2019-10-22 | 电子科技大学 | 基于指数补偿的低温漂高电源抑制比带隙基准电路 |
CN111045471A (zh) * | 2019-11-11 | 2020-04-21 | 浙江大学 | 一种带隙电压基准电路的曲率补偿方法及电路 |
CN114706444A (zh) * | 2022-03-16 | 2022-07-05 | 电子科技大学 | 一种高电源抑制比、快速启动的带隙基准电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7233196B2 (en) * | 2003-06-20 | 2007-06-19 | Sires Labs Sdn. Bhd. | Bandgap reference voltage generator |
US7656145B2 (en) * | 2007-06-19 | 2010-02-02 | O2Micro International Limited | Low power bandgap voltage reference circuit having multiple reference voltages with high power supply rejection ratio |
US7915882B2 (en) * | 2007-09-17 | 2011-03-29 | Texas Instruments Incorporated | Start-up circuit and method for a self-biased zero-temperature-coefficient current reference |
US8493137B2 (en) * | 2011-09-16 | 2013-07-23 | Elpida Memory, Inc. | PSRR in a voltage reference circuit |
CN208873065U (zh) * | 2018-09-05 | 2019-05-17 | 南京浣轩半导体有限公司 | 一种带隙基准电路 |
CN211207200U (zh) * | 2020-01-10 | 2020-08-07 | 无锡科技职业学院 | 一种高电源抑制比基准电路 |
CN113193750B (zh) * | 2021-07-01 | 2021-09-17 | 成都市安比科技有限公司 | 一种低压mosfet实现的耐高压ldo线性电源 |
-
2022
- 2022-10-28 CN CN202211331720.7A patent/CN115390613B/zh active Active
Patent Citations (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642791B1 (en) * | 2002-08-09 | 2003-11-04 | Lsi Logic Corporation | Self-biased amplifier circuit and method for self-basing amplifier circuit |
CN101131592A (zh) * | 2007-09-20 | 2008-02-27 | 华中科技大学 | 高电源抑制的带隙基准源 |
CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
CN103064457A (zh) * | 2012-12-21 | 2013-04-24 | 厦门大学 | 一种基于负反馈的cmos带隙基准电路 |
CN103389769A (zh) * | 2013-07-24 | 2013-11-13 | 东南大学 | 一种高电源抑制比的带隙基准电压源 |
CN103529897A (zh) * | 2013-11-01 | 2014-01-22 | 东南大学 | 一种高电源抑制比的纯mos结构电压基准源 |
US9519304B1 (en) * | 2014-07-10 | 2016-12-13 | Ali Tasdighi Far | Ultra-low power bias current generation and utilization in current and voltage source and regulator devices |
CN104881071A (zh) * | 2015-04-20 | 2015-09-02 | 成都岷创科技有限公司 | 低功耗基准电压源 |
WO2017049840A1 (zh) * | 2015-09-21 | 2017-03-30 | 东南大学 | 一种具有高电源抑制比的带隙基准电压源 |
CN106774592A (zh) * | 2016-12-14 | 2017-05-31 | 重庆邮电大学 | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 |
CN106959723A (zh) * | 2017-05-18 | 2017-07-18 | 东南大学 | 一种宽输入范围高电源抑制比的带隙基准电压源 |
CN107045370A (zh) * | 2017-06-20 | 2017-08-15 | 上海灿瑞科技股份有限公司 | 一种具有高阶温度补偿的带隙基准电压源电路 |
CN107390767A (zh) * | 2017-08-02 | 2017-11-24 | 东南大学 | 一种具有温度补偿的宽温度全mos电压基准源 |
CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN109947169A (zh) * | 2019-04-23 | 2019-06-28 | 电子科技大学 | 一种具有预稳压结构的高电源抑制比带隙基准电路 |
CN110362144A (zh) * | 2019-08-16 | 2019-10-22 | 电子科技大学 | 基于指数补偿的低温漂高电源抑制比带隙基准电路 |
CN111045471A (zh) * | 2019-11-11 | 2020-04-21 | 浙江大学 | 一种带隙电压基准电路的曲率补偿方法及电路 |
CN114706444A (zh) * | 2022-03-16 | 2022-07-05 | 电子科技大学 | 一种高电源抑制比、快速启动的带隙基准电路 |
Non-Patent Citations (1)
Title |
---|
一种可快速启动的高PSSR带隙基准源;唐威 等;《西安邮电大学学报》;20210131;第26卷(第1期);54-59 * |
Also Published As
Publication number | Publication date |
---|---|
CN115390613A (zh) | 2022-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN107045370B (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
JP4463112B2 (ja) | 高電源電圧除去比(psrr)を有し曲線補正されたバンドギャップ型電圧基準回路 | |
CN110362144B (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
CN108664072B (zh) | 一种高阶温度补偿带隙基准电路 | |
CN102385412B (zh) | 一种低电压带隙基准源产生电路 | |
CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN207067835U (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
CN111930169B (zh) | 一种负反馈分段曲率补偿带隙基准电路 | |
CN111190453A (zh) | 高电源抑制比基准电路 | |
CN115437446B (zh) | 一种高精度曲率补偿带隙基准电路 | |
CN115586809A (zh) | 一种指数型温度补偿带隙基准电压源及其补偿方法 | |
JP4328391B2 (ja) | 電圧および電流基準回路 | |
CN212484194U (zh) | 一种cmos电压基准源 | |
CN111293876B (zh) | 一种电荷泵的线性化电路 | |
CN115390613B (zh) | 一种带隙基准电压源 | |
CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
CN219016862U (zh) | 一种指数型温度补偿的无运放带隙基准电路 | |
CN117193458A (zh) | 一种具有电流驱动能力的混合型带隙基准和集成电路 | |
CN114740938B (zh) | 应用于Sigma-Delta ADC的基准电路及基准电压器 | |
CN112256078B (zh) | 一种正温系数电流源和一种零温度系数电流源 | |
CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
CN211207200U (zh) | 一种高电源抑制比基准电路 | |
CN114489223A (zh) | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |