CN106774616B

CN106774616B - 一种高阶温度补偿的低温漂基准源电路

Info

Publication number: CN106774616B
Application number: CN201611196589.2A
Authority: CN
Inventors: 山永启; 罗膺; 王龙峰; 张潭
Original assignee: Sichuan Micro Sensor Technology Co Ltd
Current assignee: Zhisensor Technologies Inc
Priority date: 2016-12-22
Filing date: 2016-12-22
Publication date: 2017-11-24
Anticipated expiration: 2036-12-22
Also published as: CN106774616A

Abstract

本发明公开了一种高阶温度补偿的低温漂基准源电路，所述低温漂基准源电路包括：带隙电压产生核心电路1、负温度系数电流产生电路2、补偿电流产生电路3、启动电路4，补偿电流产生电路3中设有分段电流选择电路5，实现了能够精确补偿带隙电压高阶特性，产生温度系数较小的基准电压的技术效果。

Description

一种高阶温度补偿的低温漂基准源电路

技术领域

本发明涉及带隙基准源设计研究领域，具体地，涉及一种高阶温度补偿的低温漂基准源电路。

背景技术

带隙基准源是最基本的模拟电路模块，ADC/DAC、传感器接口电路、电压转换器等集成电路都需要基准源提供参考电压。集成电路要达到很好的性能和温度稳定性，基准源首先必须具备高精度和低温漂。

带隙基准电压产生的原理是：两个电流密度不同的三极管基极发射极电压差(ΔVbe)与温度成正比，三极管基极发射极电压(Vbe)与温度成反比。正温度系数的ΔVbe与幅度系数的Vbe相加产生温度系数很小的电压。

这种电路是对Vbe的负温度系数进行了线性的补偿，因此也称为一阶带隙基准源。但是由于Vbe的非线性，一般的带隙基准电源温度漂移依然相对较大，无法满足很多高性能集成电路的要求。

综上所述，本申请发明人在实现本申请发明技术方案的过程中，发现上述技术至少存在如下技术问题：

在现有技术中，现有的带隙基准源电路存在温度漂移较大的技术问题。

发明内容

本发明提供了一种高阶温度补偿的低温漂基准源电路，解决了现有的带隙基准源电路存在温度漂移较大的技术问题，实现了能够精确补偿带隙电压高阶特性，产生温度系数较小的基准电压的技术效果。

为解决上述技术问题，本申请提供了一种高阶温度补偿的低温漂基准源电路，所述低温漂基准源电路包括：带隙电压产生核心电路1、负温度系数电流产生电路2、补偿电流产生电路3、启动电路4，补偿电流产生电路3中设有分段电流选择电路5。其中，带隙电压产生核心电路1与负温度系数电流产生电路2、补偿电流产生电路3和启动电路4相连，补偿电流产生电路3与负温度系数电流产生电路2和带隙电压产生核心电路1相连；带隙电压产生核心电路1用于产生一阶带隙基准电压并与高阶补偿电压相加，产生温漂很小的带隙电压，带隙电压产生核心电路1同时为补偿电流产生电路3提供正温度系数电流和正温度系数参考电压；负温度系数电流产生电路2用于产生负温度系数电流，负温度系数电流产生电路2同时为补偿电流产生电路3提供负温度系数参考电压；补偿电流产生电路3用于产生补偿电流，补偿电流流经带隙电压产生核心电路1中的电阻，产生高阶补偿电压；启动电路4用于迫使电路进入正常工作状态；分段电流选择电路5用于根据不同温度选择正温度系数电流或负温度系数电流，产生V型补偿电流。

其中，本申请中的电路对一阶带隙基准电压的高阶温度特性进行了补偿，利用一对正、负温度系数电流和分段电流选择电路，产生V型下抛的补偿电流，补偿带隙电压的上抛温度特性。分段电流选择电路由4个PMOS夸导管组成，结构非常简单，其产生补偿电流的思想为：通过调节正、负温度系数电压交越点和PMOS夸导管的宽长比，可以调整优化补偿电流温度曲线谷底两侧斜率和底部曲线弧度，产生与带隙电压上抛曲线很匹配的补偿曲线。

其中，带隙电压产生核心电路1包括：PMOS管MP1、MP2、MP6、MP7、MP12，NMOS管MN1、MN2、MN3、MN4、MN5、MN6，三极管Q1、Q2，电阻R1、R2、R3；其中：

MP1、MP2、MP3的源极与电源相连，MP1、MP2、MP3的栅极与MP6的漏极相连，MP2漏极与MP7源极相连，MP1漏极与MP6源极相连，MP7、MP6、MP12的栅极接到一起并连接到MP12的漏极以及MN6的漏极；MP12的源极与电源相连；MP1、MP2、MP3形成电流镜像电路，MP6与MP1串联，MP7与MP2串联；MN1、MN2、MN3的栅极接到一起并与MN2的漏极相连，MN2的源极接到三极管Q1的集电极，MN1的漏极接到三极管Q2的集电极；MN3的源极接到一阶带隙基准电压V_ref并接到Q1和Q2的基极，以及MN5的漏极；三极管Q1的发射极接到R1的负端，三极管Q2的发射极接到R1的正端；R2的正端接到Q1的发射极与R1的负端，R3的正端与R2的负端相连，并接到温度补偿电流输出ICOMP，R3的负端接到地；MN4、MN5、MN6的源极接地，MN4、MN5、MN6的栅极接到一起并接到MN4的漏极形成镜像电流源。

其中，负温度系数电流产生电路2包括：PMOS管MP5、MP8、MP9、MP13，三极管Q3、Q4，电阻R4、R5；其中：

MP5的源极与电源相连，MP5的栅极与MP1的栅极相连；MP5的漏极与MP8的源极相连；MP8的漏极与三极管Q4的基极、三极管Q3的集电极均相连；MP8、MP9的栅极均与MP12的栅极相连；MP8与MP5串联；MP13的源极与接地，MP13的漏极与MP9的源极相连，MP13的栅极与MP9的漏极相连；三极管Q3的发射极与接地，三极管Q3的基极与三极管Q4的源极、R5的正端均连接；R5的负端与R4的正端相连，R4的负端接地。

其中，补偿电流产生电路3包括：PMOS管MP4、MP14、MP10、MP11和分段电流选择电路5，其中：

MP4源极与电源连接，MP4栅极接到MP1栅极，MP4漏极接到MP10源极；MP14源极与电源连接，MP14栅极与MP13栅极连接，MP14漏极与MP11源极连接；MP10、MP11栅极均与MP12栅极连接；MP10和MP11的漏极分别接到分段电流选择电路5的正温度系数电流输入端IPTAT和负温度系数电流输入端INTAT；分段电流选择电路5的正温度系数电压输入端VPTAT接到R2的正端，负温度系数电压输入端VNTAT接到R4的正端；分段电流选择电路5的补偿电流输出ICOMP接到R3的正端。

其中，启动电路包括：PMOS管MP15，NMOS管MN7、MN8；MP15源极与电源连接，MP15栅极和漏极接一起后与MN8栅极和MN7漏极均连接；MN8漏极接电源，MN8源极与MN1栅极、MN2栅极、MN3栅极均连接；MN7源极接地，MN7栅极接到MN4栅极。

其中，分段电流选择电路5包括：PMOS管MP16、MP17、MP18、MP19；MP16源极和MP17源极均接到负温度系数电流输入端INTAT，MP18源极和MP19源极均接到正温度系数电流输入端IPTAT；MP16栅极和MP19栅极均接到正温度系数电压输入端VPTAT；MP17栅极和MP18栅极均接到负温度系数电压输入端VNTAT；MP16漏极和MP18漏极均接地，MP17漏极和MP19漏极均接到补偿电流输出ICOMP。

其中：

其中，I_Q1为Q1中流过的电流，N为常数8或10或16，V_beQ1为三极管Q1的基极发射极电压差，K为波耳兹曼常数，T为绝对温度，q为电子电荷，V_PTAT为正温度系数参考电压，V_ref为一阶带隙基准电压。

其中：

其中，I_R4、I_R5、I_Q4、I_MP13分别为R4、R5、Q4、MP13中流过的电流，V_beQ3为三极管Q3的基极发射极电压差。

其中：

其中，I_NTAT为负温度系数电流，I_PTAT正温度系数电流，I_MP14为MP14流过电流，I_MP1为MP1流过电流。

本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请提出了一种高阶温度补偿的基准源，利用一对正、负温度系数电流和分段电流选择电路，产生V型下抛的补偿电流，补偿带隙电压的上抛温度特性。分段电流选择电路由4个PMOS夸导管组成，结构非常简单，其产生补偿电流的思想为：通过调节正、负温度系数电压交越点和PMOS夸导管的宽长比，可以调整优化补偿电流温度曲线谷底两侧斜率和底部曲线弧度，产生与带隙电压上抛曲线很匹配的补偿曲线；因此，本发明提出的方案能够精确补偿带隙电压高阶特性，产生温度系数极小的基准电压。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定；

图1是本申请中高阶温度补偿的低温漂基准源电路的组成示意图；

图2是本申请中分段电流选择电路5的组成示意图；

图3是本申请中一阶带隙基准电压曲线示意图；

图4是本申请中补偿电流产生原理示意图；

图5是本申请中补偿电流谷底两侧曲率调节示意图；

图6是本申请中补偿电流谷底弧度调节示意图；

图7是本申请中基准电压温度曲线示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在相互不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述范围内的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

实施例一：

本发明的具体电路包括：带隙电压产生核心电路1、负温度系数电流产生电路2、补偿电流产生电路3和启动电路4。补偿电流产生电路3中包含温度补偿核心模块分段电流选择电路5。

带隙电压产生核心电路1由PMOS管MP1、MP2、MP6、MP7、MP12、NMOS管MN1、MN2、MN3、MN4、MN5、MN6、三极管Q1、Q2、电阻R1、R2、R3组成。MP1、MP2、MP3的源极与电源AVDD相连，栅极与MP6的漏极相连，MP2漏极与MP7源极相连，MP1漏极与MP6源极相连，MP7、MP6、MP12栅极接到一起并连接到MP12的漏极以及MN6的漏极。MP12源极与电源相连。MP1、MP2、MP3形成电流镜像电路,MP6、MP7与MP1和MP2串联以提高镜像电流的准确性。MN1、MN2、MN3的栅极接到一起并与MN2的漏极相连，MN2的源极接到三极管Q1的集电极，MN1的漏极接到三极管Q2的集电极，MN3的源极接到基准电压输出VREF并接到Q1和Q2的基极，以及MN5的漏极。Q1的发射极接到R1的负端，Q2的发射极接到R1的正端。由于MP1和MP2的镜像关系，Q1和Q2中流过的电流相等。Q2的面积为Q1的面积的N倍(N通常为8/10/16)，因此Q1的电流密度为Q2的N倍。Q1和Q2的发射极压差ΔVbe为正温度系数电压。ΔVbe除以R1形成正温度系数电流。R2的正端接到Q1的发射极与R1的负端。R3的正端与R2的负端相连，并接到温度补偿电流输出ICOMP，R3的负端接到地。流过R3和R2的电流是流过R1电流的两倍。正温度系数电流流过R2和R3产生正温度系数电压。R2和R3是可调节的，以保证各种工艺角下正温度系数电压温度系数和负温度电压(Vbe)温度系数相抵消。MN4、MN5、MN6的源极接到地，栅极接到一起并接到MN4的漏极形成镜像电流源。

负温度系数电流产生电路2由PMOS管MP5、MP8、MP9、MP13、三极管Q3、Q4、电阻R4、R5组成。MP5的源极与电源相连，栅极与MP1的栅极相连，其作用是镜像MP1的电流。MP5的漏极与MP8的源极相连。MP8的漏极与Q4的基极、Q3的集电极相连。MP8、MP9的栅极与MP12的栅极相连。MP8与MP5串联，增大了从MP8漏极到电源的阻抗。MP13的源极与地相连，漏极与MP9的源极相连，栅极与MP9的漏极相连。Q3的发射极与地相连，基极与Q4的源极、R5的正端相连。R5的负端与R4的正端相连，R4的负端接地。R5正端到地的电压为Vbe，因此，流过R4和R5的电流为负温度系数电流。

补偿电流产生电路3由PMOS管MP4、MP14、MP10、MP11和分段电流选择电路5组成。MP4源极接到电源，栅极接到MP1栅极，漏极接到MP10源极。MP4镜像MP1的电流，即正温度系数电流。MP14源极接电源，栅极接MP13栅极，漏极接MP11源极。MP14镜像MP13电流，即负温度系数电流。MP10、MP11栅极接到MP12栅极。MP10和MP11的漏极分别接到分段电流选择电路5的正温度系数电流输入端IPTAT和负温度系数电流输入端INTAT。分段电流选择电路5的正温度系数电压输入端VPTAT接到R2的正端，负温度系数电压输入端VNTAT接到R4的正端。分段电流选择电路5的补偿电流输出端ICOMP接到R3的正端，补偿电流流过R3产生补偿电压。

启动电路4由PMOS管MP15、NMOS管MN7和MN8组成。MP15源极接电源，栅极和漏极接一起并接到MN8栅极和MN7漏极。MN8漏极接电源，源极接到MN1、MN2和MN3的栅极。MN7源极接地，栅极接到MN4栅极，MN7镜像MN4电流。

分段电流选择电路5由PMOS管MP16、MP17、MP18和MP19组成。MP16和MP17的源极接到负温度系数电流源INTAT，MP18和MP19源极接到正温度系数电流源IPTAT。MP16和MP19的栅极接到正温度系数电压输入端VPTAT；MP17和MP18栅极接到负温度系数电压输入端VNTAT。MP16和MP18漏极接地，MP17和MP19漏极接到补偿电流输出ICOMP。

图1为本发明原理结构图。包括带隙电压产生核心电路1、负温度系数电流产生电路2、补偿电流产生电路3和启动电路4。补偿电流产生电路3中包含温度补偿核心模块分段电流选择电路5。

图1所示，带隙电压产生核心电路1中，MP1、MP2和MP3栅极接到一起，形成镜像管。MP7和MP8栅极接到一起，并与MP1和MP2串联，使MP1和MP2漏极电压相等，因而MP1和MP2中流过的电流精确相等，也就是流过Q1和Q2的电流相等。MN1、MN2和MN3栅极接到一起，形成镜像管，使Q1发射极、Q2发射极以及Q1和Q2的基极电压相等，使Q1和Q2的电流放大系数β相等。Q2的面积为Q1的面积的N倍(N通常为8/10/16)，则Q1的电流密度是Q2的N倍。在本发明的一种实例中取N＝8，有：

其中，I_S为三极管反向饱和电流。

推出：

为正温度系数电压。

R1的两端分别接到Q1和Q2的发射极，故R1两端的电压为ΔVbe，推出流过R1、Q1和Q2的电流为：

得出正温系数电压VPTAT为：

R2和R3是可调的，合理调整R2和R3的阻值，即可调整VPTAT电压温度系数，使正温度系数和负温度系数相抵消，得到一阶温度补偿带隙基准电压。一般的一阶温度补偿基准电压温度曲线如图3所示。

图1所示，负温度系数电流产生电路2由PMOS管MP5、MP8、MP9、MP13、三极管Q3、Q4、电阻R4、R5组成。MP5镜像MP1的电流。MP5与MP8串联，提高了MP8漏极到电源的阻抗，有利于增强电路PSR。MP5镜像的电流流过MP8再流入Q3集电极和Q4发射极，导致Q4基极电压升高，进而发射极电压升高。电路稳定时，Q4发射极电压为Vbe(Q3)，因此R4和R5的分压电压VNTAT为负温度系数电压，流过R4和R5的电流为：

为负温度系数电流。

图1所示，补偿电流产生电路3由PMOS管MP4、MP14、MP10、MP11和分段电流选择电路5组成。MP14镜像MP13的电流，因此流过MP14的电流等于流过MP13的电流，即：

MP11与MP14串联，以增加从MP11漏极到电源的阻抗。

MP4镜像MP1的电流，因此有：

MP10与MP4串联，以增加从MP10漏极到电源的阻抗。

正负温度系数电流IPTAT和INTAT流入分段电流选择电路5。正负温度系数电压VPTAT和VNTAT输入分段电流选择电路5。分段电流选择电路5根据VPTAT和VNTAT电压的大小关系，产生的补偿电流。补偿电流流入R3，在R3两端产生补偿电压，补偿Vbe的高阶温度特性，即补偿如图3所示的带隙电压的上抛特性。

图1所示，启动电路4由PMOS管MP15、NMOS管MN7和MN8组成。MP15栅极和漏极接到一起，形成二极管结构，MP15的宽长比取值远小于1，因而MP15漏极到电源等效阻抗非常大。电源AVDD上电时，VREF电压为零，图1中各支路电流为零。MP15漏极电压会随着AVDD的升高而升高，即MN8栅极电压随AVDD升高，导致MN8管开启，然后拉高MN1、MN2和MN3管栅极电压，MN1、MN2、MN3逐渐开启，电路逐渐进入正常工作状态，产生VREF电压。电路进入正常工作状态时，MN7将MP15漏极栅极电压拉到很低，关闭MN8。

图2所示，分段电流选择电路5由PMOS管MP16、MP17、MP18和MP19组成。优选地，MP16、MP17、MP18和MP19采用相同的尺寸。分段电流选择电路5工作原理方法如下所述：

步骤1：补偿曲线斜率调整：

负温度系数电流INTAT和正温度系数电流IPTAT的温度曲线如图4所示。当VPTAT<VNTAT时，流到ICOMP的电流主要为INTAT；当VPTAT＝VNTAT时，流到ICOMP的电流为INTAT与IPTAT和的一半；当VPTAT>VNTAT时，流到ICOMP的电流主要为IPTAT。ICOMP的电流曲线如图4所示。

如图5所示，一阶补偿带隙电压曲线的上抛顶点可能不在补偿温度范围的中心点上，导致左右两边的斜率不一致。那么补偿时，补偿曲线也要相应的调整。调整VPTAT与VNTAT的交越点(VPTAT＝VNTAT)，即调整补偿曲线谷底温度，可以调整补偿曲线左侧和右侧的斜率，匹配带隙电压温度曲线左右两侧斜率。优选地，对齐一阶带隙电压温度曲线顶点和补偿曲线谷点。

步骤2：补偿曲线底部弧度调整：

本发明采用图2所示分段电流选择电路的创新点还在于：利用PMOS夸导管的非线性特性，调整ICOMP曲线的底部弧度，以匹配带隙电压温度曲线顶部特性。

图4、5所示的ICOMP曲线是分析采用的线性模型。实际ICOMP温度曲线如图6所示。

如图6，增大MP16、MP17、MP18和MP19的宽长比，ICOMP曲线底部变得尖锐；减小MP16、MP17、MP18和MP19的宽长比，ICOMP曲线底部变得圆滑。

结合步骤1和2，首先调整补偿曲线谷底左右两侧斜率，再调整补偿曲线底部的弧度，实现对一阶带隙电压温度特性精确补偿。

图7为本发明在某工艺下实现实例的基准电压温度曲线。补偿后的温漂小于50uV。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种高阶温度补偿的低温漂基准源电路，其特征在于，所述低温漂基准源电路包括：

带隙电压产生核心电路1、负温度系数电流产生电路2、补偿电流产生电路3、启动电路4，补偿电流产生电路3中设有分段电流选择电路5，其中，带隙电压产生核心电路1与负温度系数电流产生电路2、补偿电流产生电路3和启动电路4均相连，补偿电流产生电路3与负温度系数电流产生电路2和带隙电压产生核心电路1均相连；带隙电压产生核心电路1用于产生一阶带隙基准电压并与高阶补偿电压相加，产生带隙电压，带隙电压产生核心电路1同时为补偿电流产生电路3提供正温度系数电流和正温度系数参考电压；负温度系数电流产生电路2用于产生负温度系数电流，负温度系数电流产生电路2同时为补偿电流产生电路3提供负温度系数参考电压；补偿电流产生电路3用于产生补偿电流，补偿电流流经带隙电压产生核心电路1中的电阻，产生高阶补偿电压；启动电路4用于使电路进入正常工作状态；分段电流选择电路5用于根据不同温度选择正温度系数电流或负温度系数电流，产生V型补偿电流。

2.根据权利要求1所述的高阶温度补偿的低温漂基准源电路，其特征在于，带隙电压产生核心电路1包括：PMOS管MP1、MP2、MP6、MP7、MP12，NMOS管MN1、MN2、MN3、MN4、MN5、MN6，三极管Q1、Q2，电阻R1、R2、R3；其中：

MP1、MP2、MP3的源极与电源相连，MP1、MP2、MP3的栅极与MP6的漏极相连，MP2漏极与MP7源极相连，MP1漏极与MP6源极相连，MP7、MP6、MP12的栅极接到一起并连接到MP12的漏极以及MN6的漏极；MP12的源极与电源相连；MP1栅极、MP2栅极、MP3栅极相连；MP6与MP1串联，MP7与MP2串联；MN1、MN2、MN3的栅极接到一起并与MN2的漏极相连，MN2的源极接到三极管Q1的集电极，MN1的漏极接到三极管Q2的集电极；MN3的源极接到一阶带隙基准电压V_ref并接到Q1和Q2的基极，以及MN5的漏极；三极管Q1的发射极接到R1的负端，三极管Q2的发射极接到R1的正端；R2的正端接到Q1的发射极与R1的负端，R3的正端与R2的负端相连，并接到温度补偿电流输出ICOMP，R3的负端接到地；MN4、MN5、MN6的源极接地，MN4、MN5、MN6的栅极接到一起并接到MN4的漏极形成镜像电流源。

3.根据权利要求2所述的高阶温度补偿的低温漂基准源电路，其特征在于，负温度系数电流产生电路2包括：PMOS管MP5、MP8、MP9、MP13，三极管Q3、Q4，电阻R4、R5；其中：

4.根据权利要求3所述的高阶温度补偿的低温漂基准源电路，其特征在于，补偿电流产生电路3包括：PMOS管MP4、MP14、MP10、MP11和分段电流选择电路5，其中：

5.根据权利要求4所述的高阶温度补偿的低温漂基准源电路，其特征在于，启动电路包括：PMOS管MP15，NMOS管MN7、MN8；MP15源极与电源连接，MP15栅极和漏极接一起后与MN8栅极和MN7漏极均连接；MN8漏极接电源，MN8源极与MN1栅极、MN2栅极、MN3栅极均连接；MN7源极接地，MN7栅极接到MN4栅极。

6.根据权利要求4所述的高阶温度补偿的低温漂基准源电路，其特征在于，分段电流选择电路5包括：PMOS管MP16、MP17、MP18、MP19；MP16源极和MP17源极均接到负温度系数电流输入端INTAT，MP18源极和MP19源极均接到正温度系数电流输入端IPTAT；MP16栅极和MP19栅极均接到正温度系数电压输入端VPTAT；MP17栅极和MP18栅极均接到负温度系数电压输入端VNTAT；MP16漏极和MP18漏极均接地，MP17漏极和MP19漏极均接到补偿电流输出ICOMP。

7.根据权利要求2所述的高阶温度补偿的低温漂基准源电路，其特征在于：

8.根据权利要求3所述的高阶温度补偿的低温漂基准源电路，其特征在于：

9.根据权利要求4所述的高阶温度补偿的低温漂基准源电路，其特征在于：