CN103151388B - 一种多晶硅薄膜晶体管及其制备方法、阵列基板 - Google Patents

一种多晶硅薄膜晶体管及其制备方法、阵列基板 Download PDF

Info

Publication number
CN103151388B
CN103151388B CN201310068300.9A CN201310068300A CN103151388B CN 103151388 B CN103151388 B CN 103151388B CN 201310068300 A CN201310068300 A CN 201310068300A CN 103151388 B CN103151388 B CN 103151388B
Authority
CN
China
Prior art keywords
doped region
pattern
passivation
region
light doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310068300.9A
Other languages
English (en)
Other versions
CN103151388A (zh
Inventor
王祖强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310068300.9A priority Critical patent/CN103151388B/zh
Publication of CN103151388A publication Critical patent/CN103151388A/zh
Priority to PCT/CN2013/086882 priority patent/WO2014134925A1/zh
Priority to US14/345,344 priority patent/US9530799B2/en
Application granted granted Critical
Publication of CN103151388B publication Critical patent/CN103151388B/zh
Priority to US15/340,524 priority patent/US10211229B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种多晶硅薄膜晶体管及其制备方法、阵列基板，涉及显示技术领域，可修复界面缺陷和多晶硅中的缺陷态，并且可改善热载流子效应，使得TFT的特性更稳定；该多晶硅薄膜晶体管包括栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区设置于所述沟道区的两侧，所述第二掺杂区设置于所述第一掺杂区相对所述沟道区的一侧；重掺杂区设置于所述第二掺杂区相对所述第一掺杂区的一侧；其中，所述重掺杂区中离子的剂量介于所述第一掺杂区和所述第二掺杂区之间。用于多晶硅薄膜晶体管、及包括多晶硅薄膜晶体管的阵列基板的制造。

Description

一种多晶硅薄膜晶体管及其制备方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种多晶硅薄膜晶体管及其制备方法、阵列基板。
背景技术
低温多晶硅薄膜场效应晶体管(LowTemperaturePoly-Silicon-ThinFilmTransistor，简称LTPS-TFT)液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPS的特点，使得其具有高的电子移动率；此外，还可以将***驱动电路同时制作在玻璃基板上，达到***整合的目标、节省空间及驱动IC的成本，并可减少产品不良率。
随着相关行业都在向小型化发展，LTPS-TFT也逐渐的做的越来越小，但由于供电电压、工作电压却没有随着大幅度的减少，相应的电场强度也随之增加，这就导致了电子的运动速率增加，在这种情况下，当电子的能量足够高的时候，就会离开衬底，隧穿进入栅氧化层，称之为热载流子效应。这种效应会使N型金属氧化物半导体(Negativechannel-Metal-Oxide-Semiconductor，简称NMOS)的阈值电压增加，或使PMOS的阈值电压减小，从而会影响MOS的特性参数例如阈值电压VT、跨导gm、亚阈值斜率St、饱和电流Idsat等，导致MOS特性的退化，并产生长期的可靠性问题。
传统的LTPS-TFT阵列基板的制程中，包括在多晶硅层上进行重掺杂，即离子注入形成源漏区(source/Drain，简称SD)，由于掺杂浓度较高，SD离栅极非常近，会在漏区附近产生强的电场，这样会导致热载流子效应，当TFT关闭时，漏电流(关态电流)过大，使得TFT很不稳定。
目前，为了减小漏电流，通常要对漏极区进行轻掺杂工艺，通过减小漏极界面的电场，达到减小漏电流的目的。其制备方法包括：
S101、如图1所示，在基板10上形成多晶硅层，并通过一次构图工艺形成有源层，所述有源层包括沟道区200和位于所述沟道区两侧的第一图案201；以及位于所述第一图案201相对所述沟道区200一侧的第三图案203。
S102、如图2所示，在基板10上形成栅绝缘层30，并形成与所述沟道区200和第一图案201相对应的第一光刻胶图案401。
S103、如图3所示，进行第一次离子注入，在所述第三图案203处形成重掺杂区2031；并去除所述第一光刻胶图案401。
S104、如图4所示，在完成前述步骤的基础上，形成位于所述沟道区200上的栅电极50，并进行第二次离子注入，使所述第一图案201处形成轻掺杂区2011。
S105、如图5所示，在完成前述步骤的基板上，形成保护层60，以及源电极701和漏电极702，以及与所述漏电极702电连接的像素电极801。
虽然该方法可以在一定程度上抑制漏电流，但是存在效果欠佳、界面缺陷高等问题。
发明内容
本发明的实施例提供一种多晶硅薄膜晶体管及其制备方法、阵列基板，可修复界面缺陷和多晶硅中的缺陷态，并且可改善热载流子效应，使得TFT的特性更稳定。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种多晶硅薄膜晶体管，包括栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区设置于所述沟道区的两侧，所述第二掺杂区设置于所述第一掺杂区相对所述沟道区的一侧；所述重掺杂区设置于所述第二掺杂区相对所述第一掺杂区的一侧；其中，所述重掺杂区中离子的剂量介于所述第一掺杂区和所述第二掺杂区之间。
另一方面，提供一种阵列基板，包括上述的多晶硅薄膜晶体管。
再一方面，提供一种多晶硅薄膜晶体管的制备方法，包括：
在基板上形成栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案；还形成位于所述第二图案相对所述第一图案的一侧的第三图案；
通过掺杂工艺，在所述第三图案处形成重掺杂区，在所述第二图案处形成钝化掺杂区或轻掺杂区，在所述第一图案处形成所述轻掺杂区或所述钝化掺杂区；其中，所述第一图案和所述第二图案处互为所述钝化掺杂区和所述轻掺杂区；所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。
本发明实施例提供了一种多晶硅薄膜晶体管及其制备方法、阵列基板，该多晶硅薄膜晶体管包括栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区设置于所述沟道区的两侧，所述第二掺杂区设置于所述第一掺杂区相对所述沟道区的一侧；所述重掺杂区设置于所述第二掺杂区相对所述第一掺杂区的一侧；其中，所述重掺杂区中离子的剂量介于所述第一掺杂区和所述第二掺杂区之间。
当第一掺杂区或第二掺杂区为钝化掺杂区，且钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子时，一方面，钝化掺杂区中的钝化掺杂离子可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制其他两个区中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的制备阵列基板的第一示意图；
图2为现有技术提供的制备阵列基板的第二示意图；
图3为现有技术提供的制备阵列基板的第三示意图；
图4为现有技术提供的制备阵列基板的第四示意图；
图5为现有技术提供的制备阵列基板的第五示意图；
图6为本发明实施例提供的一种多晶硅薄膜晶体管的结构示意图；
图7为本发明实施例提供的另一种多晶硅薄膜晶体管的结构示意图；
图8为本发明实施例提供的又一种多晶硅薄膜晶体管的结构示意图；
图9为本发明实施例提供的一种阵列基板的结构示意图；
图10为本发明实施例提供的另一种阵列基板的结构示意图；
图11为本发明实施例提供的又一种阵列基板的结构示意图；
图12为本发明实施例提供的再一种阵列基板的结构示意图；
图13为本发明实施例提供的制备多晶硅薄膜晶体管的流程示意图
图14～20为本发明实施例提供的制备多晶硅薄膜晶体管的过程示意图。
具体实施方式
附图标记：
10-基板；20-多晶硅层，200-沟道区，201-第一图案，202-第二图案，203-第三图案；2011-轻掺杂区，2031-重掺杂区，2021-钝化掺杂区；201a-第一掺杂区，202a-第二掺杂区；30-栅绝缘层；40-光刻胶，401-第一光刻胶图案，402-第二光刻胶图案；50-栅电极；60-保护层；701-源电极，702-漏电极；801-像素电极；802-公共电极；90-缓冲层。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种多晶硅薄膜晶体管，如图6所示，包括栅电极50、源电极701、漏电极702、栅绝缘层30、保护层60和有源层，所述有源层至少包括沟道区200、第一掺杂区201a和第二掺杂区202a，所述第一掺杂区201a设置于所述沟道区200的两侧，所述第二掺杂区202a设置于所述第一掺杂区201a相对所述沟道区200的一侧；所述重掺杂区2031设置于所述第二掺杂区202a相对所述第一掺杂201a区的一侧；其中，所述重掺杂区2031中离子的剂量介于所述第一掺杂区201a和所述第二掺杂区202a之间。
此处需要说明的是，由现有技术可以，为了改善漏电流，多晶硅薄膜晶体管目前均包括轻掺杂区，因此，对于上述的第一掺杂区201a和所述第二掺杂区202a，其中一个可以为轻掺杂区。
此外，重掺杂区2031可以为P型重掺杂区，或N型重掺杂区。当为P型时，注入的离子例如可以为硼离子，当为N型时，注入的离子例如可以为磷离子。
本发明实施例提供了一种多晶硅薄膜晶体管，包括栅电极50、源电极701、漏电极702和有源层，所述有源层至少包括沟道区200、第一掺杂区201a和第二掺杂区202a，所述第一掺杂区201a设置于所述沟道区200的两侧，所述第二掺杂区202a设置于所述第一掺杂区201a相对所述沟道区200的一侧；所述重掺杂区2031设置于所述第二掺杂区202a相对所述第一掺杂区201a的一侧；其中，所述重掺杂区2031中离子的剂量介于所述第一掺杂区201a和所述第二掺杂区202a之间。
当第一掺杂区201a或第二掺杂区202a为钝化掺杂区，且钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子时，一方面，钝化掺杂区中的钝化掺杂离子可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制其他两个区中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定。
可选的，如图7所示，所述第一掺杂区201a为钝化掺杂区2021，所述第二掺杂区202a为轻掺杂区2011；其中，所述钝化掺杂区2021中离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
其中，所述钝化掺杂区2021中包括与硅原子形成稳定共价键的钝化掺杂离子。例如为氮离子(N+)或氮气离子(N2+)，这样可以与si形成si-N键，从而修复界面缺陷和多晶硅中的缺陷态。
需要说明得的是，所述注入深度是以被掺杂图案处的上表面为参考而言的，这里所指的上表面是相对基板来定义的，即，相对基板，将该图案的与基板距离远的一面称为上表面，将与基板距离近的另一相对面称为下表面。
此外，轻掺杂区2011的离子浓度小于重掺杂区2031的离子浓度，由于此为现有技术，在此不做详述。
可选的，如图8所示，所述第一掺杂区201a为轻掺杂区2011，所述第二掺杂区202a为钝化掺杂区2021；其中，所述钝化掺杂区2021中离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
上述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，可抑制这两区域中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出，进一步使得TFT的特性更稳定。
本发明实施例提供了一种多晶硅薄膜晶体管，包括栅电极50、源电极701、漏电极702和有源层，所述有源层至少包括沟道区200、第一掺杂区201a和第二掺杂区202a，所述第一掺杂区201a设置于所述沟道区200的两侧，所述第二掺杂区202a设置于所述第一掺杂区201a相对所述沟道区200的一侧；所述重掺杂区2031设置于所述第二掺杂区202a相对所述第一掺杂区201a的一侧；其中，所述重掺杂区2031中离子的剂量介于所述第一掺杂区201a和所述第二掺杂区202a之间。
当第一掺杂区201a和第二掺杂区202a互为钝化掺杂区2021和轻掺杂区2011，且钝化掺杂区2021中包括与硅原子形成稳定共价键的钝化掺杂离子时，一方面，钝化掺杂区2021中的钝化掺杂离子可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制其他两个区中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定。此外，当钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，可抑制这两区域中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出，进一步使得TFT的特性更稳定。
本发明实施例提供了一种阵列基板，如图9至图12包括上述的多晶硅薄膜晶体管，以及像素电极801。当然还包括栅线、数据线等，在此不做详述。
进一步优选的，如图10所示，为防止玻璃基板中有害物质，如碱金属离子对多晶硅层性能的影响，可先在基板10上形成缓冲层90。
进一步可选的，本发明实施例提供的阵列基板，可以适用于ADS、IPS、OLED型等类型的液晶显示装置的生产，因此，如图11或图12所示，所述阵列基板还包括公共电极802。
本发明实施例提供了一种阵列基板，包括上述的多晶硅薄膜晶体管，当第一掺杂区201a或第二掺杂区202a为钝化掺杂区，且钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子时，一方面，钝化掺杂区中的钝化掺杂离子可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制其他两个区中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定。
本发明实施例提供了一种多晶硅薄膜晶体管的制备方法，包括在基板上形成栅电极50、源电极701、漏电极702和有源层，所述有源层至少包括沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202；还形成位于所述第二图案相对所述第一图案的一侧的第三图案203。
进一步，通过掺杂工艺，在所述第三图案203处形成重掺杂区2031，在所述第二图案202处形成钝化掺杂区2021或轻掺杂区2011，在所述第一图案201处形成轻掺杂区2011或钝化掺杂区2021；其中，所述第一图案201和所述第二图案202处互为钝化掺杂区2021和轻掺杂区2011；所述钝化掺杂区2021中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。
需要说明的是，第一、所述第一图案201和所述第二图案202处互为钝化掺杂区2021和轻掺杂区2011是指，当第一图案201处为钝化掺杂区2021时，第二图案202处为轻掺杂区2011；当第一图案201处为轻掺杂区2011时，第二图案处为钝化掺杂区2021。
第二、重掺杂区2031可以为P型重掺杂区，或N型重掺杂区。当为P型时，注入的离子例如可以为硼离子，当为N型时，注入的离子例如可以为磷离子。
第三、能与硅原子形成稳定共价键的钝化掺杂离子例如为氮离子(N+)或氮气离子(N2+)，这样可以与si形成si-N键。
第四、所述注入深度是以被掺杂图案处的上表面为参考而言的，这里所指的上表面是相对基板来定义的，即，相对基板，将该图案的与基板距离远的一面称为上表面，将与基板距离近的另一相对面称为下表面。
第五、轻掺杂区2011的离子浓度小于重掺杂区2031的离子浓度，由于此为现有技术，在此不做详述。
本发明实施例提供了一种阵列基板的制备方法，该方法包括在基板上形成栅电极50、源电极701、漏电极702和有源层，所述有源层至少包括沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202；还形成位于所述第二图案相对所述第一图案的一侧的第三图案203，并通过掺杂工艺，在所述第三图案203处形成重掺杂区2031，在所述第二图案202处形成钝化掺杂区2021或轻掺杂区2011，在所述第一图案201处形成轻掺杂区2011或钝化掺杂区2021；其中，所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
一方面，由于钝化掺杂区2021中包括能与硅原子形成稳定共价键的钝化掺杂离子，可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制重掺杂区2031和所述轻掺杂区2011中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定；此外，由于钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，可抑制这两区域中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出。
优选的，所述在基板上形成有源层，所述有源层包括沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202；还形成位于所述第二图案相对所述第一图案的一侧的第三图案203包括：在基板上形成多晶硅层，并通过一次构图工艺处理，形成沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202、以及位于所述第二图案相对所述第一图案的一侧的第三图案203；其中所述有源层包括所述沟道区200、所述第一图案201和所述第二图案202。
示例的，在基板上形成多晶硅层可以为：采用等离子增强化学气相沉积法(PlasmaEnhancedChemicalVaporDeposition，简称PECVD)在基板上沉积一层非晶硅层，采用高温烤箱对非晶硅层进行脱氢工艺处理，以防止在晶化过程中出现氢爆现象以及降低晶化后薄膜内部的缺陷态密度作用。脱氢工艺完成后，进行低温多晶硅(LowTemperaturePoly-Silicon，LTPS)工艺过程，采用激光退火工艺(ELA)、金属诱导结晶工艺(MIC)、固相结晶工艺(SPC)等结晶化手段对非晶硅层进行结晶化处理，在基板上形成多晶硅层。
目前，掺杂工艺包括离子注入工艺与扩散工艺两种方式，其中离子注入具有在较低的温度下将各种杂质掺入到不同半导体中，能精确控制掺入离子的浓度分布和注入深度，以及可实现大面积均匀掺杂等优点。因此，优选的，所述掺杂工艺为离子注入工艺。
在此基础上，进一步地，所述方法可以具体包括如下步骤：
步骤1、在基板上有源层，所述有源层包括沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202；还形成位于所述第二图案相对所述第一图案的一侧的第三图案203。
步骤2、在前述步骤基础上形成栅绝缘层30，并在所述栅绝缘层上形成与所述沟道区200和所述第一图案201、第二图案202完全对应的第一光刻胶图案401。
此处，第一光刻胶图案401与所述沟道区200和所述第一图案201、第二图案202完全对应，是指所述第一光刻胶图案401正好完全覆盖所述沟道区200和所述第一图案201、第二图案202。此外，由于栅绝缘层30的厚度会影响后续离子注入时所需要的能量大小，因此，目前栅绝缘层30的厚度通常为之间。
步骤3、通过一次离子注入，在所述第三图案203处形成重掺杂区2031。
此处，以所述第一光刻胶图案401为掩膜进行第一次离子注入。重掺杂区2031为P型，也可以为N型；当为P型时，注入的离子例如可以为硼离子，当为N型时，注入的离子例如可以为磷离子。此外第一次离子注入可选择加速电压在10～50KeV之间，剂量在1E14～5E15/cm3之间。
步骤4、去除所述第一光刻胶图案401处的光刻胶后，在基板上依次形成金属层和光刻胶，对所述光刻胶曝光、显影、刻蚀后，形成所述栅电极50，以及位于所述栅电极50上方的第二光刻胶图案402，且所述第二光刻胶图案402与所述沟道区200和所述第一图案201完全对应。
此处，所述第二光刻胶图案402与所述沟道区200和所述第一图案201完全对应，同样是指所述第二光刻胶图案402正好完全覆盖所述沟道区200和所述第一图案201。此外，这里所指的刻蚀是湿法刻蚀，即刻蚀后，栅电极50与所述第二光刻胶图案402的空隙正好与所述第一图案201相对应。
步骤5、通过一次离子注入，在所述第二图案202处形成钝化掺杂区2021或轻掺杂区2011；其中，所述钝化掺杂区2021中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
此处，以第二光刻胶图案402为掩膜进行第二次离子注入，若第二次离子注入后，在所述第二图案202处形成钝化掺杂区2021，则第二次离子注入可选择加速电压在10～50KeV之间，剂量在1E14～5E15/cm3之间；若第二离子注入后，在所述第二图案202处形成轻掺杂区2011，则第二次离子注入可选择加速电压在10～50KeV之间，剂量在1E14～5E15/cm3之间。
此外，能与硅原子形成稳定共价键的钝化掺杂离子例如为氮离子(N+)或氮气离子(N2+)，一方面，氮离子或氮气离子可以与si形成si-N键，从而修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制重掺杂区和所述轻掺杂区中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定；并且由于钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，可抑制这两区域中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出。
步骤6、去除所述第二光刻胶图案402处的光刻胶后，通过一次离子注入，在所述第一图案201处形成轻掺杂区2011或钝化掺杂区2021；其中，所述第一图案201和所述第二图案202处互为钝化掺杂区2021和轻掺杂区2011，且所述轻掺杂区2011中离子的注入深度大于所述钝化掺杂区2021中所述钝化掺杂离子的注入深度。
此处，以所述栅电极50为掩膜进行第三次离子注入，若步骤5中，即，第二次离子注入后，在第二图案202处形成钝化掺杂区2021，则在此步骤6中，经过第三次离子注入后，在第一图案201处形成轻掺杂区2011。若第二次离子注入后，在第二图案202处形成轻掺杂区2011，则在此步骤6中，经过第三次离子注入后，在第一图案201处形成钝化掺杂区2021。
此外，由于离子的注入深度与离子的能量有关，而能量又与加速电压有正比关系，因此，优选的，在第一次离子注入时，若注入的离子为硼离子，则硼离子的能量约40KeV，剂量约1E15/cm3；若为磷离子，则磷离子的能量约为60KeV，剂量约1E15/cm3。在第二次或第三次离子注入时，若注入的钝化掺杂离例如为氮离子(N+或N2+)，则氮离子的能量约50KeV，剂量约2E15/cm3。
步骤7、完成前述步骤，并进行退火处理后，在基板上形成保护层60，以及源电极701和漏电极702。
此处，由于在离子注入时，晶格会被破坏而造成损伤，使迁移率和寿命等半导体参数受到影响，并且大部分的离子在被注入时并不位于置换位置，因此，为了激活被注入的离子并恢复迁移率与其它材料参数，必须在适当的时间与温度下降半导体退火。
其中，退火方式可以采用高温炉管或快速热退火(RapidThermalAnnealing，简称RTA)两种方式。若采用高温炉管方式，其温度范围在400～550℃之间，烘烤时间为1～4小时；其中当注入为硼离子时，可选择450℃进行烘烤4小时，当注入为磷离子时，可选择550℃进行烘烤4小时。若采用RTA方式，其温度范围在550～600℃之间，处理时间为20～200秒；其中，不管注入为硼离子还是磷离子，可选择600℃处理60秒。
考虑到钝化掺杂区中钝化离子可抑制重掺杂区中离子的扩散速率，优选的为，所述在所述第二图案202处形成钝化掺杂区2021或轻掺杂区2011包括：在所述第二图案202处形成钝化掺杂区2021；所述在所述第一图案201处形成轻掺杂区2011或钝化掺杂区2021包括：在所述第一图案201处形成轻掺杂区2011。
本发明实施例提供了一种多晶硅薄膜晶体管的制备方法，如图13所示，包括如下步骤：
S10、在基板10上沉积硅，经过多晶化处理形成如图14所示的多晶硅层20，并在所述多晶硅层上形成光刻胶40。
此处需要说明的是，在所述多晶硅层上形成光刻胶40中所指的形成可以为涂覆，沉积等。
具体的，可以采用PECVD在基板上沉积一层非晶硅层，采用高温烤箱对非晶硅层进行脱氢工艺处理。脱氢工艺完成后，进行LTPS工艺过程，采用激光退火工艺、金属诱导结晶工艺、固相结晶工艺等结晶化手段对非晶硅层进行结晶化处理，在基板上形成多晶硅层20。然后在所述多晶硅层上涂覆一层光刻胶40。
S11、通过一次构图工艺处理，在基板上形成如图15所示的有源层，所述有源层包括：沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202，还形成位于所述第二图案相对所述第一图案的一侧的第三图案203。
S12、如图16所示，在前述步骤基础上形成栅绝缘层30，并在所述栅绝缘层30上形成与所述沟道区200和所述第一图案201、第二图案202完全对应的第一光刻胶图案401。
考虑到所述栅绝缘层30的厚度会影响后续离子注入时所需要的能量大小，因此，在本步骤中，栅绝缘层30的厚度为之间。
S13、通过一次离子注入，在所述第三图案处203形成如图17所示的重掺杂区2031。
其中，重掺杂区2031可以为P型，也可以为N型；当为P型时，注入的离子例如可以为硼离子，当为N型时，注入的离子例如可以为磷离子。
此外，由于离子的注入深度与离子的能量有关，因此，在本步骤中，若注入的离子为硼离子，则硼离子的能量例如可选择为40KeV，剂量可以选择为1E15/cm3；若注入的离子为磷离子，则磷离子的能量例如可以为60KeV，剂量约1E15/cm3。
S14、去除所述第一光刻胶图案401处的光刻胶后，在基板上依次形成金属层和光刻胶，对所述光刻胶曝光、显影、刻蚀后，形成如图18所示的栅电极50，以及位于所述栅电极上方的第二光刻胶图案402，且所述第二光刻胶图案402与所述沟道区200和所述第一图案201完全对应。
这里所指的刻蚀是湿法刻蚀，即刻蚀后，栅电极50与所述第二光刻胶图案402的空隙正好与所述第一图案201相对应。
S15、通过一次离子注入，在所述第二图案202处形成如图19所示的钝化掺杂区2021；其中，所述钝化掺杂区2021中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
其中，能与硅原子形成稳定共价键的钝化掺杂离子例如为氮离子(N+)或氮气离子(N2+)，这里氮离子或氮气离子在注入时，其能量例如可以选择为50KeV，剂量可以选择为2E15/cm3。
在本步骤S15中，一方面，氮离子或氮气离子可以与si形成si-N键，从而修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制重掺杂区2031中离子的扩散速率；再一方面，由于钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031中离子的注入深度，可抑制重掺杂区2031中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出。
需要说明的是，在本发明实施例中，注入深度是以多晶硅层20远离基板10的一面为参考的，即，以多晶硅层20与栅绝缘层30的接触面为参考的，离该参考近，则深度浅，离该参考源，则深度深。
S16、去除所述第二光刻胶图案402处的光刻胶后，通过一次离子注入，在所述第一图案201处形成如图20所示的轻掺杂区2011；其中，所述轻掺杂区2011中离子的注入深度大于所述钝化掺杂区2021中所述钝化掺杂离子的注入深度。
根据现有技术可知，轻掺杂区2011中离子的注入剂量小于所述重掺杂区2031中离子的注入剂量，在此不做限定。
在本步骤S16中形成轻掺杂区2011，可以抑制漏电流。此外，由于钝化掺杂区2021的作用，可以抑制轻掺杂区2011中离子的扩散速率；由所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于轻掺杂区2011中离子的注入深度可知，其也可以改善轻掺杂区2011中离子(例如硼离子或磷离子)向栅绝缘层30方向扩散和逸出，从而使得TFT的特性更稳定。
S17、完成前述步骤，进行退火处理后，还形成参考图8所示的保护层60、源电极701和漏电极702。
通过进行退火处理，可修复离子注入时晶格的损伤，并恢复迁移率等参数，并且使注入的离子位于置换位置。
其中，退火方式可以采用RTA方式，其温度范围在550～600℃之间，处理时间为20～200秒；这里不管注入为硼离子还是磷离子，可选择600℃处理60秒。
本发明实施例提供了一种多晶硅薄膜晶体管的制备方法，该方法包括在基板上形成沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202，以及位于所述第二图案相对所述第一图案的一侧的第三图案203，并通过掺杂工艺，在所述第三图案203处形成重掺杂区2031，在所述第二图案202处形成钝化掺杂区2021或轻掺杂区2011，在所述第一图案201处形成轻掺杂区2011或钝化掺杂区2021；其中，所述钝化掺杂区2021中所述钝化掺杂离子的注入深度小于所述重掺杂区2031和所述轻掺杂区2011中离子的注入深度，剂量大于所述重掺杂区2031中离子的剂量。
一方面，由于钝化掺杂区2021中包括能与硅原子形成稳定共价键的钝化掺杂离子，可以修复界面缺陷和多晶硅中的缺陷态；另一方面，高浓度的钝化掺杂离子扩散后，可抑制重掺杂区2031和所述轻掺杂区2011中离子的扩散速率，从而有效改善热载流子效应，进而使得TFT的特性更稳定；此外，由于钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，可抑制这两区域中离子(例如硼离子或磷离子)向栅绝缘层方向扩散和逸出。
对于包括通过上述方法制备的多晶硅薄膜晶体管的阵列基板，其制作方法可以为，在完成上述步骤S10-S17的基础上，还包括：在基板上形成如图9所示与所述漏电极电连接的像素电极801。其中，在阵列基板的制备过程中还包括形成与栅电极电连接的栅线，栅线引线，以及与所述源电极电连接的数据线，数据线引线等，这些都为现有技术，在此不进行赘述。
进一步优选的，所述在基板上形成沟道区200、位于所述沟道区域两侧的第一图案201、位于所述第一图案相对所述沟道区一侧的第二图案202，以及位于所述第二图案相对所述第一图案的一侧的第三图203之前，所述阵列基板的制备方法还包括：在基板上形成如图10所示的缓冲层90。
这样，可防止玻璃基板中有害物质，如碱金属离子对多晶硅层性能的影响。
此外，本发明实施例提供的方法制备的阵列基板可以适用于高级超维场转换型(ADvancedSuperDimensionSwitch，简称ADS)、内平面转换式(In-PlaneSwitching，简称IPS)、有机电激光显示(OrganicElectroluminesenceDisplay，简称OLED型等类型的液晶显示装置的生产。其中，ADS其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高薄膜场效应晶体管液晶显示器(ThinFilmTransistor-LiquidCrystalDisplay，简称TFT-LCD)产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(pushMura)等优点。OLED具有自发光的特性，且其具有可视角度大，显著节省电能等优点。
因此，对于ADS型，所述阵列基板的制备的方法还包括：形成如图11或图12所示的公共电极802。
对于IPS型，所述阵列基板的制备的方法还包括：在形成与所述漏电极702电连接的像素电极801的同时，还形成公共电极802。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种多晶硅薄膜晶体管，包括栅电极、源电极、漏电极和有源层，其特征在于，所述有源层至少包括沟道区、第一掺杂区和第二掺杂区，所述第一掺杂区设置于所述沟道区的两侧，所述第二掺杂区设置于所述第一掺杂区相对所述沟道区的一侧；重掺杂区设置于所述第二掺杂区相对所述第一掺杂区的一侧；其中，所述重掺杂区中离子的剂量介于所述第一掺杂区和所述第二掺杂区之间；
所述第一掺杂区和所述第二掺杂区互为钝化掺杂区和轻掺杂区，且所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子。
2.根据权利要求1所述的多晶硅薄膜晶体管，其特征在于，所述第一掺杂区为钝化掺杂区，所述第二掺杂区为轻掺杂区；其中，所述钝化掺杂区中离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。
3.根据权利要求1所述的多晶硅薄膜晶体管，其特征在于，所述第一掺杂区为轻掺杂区，所述第二掺杂区为钝化掺杂区；其中，所述钝化掺杂区中离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。
4.根据权利要求1至3任一项所述的多晶硅薄膜晶体管，其特征在于，所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子；所述重掺杂区为P型，或N型。
5.一种阵列基板，其特征在于，包括权利要求1至4任一项所述的多晶硅薄膜晶体管。
6.根据权利要求5所述的阵列基板，其特征在于，还包括缓冲层。
7.根据权利要求5或6所述的阵列基板，其特征在于，还包括公共电极。
8.一种多晶硅薄膜晶体管的制备方法，其特征在于，包括：
在基板上形成栅电极、源电极、漏电极和有源层，所述有源层至少包括沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案；以及位于所述第二图案相对所述第一图案的一侧的第三图案；
通过掺杂工艺，在所述第三图案处形成重掺杂区，在所述第二图案处形成钝化掺杂区或轻掺杂区，在所述第一图案处形成所述轻掺杂区或所述钝化掺杂区；其中，所述第一图案和所述第二图案处互为所述钝化掺杂区和所述轻掺杂区；所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区和所述轻掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量。
9.根据权利要求8所述的方法，其特征在于，所述掺杂工艺为离子注入工艺。
10.根据权利要求9所述的方法，其特征在于，所述方法具体包括：
步骤1、在基板上形成有源层，所述有源层包括沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案；还形成位于所述第二图案相对所述第一图案的一侧的第三图案；
步骤2、在前述步骤基础上形成栅绝缘层，并在所述栅绝缘层上形成与所述沟道区和所述第一图案、第二图案完全对应的第一光刻胶图案；
步骤3、通过一次离子注入，在所述第三图案处形成重掺杂区；
步骤4、去除所述第一光刻胶图案处的光刻胶后，在基板上依次形成金属层和光刻胶，对所述光刻胶曝光、显影、刻蚀后，形成所述栅电极，以及位于所述栅电极上方的第二光刻胶图案，且所述第二光刻胶图案与所述沟道区和所述第一图案完全对应；
步骤5、通过一次离子注入，在所述第二图案处形成钝化掺杂区或轻掺杂区；其中，所述钝化掺杂区中包括与硅原子形成稳定共价键的钝化掺杂离子，且所述钝化掺杂区中所述钝化掺杂离子的注入深度小于所述重掺杂区中离子的注入深度，剂量大于所述重掺杂区中离子的剂量；
步骤6、去除所述第二光刻胶图案处的光刻胶后，通过一次离子注入，在所述第一图案处形成轻掺杂区或钝化掺杂区；其中，所述第一图案和所述第二图案处互为钝化掺杂区和轻掺杂区，且所述轻掺杂区中离子的注入深度大于所述钝化掺杂区中所述钝化掺杂离子的注入深度；
步骤7、完成前述步骤，并进行退火处理后，在基板上形成源电极和漏电极。
11.根据权利要求8所述的方法，其特征在于，所述在所述第二图案处形成钝化掺杂区或轻掺杂区包括：在所述第二图案处形成钝化掺杂区；
所述在所述第一图案处形成轻掺杂区或钝化掺杂区包括：在所述第一图案处形成轻掺杂区。
12.根据权利要求8所述的方法，其特征在于，所述重掺杂区为为P型；或者为N型。
13.根据权利要求8至12任一项所述的方法，其特征在于，所述在基板上形成有源层，所述有源层包括沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案；还形成位于所述第二图案相对所述第一图案的一侧的第三图案包括：
在基板上形成多晶硅层，并通过一次构图工艺处理，形成沟道区、位于所述沟道区域两侧的第一图案、位于所述第一图案相对所述沟道区一侧的第二图案、以及位于所述第二图案相对所述第一图案的一侧的第三图案；其中所述有源层包括所述沟道区、所述第一图案和所述第二图案。
CN201310068300.9A 2013-03-05 2013-03-05 一种多晶硅薄膜晶体管及其制备方法、阵列基板 Active CN103151388B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310068300.9A CN103151388B (zh) 2013-03-05 2013-03-05 一种多晶硅薄膜晶体管及其制备方法、阵列基板
PCT/CN2013/086882 WO2014134925A1 (zh) 2013-03-05 2013-11-11 多晶硅薄膜晶体管及其制备方法、阵列基板
US14/345,344 US9530799B2 (en) 2013-03-05 2013-11-11 Polysilicon thin film transistor and manufacturing method thereof, array substrate
US15/340,524 US10211229B2 (en) 2013-03-05 2016-11-01 Polysilicon thin film transistor and manufacturing method thereof, array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310068300.9A CN103151388B (zh) 2013-03-05 2013-03-05 一种多晶硅薄膜晶体管及其制备方法、阵列基板

Publications (2)

Publication Number Publication Date
CN103151388A CN103151388A (zh) 2013-06-12
CN103151388B true CN103151388B (zh) 2015-11-11

Family

ID=48549353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310068300.9A Active CN103151388B (zh) 2013-03-05 2013-03-05 一种多晶硅薄膜晶体管及其制备方法、阵列基板

Country Status (3)

Country Link
US (2) US9530799B2 (zh)
CN (1) CN103151388B (zh)
WO (1) WO2014134925A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151388B (zh) 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板
CN103996716B (zh) * 2014-04-25 2017-02-15 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管的制备方法
CN103996656A (zh) * 2014-04-30 2014-08-20 京东方科技集团股份有限公司 显示基板的制造方法和显示基板
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN204391121U (zh) * 2014-12-22 2015-06-10 京东方科技集团股份有限公司 一种显示装置、阵列基板及薄膜晶体管
CN106033716A (zh) * 2015-03-17 2016-10-19 上海和辉光电有限公司 Ltps组件的制造方法
CN104681628A (zh) 2015-03-17 2015-06-03 京东方科技集团股份有限公司 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN105140238A (zh) * 2015-08-05 2015-12-09 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN105047567A (zh) * 2015-08-19 2015-11-11 武汉华星光电技术有限公司 一种薄膜晶体管及其制作方法
CN105304500B (zh) * 2015-10-26 2018-01-30 深圳市华星光电技术有限公司 N型tft的制作方法
CN105355544A (zh) * 2015-11-24 2016-02-24 信利（惠州）智能显示有限公司 低温多晶硅薄膜及薄膜晶体管的制备方法、以及薄膜晶体管
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105489552B (zh) * 2016-01-28 2018-08-14 武汉华星光电技术有限公司 Ltps阵列基板的制作方法
CN105762155A (zh) * 2016-03-07 2016-07-13 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN105762081A (zh) * 2016-05-17 2016-07-13 武汉华星光电技术有限公司 一种薄膜晶体管的制作方法
CN106847743B (zh) * 2017-02-07 2019-12-24 武汉华星光电技术有限公司 Tft基板及其制作方法
CN106971980A (zh) 2017-03-30 2017-07-21 武汉华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
CN107706098B (zh) * 2017-09-15 2020-10-02 武汉华星光电技术有限公司 掺杂区域的形成方法、薄膜晶体管及其制作方法
US10340387B2 (en) * 2017-09-20 2019-07-02 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Low temperature poly-silicon thin film transistor, manufacturing method thereof, and array substrate
CN107895713B (zh) * 2017-11-30 2020-05-05 深圳市华星光电半导体显示技术有限公司 Tft基板制作方法
CN108198754B (zh) * 2017-12-04 2021-01-29 武汉华星光电半导体显示技术有限公司 一种多晶硅tft基板的制作方法及多晶硅tft基板
CN111081781A (zh) * 2018-10-22 2020-04-28 广东聚华印刷显示技术有限公司 薄膜晶体管及其制作方法、显示模组及显示器件
KR20210123003A (ko) * 2020-04-02 2021-10-13 엘지디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN111668237B (zh) 2020-06-17 2024-01-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
CN113948579B (zh) * 2020-07-17 2023-06-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
CN1779929A (zh) * 2004-11-26 2006-05-31 中华映管股份有限公司 薄膜晶体管的制作方法
CN100438028C (zh) * 2000-03-06 2008-11-26 株式会社半导体能源研究所 半导体器件及显示设备
CN103779209A (zh) * 2011-08-23 2014-05-07 广东中显科技有限公司 一种多晶硅薄膜晶体管的制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5405791A (en) * 1994-10-04 1995-04-11 Micron Semiconductor, Inc. Process for fabricating ULSI CMOS circuits using a single polysilicon gate layer and disposable spacers
US5534449A (en) * 1995-07-17 1996-07-09 Micron Technology, Inc. Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry
KR100232206B1 (ko) * 1996-12-26 1999-12-01 김영환 반도체 소자의 제조방법
JP3602679B2 (ja) * 1997-02-26 2004-12-15 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US5998274A (en) * 1997-04-10 1999-12-07 Micron Technology, Inc. Method of forming a multiple implant lightly doped drain (MILDD) field effect transistor
US5996274A (en) 1998-03-26 1999-12-07 Smith; Larry E. Rodent trap
JP2000277738A (ja) * 1999-03-19 2000-10-06 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
US6646287B1 (en) * 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
US6211027B1 (en) * 1999-11-19 2001-04-03 United Microelectronics Corp. Method for manufacturing PMOS transistor
US6261913B1 (en) * 2000-08-23 2001-07-17 Micron Technology, Inc. Method for using thin spacers and oxidation in gate oxides
JP4818499B2 (ja) * 2000-09-01 2011-11-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4202012B2 (ja) 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
CN1222022C (zh) 2002-07-17 2005-10-05 统宝光电股份有限公司 薄膜晶体管的制造方法及结构
US6660605B1 (en) * 2002-11-12 2003-12-09 Texas Instruments Incorporated Method to fabricate optimal HDD with dual diffusion process to optimize transistor drive current junction capacitance, tunneling current and channel dopant loss
US6963083B2 (en) * 2003-06-30 2005-11-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having polycrystalline TFT and fabricating method thereof
KR100712095B1 (ko) * 2004-02-17 2007-05-02 삼성에스디아이 주식회사 표시장치의 제조방법
TWI382455B (zh) 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI289358B (en) * 2005-05-27 2007-11-01 Au Optronics Corp Method for forming low temperature polysilicon thin film transistor within low doped drain structure
KR101131793B1 (ko) * 2005-05-31 2012-03-30 삼성전자주식회사 폴리 실리콘형 박막트랜지스터 및 이를 갖는 박막트랜지스터 기판 및 이의 제조 방법
JP5422945B2 (ja) * 2008-09-01 2014-02-19 セイコーエプソン株式会社 薄膜トランジスタの製造方法および電気光学装置の製造方法
SG10201505586UA (en) * 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
CN103151388B (zh) * 2013-03-05 2015-11-11 京东方科技集团股份有限公司 一种多晶硅薄膜晶体管及其制备方法、阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438028C (zh) * 2000-03-06 2008-11-26 株式会社半导体能源研究所 半导体器件及显示设备
CN1577893A (zh) * 2003-07-18 2005-02-09 精工爱普生株式会社 薄膜晶体管、有源矩阵基板、显示装置和电子设备
CN1779929A (zh) * 2004-11-26 2006-05-31 中华映管股份有限公司 薄膜晶体管的制作方法
CN103779209A (zh) * 2011-08-23 2014-05-07 广东中显科技有限公司 一种多晶硅薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US10211229B2 (en) 2019-02-19
WO2014134925A1 (zh) 2014-09-12
CN103151388A (zh) 2013-06-12
US20150206905A1 (en) 2015-07-23
US9530799B2 (en) 2016-12-27
US20170047352A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
US9147772B2 (en) Complementary metal oxide semiconductor circuit structure, preparation method thereof and display device
CN103996716B (zh) 一种多晶硅薄膜晶体管的制备方法
CN103050410B (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN106847703B (zh) 低温多晶硅薄膜晶体管的制造方法和显示装置
CN105097550A (zh) 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
CN105097841B (zh) Tft基板的制作方法及tft基板
US10409115B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
CN103022145A (zh) 阵列基板、显示装置及制备方法
CN108447822A (zh) Ltps tft基板的制作方法
CN105304500A (zh) N型tft的制作方法
CN104282696A (zh) 一种阵列基板及其制作方法、显示装置
CN104779167A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN104091832B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105374749A (zh) 一种薄膜晶体管及其制造方法
CN104733323A (zh) 一种低温多晶硅薄膜晶体管的制造方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN105070729A (zh) 一种阵列基板和显示装置
CN105185788A (zh) 阵列基板及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN109616479A (zh) Ltps tft基板的制作方法
US7982272B2 (en) Thin-film semiconductor device and method for manufacturing the same
CN105161456A (zh) 一种阵列基板的制作方法
CN108511464A (zh) Cmos型ltps tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant