CN110534577B - 一种薄膜晶体管及制备方法 - Google Patents
一种薄膜晶体管及制备方法 Download PDFInfo
- Publication number
- CN110534577B CN110534577B CN201910739513.7A CN201910739513A CN110534577B CN 110534577 B CN110534577 B CN 110534577B CN 201910739513 A CN201910739513 A CN 201910739513A CN 110534577 B CN110534577 B CN 110534577B
- Authority
- CN
- China
- Prior art keywords
- electrode
- active layer
- insulating layer
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 132
- 238000013461 design Methods 0.000 description 13
- 239000010408 film Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- -1 IGZO Chemical class 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种薄膜晶体管及制作方法，其中晶体管包括基板、基板上设置的底栅极，所述底栅极的上方还设置有有源层，所述有源层包括与底栅极的一侧面平行设置的部分，所述有源层的与底栅极侧面相对的部分的另一侧还与设置有顶栅极。区别于现有技术，相较于平面式薄膜晶体管，可以缩短薄膜晶体管沟道制程临界尺寸(Critical Dimension，CD)，从而达到缩小整体器件占用面积，提高面板PPI；并且双栅极结构的垂直结构薄膜晶体管，具有更高的电子迁移率以及器件稳定性。
Description
技术领域
本发明涉及新的TFT管设计，尤其涉及一种垂直结构的薄膜晶体管优化设计。
背景技术
随着有源矩阵有机发光二极管显示器(AMOLED)和高性能有源矩阵液晶显示器(AMLCD)中的发展，为了得到高分辨率和高帧速的显示器，通常需要TFT具有较高的电流电压驱动能力，因此如何设计和制备高性能且小尺寸的薄膜晶体管成为越来越需要被攻克的研究课题。
IGZO是一种含有铟、镓和锌的非晶氧化物，载流子迁移率是非晶硅的20～30倍，可以大大提高TFT对像素电极的充放电速率，提高像素的响应速度，具备更快的面板刷新频率，可实现超高分辨率TFT-LCD。同时，现有的非晶硅生产线只需稍加改动即可兼容IGZO制程，因此在成本方面较低温多晶硅(LTPS)更有竞争力。
氧化物半导体迁移率(10-30cm2/V.s)可满足AMOLED显示阵列基板驱动需求，且IGZO TFT器件相对低温多晶硅TFT拥有更优越的Ioff，画素TFT只需要单栅极就可抑制漏电问题，有更利于TFT器件的小型化，实现超高分辨率TFT基板的制作。因此，搭配IGZO TFT驱动电路的高分辨率OLED显示器市场前景很好，为目前国内外主要面板制造厂研发热点。
相较于平面式薄膜晶体管，可以缩短薄膜晶体管沟道制程临界尺寸(CriticalDimension，CD)，从而达到缩小整体器件占用面积，提高面板PPI。垂直结构TFT可以缩小器件面积，但是就现有的制程调试情况来看该结构的电子迁移率以及器件稳定性仍需进一步提高。双栅极TFT器件相较于传统单栅表现出更好的电学稳定性和更强的栅控能力，双栅IGZO TFT的负电压偏置或者正电压偏置引起的阈值电压漂移量均小于单栅IGZO TFT，相较于单栅结构，双栅器件的电流驱动能力得到了显著提高。
发明内容
因此，需要提供一种薄膜晶体管以及搭载此晶体管的显示结构，相较于平面式薄膜晶体管，可以缩短薄膜晶体管沟道制程临界尺寸(Critical Dimension，CD)，从而达到缩小整体器件占用面积，提高面板PPI。
为实现上述目的，发明人提供了一种薄膜晶体管，包括基板、基板上设置的底栅极，所述底栅极的上方还设置有有源层，所述有源层包括与底栅极的一侧面平行设置的部分，所述有源层的与底栅极侧面相对的部分的另一侧还与设置有顶栅极。
进一步地，还包括第一电极，所述第一电极设置于基板上方、底栅极下方，所述有源层与第一电极接触。
进一步地，还包括第二电极，所述第二电极设置于有源层上方，所述第二电极与有源层接触。
具体地，所述第一电极与底栅极之间设置有第一绝缘层。
具体地，所述底栅极与有源层之间设置有第二绝缘层，所述有源层与所述顶栅极之间设置有第三绝缘层。
一种薄膜晶体管制备方法，包括如下步骤，图案化底栅极金属层，在底栅极金属层上设置第二绝缘层遮罩，在第二绝缘层上图案化有源层，使得有源层至少包括与底栅极的一侧面平行设置的部分，在该部分上设置第三绝缘层，在第三绝缘层上图案化顶栅极，使得顶栅极设置在有源层的与底栅极侧面相对的部分的另一侧。
具体地，还包括步骤，在基板上设置第一电极，在第一电极上设置第一绝缘层，在第一绝缘层上设置底栅极金属层；在设置第二绝缘层遮罩后进行步骤，蚀刻第二绝缘层、第一绝缘层得到过孔，暴露出第一电极，在第二绝缘层上图案化有源层还使得有源层与第一电极接触。
具体地，还包括步骤，在第三绝缘层上图案化顶栅极具体为，在第三绝缘层上设置金属层，对该金属层进行图案化，形成顶栅极，同时该金属层图案化出第二电极，所述第二电极与有源层接触。
区别于现有技术，相较于平面式薄膜晶体管，可以缩短薄膜晶体管沟道制程临界尺寸(Critical Dimension，CD)，从而达到缩小整体器件占用面积，提高面板PPI；并且双栅极结构的垂直结构薄膜晶体管，具有更高的电子迁移率以及器件稳定性。
附图说明
图1为本发明具体实施方式所述的薄膜晶体管示意图；
图2为本发明具体实施方式所述的薄膜晶体管沟道示意图；
图3为本发明具体实施方式所述的薄膜晶体管制程示意图；
图4为本发明具体实施方式所述的连续成膜示意图；
图5为本发明具体实施方式所述的两次金属成膜示意图；
图6为本发明具体实施方式所述的双栅极结构扫描线示意图；
图7为本发明具体实施方式所述的带垂直结构薄膜晶体管的OLED显示面板视图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
图1展示了本发明的一种薄膜晶体管及其上的OLED面板结构示意图，其中涉及了一种垂直结构的薄膜晶体管，所述垂直结构指的是借助栅极侧面形成有源层沟道的晶体管结构，垂直结构在现有的技术方案中一些会简化为栅极外侧的“冂”字型结构，这也是垂直结构名称的由来。图2介绍了垂直结构的好处，我们可以看到实际上有源层可以处于一个30°-90°的斜角范围，真正设计成完全竖直反倒不利于结构的稳定，也不方便有源层的图案化。从图2我们可以看到，由于有源层主要依附于底栅极侧壁处，考虑到缩短沟道长度的实际效果以及有源层的附着性，在图所示的截图角度中，底栅极至少有一个侧面与底面形成倾角α，底栅极的截面可以是等腰梯形、直角梯形、不规则多边形、三角形等。在这一实施例中，底栅极倾角α范围控制在30～90°之间，将根据实际设计需要以及制程能力定义具体数值。由于该倾角的存在，有源层实际沟道占用长度能够大幅度缩小。在我们的设计方案中，这里请看回图1，包括基板、基板上设置的底栅极，所述底栅极的上方还设置有有源层，所述有源层包括与底栅极的一侧面平行设置的部分，所述有源层的与底栅极侧面相对的部分的另一侧还与设置有顶栅极。我们通过双栅极的设计，将顶栅极设置在有源层正对底栅极侧面的部分，使得晶体管具备更高的电子迁移率以及器件稳定性，还能够进一步地降低器件面积。
本发明有源层材料优先采用IGZO、IZO、IGZTO等金属氧化物，但不仅限与此，诸如有机半导体、碳纳米管等半导体材料亦可以选用为本发明TFT有源层。对金属膜层、有机绝缘层、无机绝缘层、半导体层无特殊材料限定。
在如图1所示的进一步的实施例中，还包括第一电极，所述第一电极设置于基板上方、底栅极下方，所述有源层与第一电极接触。第一电极为金属电极，通过金属层蚀刻产生。还包括第二电极，所述第二电极设置于有源层上方，所述第二电极与有源层接触。第一电极和第二电极可以分别设置为源极和漏极，从而达到晶体管构建的技术效果。
在其他一些具体的实施例中，所述第一电极与底栅极之间设置有第一绝缘层。具体地，所述底栅极与有源层之间设置有第二绝缘层，所述有源层与所述顶栅极之间设置有第三绝缘层。通过构建上述绝缘层，能够使得双栅极、有源层之间能够正常工作。
图3所示的实施例中，我们还介绍一种薄膜晶体管制备方法，包括如下步骤，
s3：图案化底栅极金属层，s4：在底栅极金属层上设置第二绝缘层遮罩，s5：在第二绝缘层上图案化有源层，使得有源层至少包括与底栅极的一侧面平行设置的部分，s6：在该部分上设置第三绝缘层，s7：在第三绝缘层上图案化顶栅极，使得顶栅极设置在有源层的与底栅极侧面相对的部分的另一侧。通过上述方法，能够在垂直结构的晶体管中利用底栅极的侧面布设有源层沟道，同时通过双栅极的设计进一步地提高有源层的电子迁移率，提高电流并进一步缩小晶体管面积。
为了更好地实现有源层的功能，使得有源层与电极接触，具体地，还包括步骤，s1：在基板上设置第一电极，s2：在第一电极上设置第一绝缘层，在第一绝缘层上设置底栅极金属层；在步骤s4设置第二绝缘层遮罩后进行具体步骤，s41蚀刻第二绝缘层、第一绝缘层得到过孔，暴露出第一电极。步骤s5在第二绝缘层上图案化有源层还使得有源层与第一电极接触。在其他一些具体的实施例中，步骤s7，在第三绝缘层上图案化顶栅极具体为，在第三绝缘层上设置金属层，对该金属层进行图案化，形成顶栅极，同时该金属层图案化出第二电极，所述第二电极与有源层接触。通过上述方法，本发明的实施方案设计完整的垂直结构的顶栅极，从而达到提升电子迁移率的技术效果。
在其他一些实施例中，本发明的TFT结构设计过程如下：
第一步在玻璃或PI基板上制作第一电极，第一电极可以是源极信号线或者漏极，现以源极信号线为例。
第二步在第一电极之上成膜覆盖第一绝缘层。
第三步在第一绝缘层之上成膜并图案化底栅极金属层。
第四步在栅极驱动电路上制作栅极绝缘层，并蚀刻出过孔露出第一电极表面。
第五步成膜IGZO有源层并图案化有源层，通过第二绝缘层过孔连接有源层与第一电极，本发明有源层优选IGZO金属氧化物材料。
第六步在有源层上成膜第三绝缘层，图案化第三绝缘层，露出一端有源层表面。
第七步在第三绝缘层之上成膜第三金属层，并图案化作为顶栅极&第二电极，第二电极可以是源极信号线或者漏极，现以漏极为例，通过第三绝缘层连接有源层。
第八步在第三金属层制作钝化层(第四绝缘层)保护TFT免遭外界水/氧破坏。
本实施例通过上述方案能够达到设计一种新型的垂直结构TFT，通过设计双栅极结构达到了提高有源层的电子迁移率，提高电流并进一步缩小晶体管面积的技术效果。
在图4所示的实施例中，展示了在某些实施例下，我们可以在s41第二绝缘层蚀刻之后，通过连续成膜有源层与第三绝缘层的步骤，再同时使用灰阶光罩通过两次蚀刻定义出有源层及第三绝缘层的图案，从而能够进一步地减少一层光罩步骤，节约成本，提高制作效率。
在图5所示的实施例中，我们还提供了一种将第二电极和顶栅极进行两次成膜的实施方式。具体地，在步骤s5之后，我们还进行步骤，在有源层的顶部的上方设置第二电极金属，再进行第三绝缘层的涂布，隔绝第二电极、有源层与外部接触，再进行步骤，s7，图案化顶栅极，使得顶栅极设置在有源层的与底栅极侧面相对的部分的另一侧。这样的好处在于能够使得第二电极与顶栅极之间隔绝得更为彻底。提高器件的稳定性。
在图6所示的实施例中，为扫描线设置方案示意图，我们可以独立设置顶栅极扫描线，并与底栅极分属一侧，见上方第一栏，这种设计实施简便。还可以独立设置顶栅极扫描线，并与底栅极分属两侧，见第二栏，这种设计则稳定性更佳。另一些实施方案中，如第三栏所示，还可以通过蚀刻第三绝缘层过孔，使得顶栅极与底栅极连接。通过上述方法设计，能够使得面板的形态可以多样化，最终获得更丰富的产品功能。
下面请看图7，为本发明薄膜晶体管顶发光OLED显示面板的结构示意图，还继续进行如下步骤，分别对应图7的a-f小图：
StepⅠ图案化第四绝缘层，形成过孔露出SD表面；
StepⅡ涂布整面有机平坦层，在第四绝缘层过孔处显影出有机层过孔露出SD表面；
StepⅢ平坦层上制作高反射金属阳极并图案化，通过过孔连接漏极；
StepⅣ制作画素定义层并在阳极之上曝光显影出过孔露出阳极表面；
StepⅤ图案化起支撑基板与封装盖板的PS层；
StepⅥ.在像素定义层过孔处，阳极之上蒸镀上有机发光层，并蒸镀金属阴极。
最终完成顶发光结构的oled显示面板的制作。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (4)
1.一种薄膜晶体管，其特征在于，包括基板、基板上设置的底栅极，所述底栅极的上方还设置有有源层，所述有源层包括与底栅极的一侧面平行设置的部分，所述有源层的与底栅极侧面相对的部分的另一侧还与设置有顶栅极；
还包括第一电极，所述第一电极设置于基板上方、底栅极下方，所述有源层与第一电极接触；
还包括第二电极，所述第二电极设置于有源层上方，所述第二电极与有源层接触；
所述第一电极与底栅极之间设置有第一绝缘层；
所述底栅极与有源层之间设置有第二绝缘层，所述有源层与所述顶栅极之间设置有第三绝缘层。
2.一种薄膜晶体管制备方法，所述薄膜晶体管为权利要求1所述的薄膜晶体管，其特征在于，包括如下步骤，图案化底栅极金属层，在底栅极金属层上设置第二绝缘层遮罩，在第二绝缘层上图案化有源层，使得有源层至少包括与底栅极的一侧面平行设置的部分，在该部分上设置第三绝缘层，在第三绝缘层上图案化顶栅极，使得顶栅极设置在有源层的与底栅极侧面相对的部分的另一侧。
3.根据权利要求2所述的薄膜晶体管制备方法，其特征在于，还包括步骤，在基板上设置第一电极，在第一电极上设置第一绝缘层，在第一绝缘层上设置底栅极金属层；在设置第二绝缘层遮罩后进行步骤，蚀刻第二绝缘层、第一绝缘层得到过孔，暴露出第一电极，在第二绝缘层上图案化有源层还使得有源层与第一电极接触。
4.根据权利要求2所述的薄膜晶体管制备方法，其特征在于，还包括步骤，在第三绝缘层上图案化顶栅极具体为，在第三绝缘层上设置金属层，对该金属层进行图案化，形成顶栅极，同时该金属层图案化出第二电极，所述第二电极与有源层接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910739513.7A CN110534577B (zh) | 2019-08-12 | 2019-08-12 | 一种薄膜晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910739513.7A CN110534577B (zh) | 2019-08-12 | 2019-08-12 | 一种薄膜晶体管及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534577A CN110534577A (zh) | 2019-12-03 |
| CN110534577B true CN110534577B (zh) | 2024-02-23 |
Family
ID=68662878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910739513.7A Active CN110534577B (zh) | 2019-08-12 | 2019-08-12 | 一种薄膜晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534577B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113838938A (zh) * | 2020-06-24 | 2021-12-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板以及电子装置 |
| CN112968061A (zh) * | 2021-02-03 | 2021-06-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、显示基板及其制备方法和显示装置 |
| CN113345967B (zh) * | 2021-05-21 | 2022-09-09 | Tcl华星光电技术有限公司 | 薄膜晶体管及led背板 |
| CN114122145B (zh) * | 2021-11-15 | 2023-11-28 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管、电子装置及其制备方法及显示装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015027532A1 (zh) * | 2013-08-29 | 2015-03-05 | 深圳市华星光电技术有限公司 | 有机发光二极管阳极连接结构及其制作方法 |
| CN105633057A (zh) * | 2014-10-27 | 2016-06-01 | 业鑫科技顾问股份有限公司 | 薄膜晶体管结构、显示面板、阵列基板及其制作方法 |
| CN107910376A (zh) * | 2017-11-10 | 2018-04-13 | 深圳市华星光电技术有限公司 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
| WO2019041553A1 (zh) * | 2017-09-01 | 2019-03-07 | 深圳市华星光电技术有限公司 | 像素结构垂直沟道有机薄膜晶体管及其制作方法 |
| CN208767303U (zh) * | 2018-10-30 | 2019-04-19 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及显示装置 |
| CN211376645U (zh) * | 2019-08-12 | 2020-08-28 | 福建华佳彩有限公司 | 一种薄膜晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629633B2 (en) * | 2004-05-20 | 2009-12-08 | Isaac Wing Tak Chan | Vertical thin film transistor with short-channel effect suppression |
| CN104681629B (zh) * | 2015-03-18 | 2017-12-08 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 |
-
2019
- 2019-08-12 CN CN201910739513.7A patent/CN110534577B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015027532A1 (zh) * | 2013-08-29 | 2015-03-05 | 深圳市华星光电技术有限公司 | 有机发光二极管阳极连接结构及其制作方法 |
| CN105633057A (zh) * | 2014-10-27 | 2016-06-01 | 业鑫科技顾问股份有限公司 | 薄膜晶体管结构、显示面板、阵列基板及其制作方法 |
| WO2019041553A1 (zh) * | 2017-09-01 | 2019-03-07 | 深圳市华星光电技术有限公司 | 像素结构垂直沟道有机薄膜晶体管及其制作方法 |
| CN107910376A (zh) * | 2017-11-10 | 2018-04-13 | 深圳市华星光电技术有限公司 | 垂直结构薄膜晶体管的制造方法及垂直结构薄膜晶体管 |
| CN208767303U (zh) * | 2018-10-30 | 2019-04-19 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及显示装置 |
| CN211376645U (zh) * | 2019-08-12 | 2020-08-28 | 福建华佳彩有限公司 | 一种薄膜晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534577A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110649043B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
| US10658403B2 (en) | TFT substrate and manufacturing method thereof | |
| US20210183977A1 (en) | Display panel and method of fabricating same | |
| CN109378326B (zh) | 显示面板及其制作方法 | |
| EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
| US20120056531A1 (en) | Organic electroluminescent display device | |
| US20080218061A1 (en) | Pixel structure of organic electroluminescent display panel and method of making the same | |
| US8183766B2 (en) | Pixel structure of organic electroluminescent display panel and method of making the same | |
| US10331001B2 (en) | TFT substrate and manufacturing method thereof | |
| CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
| KR20060053223A (ko) | 유기전계발광 소자 및 그 제조 방법 | |
| US20130015454A1 (en) | Panel structure, display device including same, and methods of manufacturing panel structure and display device | |
| CN110707098B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| US20200251678A1 (en) | Organic electroluminescent display panel, manufacturing method thereof and display device | |
| US9899532B2 (en) | Thin-film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, and display apparatus | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| WO2018086210A1 (zh) | Tft基板及其制作方法 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| CN109545836B (zh) | 一种oled显示装置及其制作方法 | |
| KR100495701B1 (ko) | 유기 전계 발광 표시장치의 제조방법 | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| CN211376645U (zh) | 一种薄膜晶体管 | |
| WO2019080254A1 (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |