CN106783725B - 带有绝缘埋层的衬底的制备方法 - Google Patents

带有绝缘埋层的衬底的制备方法 Download PDF

Info

Publication number
CN106783725B
CN106783725B CN201611225994.2A CN201611225994A CN106783725B CN 106783725 B CN106783725 B CN 106783725B CN 201611225994 A CN201611225994 A CN 201611225994A CN 106783725 B CN106783725 B CN 106783725B
Authority
CN
China
Prior art keywords
ion
layer
substrate
insulating
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611225994.2A
Other languages
English (en)
Other versions
CN106783725A (zh
Inventor
魏星
常永伟
陈猛
陈国兴
费璐
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN201611225994.2A priority Critical patent/CN106783725B/zh
Publication of CN106783725A publication Critical patent/CN106783725A/zh
Priority to US15/905,344 priority patent/US10388529B2/en
Application granted granted Critical
Publication of CN106783725B publication Critical patent/CN106783725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

一种带有绝缘埋层的衬底的制备方法，包括如下步骤：提供一衬底，所述衬底具有一支撑层和设置在支撑层表面的一绝缘层；实施第一次离子注入，向所述衬底内注入改性离子，所述绝缘层和支撑层的界面与改性离子浓度的高斯分布峰之间的距离小于50nm，以使所述改性离子能够在所述绝缘层中形成纳米团簇；实施第二次离子注入，继续向所述绝缘层内注入改性离子，所采用的注入离子与第一次离子注入的步骤相同，本步骤中改性离子浓度的高斯分布峰与上一次离子注入的高斯分布峰之间的距离小于80nm，以实现纳米团簇分布区域的展宽。

Description

带有绝缘埋层的衬底的制备方法
技术领域
本发明涉及半导体材料领域，尤其涉及一种带有绝缘埋层的衬底的制备方法。
背景技术
现有技术中典型的带有绝缘埋层的衬底结构包括三层，依次是支撑层，支撑层表面的绝缘层，以及绝缘层表面的器件层。在一些应用场合，为了防止载流子被高能射线激发而向衬底外部迁移，需要在衬底中引入一层载流子俘获中心来俘获这些载流子，从而提高器件层中电子元件的电学性能。但实践中，为了引入该载流子俘获中心，需要通过注入等手段引入额外的改性离子。因此，如何有效引入该载流子俘获中心，是现有技术亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种带有绝缘埋层的衬底的制备方法，能够更有效引入该载流子俘获中心。
为了解决上述问题，本发明提供了一种带有绝缘埋层的衬底的制备方法，包括如下步骤：提供一衬底，所述衬底具有一支撑层和设置在支撑层表面的一绝缘层；实施第一次离子注入，向所述衬底内注入改性离子，所述绝缘层和支撑层的界面与改性离子浓度的高斯分布峰之间的距离小于50nm，以使所述改性离子能够在所述绝缘层中形成纳米团簇；实施第二次离子注入，继续向所述绝缘层内注入改性离子，所采用的注入离子与第一次离子注入的步骤相同，本步骤中改性离子浓度的高斯分布峰与上一次离子注入的高斯分布峰之间的距离小于80nm，以实现纳米团簇分布区域的展宽。
可选的，所述改性离子为构成绝缘层的化学元素中的一种，或者所述改性离子为构成绝缘层的化学元素中的一种的同族元素。所述绝缘层的材料为二氧化硅，所述改性离子为硅或锗离子。
可选的，所述绝缘层为绝缘埋层或者位于所述衬底的表面。
可选的，所述第二次离子注入的能量小于第一次离子注入的能量。
可选的，所述第一次离子注入的剂量范围是3×1015cm-2至2×1016cm-2。
可选的，所述第一次离子注入的温度高于400摄氏度。
可选的，所述第一次离子注入和第二次离子注入的剂量相同。
可选的，反复实施第二次离子注入的步骤以实现纳米团簇分布区域的更大展宽。
可选的，在第二次离子注入完毕后，进一步包括热处理步骤。
本发明采用了多次注入的方式，通过展宽注入区域而获得更多的改性离子从而获得更多的俘获中心。由于改性离子是分布在更宽的区域内，其密度并未增加，因此不会引起更大的失配应力，从而降低了对顶层半导体层的晶格完整性的影响。
附图说明
附图1所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式的实施步骤示意图。
附图2A至附图2C所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式的工艺流程图。
附图3所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式中第一次离子注入后改性离子在衬底中的分布曲线。
附图4所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式中第二次离子注入后两次注入的改性离子各自在衬底中的分布曲线。
具体实施方式
下面结合附图对本发明提供的带有绝缘埋层的衬底的制备方法的具体实施方式做详细说明。
附图1所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式的实施步骤示意图，包括：步骤S10，提供一衬底，所述衬底具有一支撑层和设置在支撑层表面的一绝缘层；步骤S11，实施第一次离子注入，向所述衬底内注入改性离子，所述绝缘层和支撑层的界面与改性离子浓度的高斯分布峰之间的距离小于50nm，以使所述改性离子能够在所述绝缘层中形成纳米团簇；步骤S12，实施第二次离子注入，继续向所述绝缘层内注入改性离子，所采用的注入离子与第一次离子注入的步骤相同，本步骤中改性离子浓度的高斯分布峰与上一次离子注入的高斯分布峰之间的距离小于80nm，以实现纳米团簇分布区域的展宽。
附图2A至附图2C所示是本发明所述带有绝缘埋层的衬底的制备方法一具体实施方式的工艺流程图。
附图2A所示，参考步骤S10，提供一衬底200，所述衬底200具有一绝缘层202。在本具体实施方式中，所述衬底200包括支撑层201，绝缘层202以及顶层半导体层203，绝缘层202为绝缘埋层。在其它的具体实施方式中，用于实施离子注入改性的衬底也可以不包括顶层半导体层203，绝缘层202位于衬底200的表面，而顶层半导体层203将在后续的工艺中通过键合或者外延的方式形成。在本具体实施方式中，所述绝缘层202的材料为二氧化硅，在其他的具体实施方式中，所述绝缘层202的材料也可以是氮化硅、氮氧化硅、氧化锗硅、氧化锗、或者其他绝缘材料。所述支撑层201的材料可以是半导体材料，也可以是蓝宝石等其他微电子领域所采用的衬底材料。
附图2B所示，参考步骤S11，实施第一次离子注入，向所述衬底200内注入改性离子，所述绝缘层202和支撑层201的界面与改性离子浓度的高斯分布峰之间的距离小于50nm，以使所述改性离子能够在所述绝缘层中形成纳米团簇。参考附图3所示是第一次离子注入后改性离子在衬底200中的分布曲线。离子分布是非对称的类高斯分布，分布展宽会导致部分离子进入支撑层，导致晶格损伤，因此，本次注入优选为高温注入，注入温度高于400摄氏度。并且注入剂量过大仍然会导致晶格损伤，因此注入剂量应当小于2×1016cm-2，并优选为3×1015cm-2至2×1016cm-2。改性离子在衬底200中呈现非对称的高斯分布，在其峰值Rp1的左侧有效范围为DL1，右侧有效范围为DR1。在附图3所示的本具体实施方式中，所述绝缘层202和支撑层201的界面位于右侧有效范围DR1内，其优点在于改性离子更多的分布在绝缘层202中，使后续注入的改性离子更容易达到展宽纳米团簇聚集区的效果。在另一具体实施方式中，所述绝缘层202和支撑层201的界面也可以位于左侧的有效范围DL1内。
在本具体实施方式中，所述改性离子为硅，能够氧化硅层中形成硅的富集层，进一步在热处理后形成富硅纳米团簇。在其他的具体实施方式中，所述改性离子应当选择为构成绝缘层的化学元素中的一种，例如向氧化锗硅中注入锗或者硅。也可以是选择所述改性离子为构成绝缘层202的化学元素中的一种的同族元素，例如向氧化硅中注入锗。由于同族元素具有近似的化学性质，因此也可以形成能够有效俘获载流子的纳米团簇。
附图2C所示，参考步骤S13，实施第二次离子注入，继续向所述绝缘层202内注入改性离子，所采用的注入离子与第一次离子注入的步骤相同，本步骤中改性离子浓度的高斯分布峰Rp2与上一次离子注入的高斯分布峰Rp1之间的距离小于80nm，以实现纳米团簇分布区域的展宽。参考附图4所示是第二次离子注入后两次注入的改性离子各自在衬底200中的分布曲线。第二次注入的改性离子在衬底200中亦呈现非对称的高斯分布，在其峰值Rp2的左侧有效范围为DL2，右侧有效范围为DR2。本步骤如果选择比前一步骤更低的能量，且离子展宽不会进入到支撑层201，则也可以选择使用常温注入。若离子展宽进入支撑层201，则本次注入剂量也应当小于2×1016cm-2，并优选为3×1015cm-2至2×1016cm-2。若离子展宽后不进入支撑层201，则本次注入剂量不受限制。在本具体实施方式中，所述第二次离子注入的能量小于第一次离子注入的能量。参考附图4所示，第二次的能量小于第一次会使第二次注入的改性离子浓度的高斯分布峰值位置Rp2位于上一次离子注入的高斯分布峰的左侧有效边界DL1内，其优点在于改性离子更多的分布在绝缘层202中，使展宽后的纳米团簇更多的聚集在绝缘层202中。在另一具体实施方式中，高斯分布峰值位置Rp2也可以位于右侧有效边界DR1内。
在通过注入引入改性离子形成载流子俘获中心的工艺中，更多的改性离子会有利于形成更多的俘获中心，但改性离子密度过大则会引入额外的失配应力而影响顶层半导体层203的晶格完整性。因此，本具体实施方式采用了多次注入的方式，通过展宽注入区域而获得更多的改性离子从而获得更多的俘获中心。由于改性离子是分布在更宽的区域内，其密度并未增加，因此不会引起更大的失配应力，从而降低了对顶层半导体层203的晶格完整性的影响。
如果上述步骤实施完毕后仍然不能够满足纳米团簇的宽度要求，则可以反复实施第二次离子注入的步骤，每次注入的峰值都位于上一次注入的有效边界内，以实现纳米团簇分布区域的更大展宽。
上述步骤实施完毕后，进一步对注入区域实施热处理，可以提高有效的载流子复合中心或电子陷阱，从而增强材料和器件在恶劣环境下的工作特性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种带有绝缘埋层的衬底的制备方法，其特征在于，包括如下步骤：
提供一衬底，所述衬底具有一支撑层和设置在支撑层表面的一绝缘层；
实施第一次离子注入，向所述衬底内注入改性离子，所述绝缘层和支撑层的界面与改性离子浓度的高斯分布峰之间的距离小于50nm，以使所述改性离子能够在所述绝缘层中形成纳米团簇；所述绝缘层和所述支撑层的界面位于第一次离子注入的所述改性离子浓度的高斯分布峰的左侧有效范围内或者右侧有效范围内；
实施第二次离子注入，继续向所述绝缘层内注入改性离子，所采用的注入离子与第一次离子注入的步骤相同，本步骤中改性离子浓度的高斯分布峰与上一次离子注入的高斯分布峰之间的距离小于80nm，以实现纳米团簇分布区域的展宽；第二次离子注入的改性离子浓度的高斯分布峰位于上一次离子注入的高斯分布峰的左侧有效边界内或者右侧有效边界内。
2.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述改性离子为构成绝缘层的化学元素中的一种，或者所述改性离子为构成绝缘层的化学元素中的一种的同族元素。
3.根据权利要求2所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述绝缘层的材料为二氧化硅，所述改性离子为硅或锗离子。
4.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述绝缘层为绝缘埋层或者位于所述衬底的表面。
5.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述第二次离子注入的能量小于第一次离子注入的能量。
6.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述第一次离子注入的剂量范围是3×1015cm-2至2×1016cm-2。
7.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述第一次离子注入的温度高于400摄氏度。
8.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，所述第一次离子注入和第二次离子注入的剂量相同。
9.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，反复实施第二次离子注入的步骤以实现纳米团簇分布区域的更大展宽。
10.根据权利要求1所述的带有绝缘埋层的衬底的制备方法，其特征在于，在第二次离子注入完毕后，进一步包括热处理步骤。
CN201611225994.2A 2016-12-27 2016-12-27 带有绝缘埋层的衬底的制备方法 Active CN106783725B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201611225994.2A CN106783725B (zh) 2016-12-27 2016-12-27 带有绝缘埋层的衬底的制备方法
US15/905,344 US10388529B2 (en) 2016-12-27 2018-02-26 Method for preparing substrate with insulated buried layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611225994.2A CN106783725B (zh) 2016-12-27 2016-12-27 带有绝缘埋层的衬底的制备方法

Publications (2)

Publication Number Publication Date
CN106783725A CN106783725A (zh) 2017-05-31
CN106783725B true CN106783725B (zh) 2019-09-17

Family

ID=58921619

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611225994.2A Active CN106783725B (zh) 2016-12-27 2016-12-27 带有绝缘埋层的衬底的制备方法

Country Status (2)

Country Link
US (1) US10388529B2 (zh)
CN (1) CN106783725B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106683980B (zh) * 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法
CN107146758B (zh) 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN113539940B (zh) * 2021-09-17 2021-11-23 江苏茂硕新材料科技有限公司 一种半导体衬底的制备方法及半导体衬底

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326513A (ja) * 1991-04-25 1992-11-16 Toyota Motor Corp イオン注入層の検査方法
WO2002080276A1 (fr) * 2001-03-28 2002-10-10 Nippon Steel Corporation Procede de production de substrat simox et substrat simox correspondant
CN101258591A (zh) * 2005-09-08 2008-09-03 Soi科技公司 制造绝缘体上半导体型异质结构的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241803A (zh) 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN100403543C (zh) 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
US20030230778A1 (en) 2002-01-30 2003-12-18 Sumitomo Mitsubishi Silicon Corporation SOI structure having a SiGe Layer interposed between the silicon and the insulator
US7494901B2 (en) * 2002-04-05 2009-02-24 Microng Technology, Inc. Methods of forming semiconductor-on-insulator constructions
US6979630B2 (en) 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
FR2919427B1 (fr) 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
US7989305B2 (en) 2007-10-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using cluster ion
CN101901754B (zh) 2010-06-25 2012-08-08 上海新傲科技股份有限公司 一种在绝缘层中嵌入纳米晶的半导体材料制备方法
FR2968121B1 (fr) * 2010-11-30 2012-12-21 Soitec Silicon On Insulator Procede de transfert d'une couche a haute temperature
CN102290369B (zh) 2011-09-22 2013-12-04 中国科学院上海微***与信息技术研究所 一种薄goi晶片及其制备方法
CN107146758B (zh) 2016-12-27 2019-12-13 上海新傲科技股份有限公司 带有载流子俘获中心的衬底的制备方法
CN106783725B (zh) 2016-12-27 2019-09-17 上海新傲科技股份有限公司 带有绝缘埋层的衬底的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04326513A (ja) * 1991-04-25 1992-11-16 Toyota Motor Corp イオン注入層の検査方法
WO2002080276A1 (fr) * 2001-03-28 2002-10-10 Nippon Steel Corporation Procede de production de substrat simox et substrat simox correspondant
CN101258591A (zh) * 2005-09-08 2008-09-03 Soi科技公司 制造绝缘体上半导体型异质结构的方法

Also Published As

Publication number Publication date
US10388529B2 (en) 2019-08-20
US20180197741A1 (en) 2018-07-12
CN106783725A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783725B (zh) 带有绝缘埋层的衬底的制备方法
CN104054178B (zh) 半导体装置的制造方法
CN105609407B (zh) 用于形成半导体器件的方法和半导体器件
JP6237921B2 (ja) 半導体装置および半導体装置の製造方法
CN106463528B (zh) 碳化硅半导体装置的制造方法
CN104241337B (zh) 具有复合中心的半导体器件和制造方法
CN107004716A (zh) 半导体装置
CN106463503A (zh) 半导体装置
CN102479805A (zh) 一种超级结半导体元件及其制造方法
KR101767866B1 (ko) 반도체 디바이스에서의 단순화된 전하 균형
CN104637821B (zh) 超级结器件的制造方法
TWI532168B (zh) 短通道溝槽mosfet及製備方法
CN107180765A (zh) 形成半导体器件的方法
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
CN109103247A (zh) 半导体装置及其制造方法
CN102543738A (zh) 高压ldmos器件及其制造方法
CN103779194A (zh) 质子辐照时掺杂效率的提高
CN104425259B (zh) 反向导通绝缘栅双极型晶体管制造方法
CN105931952B (zh) 一种雪崩二极管结构的制造方法
CN105244282B (zh) 半导体器件的阱区形成方法
CN104465773B (zh) 金属氧化物半导体场效应管的终端结构及其制造方法
CN107768422A (zh) 半导体装置以及半导体装置的制造方法
CN105826195B (zh) 一种超结功率器件及其制作方法
CN106409890B (zh) 鳍式双极结型晶体管的形成方法
CN103560148B (zh) 一种超结器件的结终端结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant