TWI532168B - 短通道溝槽mosfet及製備方法 - Google Patents

短通道溝槽mosfet及製備方法 Download PDF

Info

Publication number
TWI532168B
TWI532168B TW103138651A TW103138651A TWI532168B TW I532168 B TWI532168 B TW I532168B TW 103138651 A TW103138651 A TW 103138651A TW 103138651 A TW103138651 A TW 103138651A TW I532168 B TWI532168 B TW I532168B
Authority
TW
Taiwan
Prior art keywords
region
trench
conductivity type
type
substrate
Prior art date
Application number
TW103138651A
Other languages
English (en)
Other versions
TW201519443A (zh
Inventor
燮光 雷
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201519443A publication Critical patent/TW201519443A/zh
Application granted granted Critical
Publication of TWI532168B publication Critical patent/TWI532168B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

短通道溝槽MOSFET及製備方法
本發明主要涉及功率半導體裝置，確切地說，本發明是關於用於短通道溝槽式MOSFET的裝置結構及其製備方法。
金屬-氧化物-半導體場效應電晶體(MOSFET)是一種在不同的電子裝置和系統中所使用的電晶體，用於開關、放大、濾波及模擬和數位電子信號等相關任務。形成在n-型或p-型半導體材料中的MOSFET含有一個電流流經的通道。通道的長度是最為關鍵的參數之一，它決定了通過裝置的運行速度和導通電阻測量的MOSFET的性能。目前使用最廣泛的兩種功率MOSFET是平面型MOSFET和溝槽型MOSFET。
第1A圖表示一種傳統的平面功率DMOSFET電晶體的剖面圖。平面DMOSFET電晶體100A包括一個閘極結構或堆疊式閘極102A，形成在第一導電類型的半導體基底101A上，半導體基底101A也可以作為電晶體的汲極。堆疊式閘極102A通常包括一個覆蓋基底101A的閘極電介質薄層103A，以及一個位於閘極電介質薄層103A上方的閘極電極。第一導電類型的源極區104A和105A形成在導電類型相反的本體區106A中，本體區106A在堆疊式閘極102A任一邊上的半導體基底101A中，從而限定了閘極結構下方的基底頂面的通道區107A。在MOSFET電晶體的實際運行時，閘極電極被偏置， 形成一個電場，使閘極電介質層下方形成反型層而進一步形成反轉型通道，並使載流子流經源極和汲極區之間的通道。
通常由來自堆疊閘極邊緣處的離子注入和擴散，控制平面型MOSFET的通道長度。確切地說，在帶有閘極電介質薄層的基底上的閘極電極，限定了其為形成本體區進行注入和擴散的邊緣。從同一個閘極電極的邊緣開始，進行接下來的源極注入和擴散處理。根據本體和源極擴散的注入能量和熱迴圈，確定通道長度，從而提供更加嚴格的流程控制，便於製備。
在如第1A圖所示的平面型功率MOSFET結構中，來自源極的載流子在觸及汲極區(即半導體基底101A的底面)之前，必須穿過兩個本體區之間的區域。本體區和汲極之間的耗盡區可能會降低了電流通路的電導率，從而使裝置的導通電阻增大。正是由於這種JFET效應，限制了平面型功率MOSFET的尺寸。
與平面型功率MOSFET相比，溝槽型功率MOSFET具有較高的晶胞密度。第1B圖表示傳統的溝槽MOSFET的剖面圖。溝槽型MOSFET 100B包括形成在基底101B中的多個溝槽102B，基底101B也作為電晶體的汲極區。溝槽的垂直側壁和底部內襯一層閘極絕緣物103B。每個溝槽102B至少用閘極導電材料108B(例如摻雜的多晶矽)部分填充。溝槽MOSFET 100B還包括一個第二導電類型的本體區106B，形成在基底101B中，以及源極區105B，形成在本體區106B上方。汲極接頭104B位於基底101B底部。在閘極導電材料108B上載入超過閾值電壓的電壓值時，靠近閘極絕緣物103B的那部分本體區106B就會反轉，形成一個通道區107B，使得靠近通道區的源極區105B電連接到本體區106B下方的汲極。通道長度的控制通常受到例如來自於檯面結構的表面等因素的影響。確切地說，形成溝槽之後，通過注入 到檯面結構並擴散，形成本體區。重複進行這個過程，可以形成源極區。本體區和源極區之間相對於檯面結構表面之差，決定了通道長度。
溝槽型MOSFET結構的閘極長度，由溝槽深度和溝槽中閘極導電材料的凹陷部分之差決定。如果凹陷部分過深，那麼閘極電極和源極區之間的重疊就會很弱。另外，當溝槽深度比本體區深度更淺時，本體區會在溝槽底部產生夾斷現象，如夾斷預期的溝道區域。因此，閘極和汲極之間會有很弱的重疊以及較高的Rdson(即導通電阻)。為了避免上述問題，必須使用很深的源極區和很深的溝槽。很深的源極區需要使用更深的本體區。然而，利用很深的本體和源極區，很難獲得很短的通道長度。
因此，有必要研發一種帶有可控的短通道長度的溝槽型MOSFET。
本發明提供了一種用於製備溝槽型MOSFET的方法，其中，包括：製備一個或多個溝槽，垂直延伸到第一導電類型半導體材料的基底中，其中一個或多個溝槽中的每個溝槽在溝槽側壁都帶有閘極絕緣物，並用導電材料填充，閘極絕緣物在導電材料和一個或多個溝槽的側壁之間；在溝槽頂部的兩個相鄰的溝槽之間，也可以說使相鄰兩個溝槽之間形成的該本體區位於該等溝槽的頂部之間，製備一個第二導電類型的本體區；在一個或多個溝槽的側壁附近，製備一個第一導電類型的游走區，游走區補償摻雜本體區，在溝槽側壁的本體區和汲極區之間形成一個結；並且在本體區上方製備一個第一導電類型的源極區，其中游走區和源極區限定MOSFET的通道。
上述的方法，用與源極區摻雜物不同的摻雜物摻雜游走區。
上述的方法，用磷原子摻雜游走區(straggle region is doped with phosphorus atoms)。
上述的方法，用砷原子摻雜源極區。
上述的方法，利用400至1200KeV的注入能量，形成游走區。
上述的方法，其中，通過一罩幕進行第一導電類型摻雜物的注入和進行橫向遊走注入，形成游走區(straggle region is formed by lateral straggle implantation through a mask with a first conductivity type dopant)。
上述的方法，其中，在與溝槽垂直方向呈0至45度傾斜角的範圍內，通過離子注入並擴散形成本體區。
上述的方法，在與溝槽垂直方向呈0至45度傾斜角的範圍內，通過離子注入形成源極區。
上述的方法，在製備一個或多個溝槽之前或之後，形成游走區。
上述的方法，在製備本體區之前或之後，形成游走區。
上述的方法，在製備本體區之前或之後，形成源級區(source region is formed before or after forming the body region)。
上述的方法，還包括通過第一導電類型的離子注入、擴散或採用較高離子注入能量的大角度傾斜離子注入方式，將源極區相互連接起來。(connecting the source region to one another by an ion implantation of the first conductivity type,diffusion or high energy large angle tilt implantation)所謂較高離子注入能量在本領域例如可以是指離子的注入能量大於一個預設值或在某些默認範圍內。
上述的方法，還包括形成電連接到本體和源極區的接頭。
上述的方法，第一導電類型為N型，第二導電類型為P型。
同時本發明還提供了一種溝槽型MOSFET，包括：一個第一導電類型半導體材料的基底； 一個或多個在基底中垂直延伸的溝槽，每個溝槽的側壁上都有閘極絕緣物，並用導電材料填充；一個第二導電類型的本體區，形成在兩個相鄰溝槽之間的基底頂部以及基底上方；一個第一導電類型的游走區，深度約在本體區和靠近一個或多個溝槽側壁的下方基底之間的結附近，其中游走區的摻雜濃度高於本體區的摻雜濃度；以及一個在本體區上方的第一導電類型的源極區，其中MOSFET的通道由游走區和源極區限定。
上述的溝槽MOSFET，本體區和溝槽側壁附近的基底之間的結深度，比兩個相鄰溝槽之間的結深度更淺。
上述的溝槽MOSFET，游走區所用的摻雜物與源極區所用的摻雜物不同。
上述的溝槽MOSFET，其中，游走區摻雜的是磷原子。
上述的溝槽MOSFET，其中，源極區摻雜的是砷原子。
上述的溝槽MOSFET，第一導電類型為N型，第二導電類型為P型。
上述的溝槽MOSFET，第一導電類型為P型，第二導電類型為N型。
正是在這一前提下，提出了本發明的實施例。
100A‧‧‧平面DMOSFET電晶體
101A、101B、210、310、410‧‧‧基底
102A‧‧‧堆疊式閘極
103A‧‧‧閘極電介質薄層
104A、105A、105B、260、360、460‧‧‧源極區
106A、106B、240、340’、440‧‧‧本體區
107A、107B‧‧‧通道區
100B、200‧‧‧溝槽型金屬-氧化物-半導體場效應電晶體(MOSFET)裝置
102B、230、330、430‧‧‧溝槽
103B、232、332、432‧‧‧閘極絕緣物
104B‧‧‧汲極接頭
108B‧‧‧閘極導電材料
234、334、434‧‧‧多晶矽
250、350、450‧‧‧游走區
290‧‧‧側牆
292‧‧‧本體接觸金屬
340‧‧‧注入物
390、490‧‧‧硬式罩幕
480‧‧‧金屬接頭
第1A圖和第1B圖表示傳統的功率MOSFET的剖面圖。
第2圖表示依據本發明的一個方面，一種溝槽型MOSFET裝置的剖面圖。
第3A圖至第3D圖表示依據本發明的一個方面，溝槽型MOSFET裝 置的製備技術的結構圖。
第4A圖至第4G圖表示依據本發明的一個方面，溝槽型MOSFET裝置的製備技術的剖面圖。
儘管為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的技術人員應明確以下細節的各種變化和修正都屬於本發明的範圍。因此，提出以下本發明的典型實施例，並沒有使所聲明的方面損失任何普遍性，也沒有提出任何侷限。
在以下詳細說明中，參照附圖，表示本發明可以實施的典型實施例。就這一點而言，根據圖中所示方向，使用“頂部”、“底部”、“正面”、“背面”、“向前”、“向後”等方向術語。由於本發明實施例的零部件，可以位於各種不同方向上，因此所用的方向術語僅用於解釋說明，不用於侷限。應明確，無需偏離本發明的範圍，就能實現其他實施例，做出結構或邏輯上的變化。因此，以下詳細說明不用於侷限，本發明的範圍應由所附的申請專利範圍限定。
另外，本文中的濃度、數量以及其他資料都在範圍格式中表示。要理解的是，此範圍格式的目的僅僅為了方便簡潔，應被靈活理解為不僅包括明確列出的範圍極限值，而且還包括所有的獨立數值或範圍內所包含的子範圍，也就是說每個數值和子範圍都明確列出。例如，1nm左右至200nm左右的厚度範圍，應認為不僅包括1nm左右和200nm左右明確列出的極限值，還包括單獨的數值，包括但不限於2nm、3nm、4nm以及子範圍，例如10nm至50nm、20nm至100nm等都在所指的範圍內。
在下文中，第一導電類型通常為N型，第二導電類型為P型。然而， 要注意的是，使用相同的技術，相反的導電類型，可以製備出類似的裝置。確切地說，本發明的各個方面包括與文中所述類似的實施例，其中N型代替了P型，反之亦然。
眾所周知，離子注入是利用穿透表面的高能量，將已電離的摻雜原子引入到靶上。通過靶上的電子和原子，散射單獨的注入離子，使離子能量降低，直到其恢復靜止。離子的通路總長度稱為範圍R。靜止離子的深度分佈或結構可以用高斯分佈函數來近似表示。注入離子組在表面中穿越的平均距離稱為射程範圍。離子分佈範圍的標準差稱為遊走，包括垂直和橫向遊走。橫向遊走是指離子沿垂直於離子注入的離子束方向運動。要注意的是，橫向注入遊走取決於注入能量和離子種類。
依據本發明的實施例，控制溝槽型MOSFET的通道長度可以通過離子補償摻雜本體區，在每個溝槽附近形成一個或多個橫向游走區或漂移區(straggle region)，然後利用大角度傾斜離子注入的方式，將離子注入到源極區。因此，通道長度被限定在底部的游走區和頂部的源極區之間。游走區和源極區的導電類型相同，但離子種類不同。
依據本發明的一個方面的實施例，溝槽型MOSFET的製備方法包括，製備一個第一導電類型半導體材料的基底，之後製備一個或多個溝槽垂直向下延伸到基底中，在兩個相鄰的溝槽之間的基底頂部製備第二導電類型的本體區，在本體區和靠近一個或多個溝槽側壁的下方基底之間的結附近製備一個第一導電類型的游走區，並且在本體區上方製備一個第一導電類型的源極區。MOSFET的通道形成在游走區和源極區之間。
依據本發明的一個方面的實施例，溝槽型MOSFET包括一個第一導電類型半導體材料的基底，一個或多個溝槽垂直向下延伸到基底中，一個形成在兩個相鄰溝槽之間的基底頂部的第一導電類型的本體區，一個在 本體區和靠近一個或多個溝槽側壁的下方基底之間的結附近的第一導電類型的游走區，以及一個在本體區上方的第一導電類型的源極區。MOSFET通道形成在游走區和源極區之間。本體區和溝槽側壁附近的下方基底之間結的深度，比兩個相鄰溝槽之間的本體-汲極結的深度更淺。
確切地說，第2圖表示依據本發明的一個方面的實施例，展示出了一種溝槽型MOSFET裝置的剖面圖。溝槽型MOSFET裝置200具有一個第一導電類型半導體材料(例如N-型基底)的傳導基底或半導體基底210。基底210包括第一導電類型半導體材料(例如N-型外延層)的頂部作為外延層，第一導電類型的電阻率較低的底部作為汲極區。頂部(即外延層)的摻雜濃度低於基底210底部的摻雜濃度。在一個示例中，可以用濃度範圍在2e14/cm3至5e16/cm3範圍內的磷摻雜基底210的頂部。除了磷之外，還可選擇砷等元素。
第2圖所示的溝槽型MOSFET裝置200包括多個溝槽230，溝槽230以垂直向下延伸的方式設置在基底210中。每個溝槽230都帶有閘極絕緣物232(例如閘極氧化物)，附著在溝槽的側壁和底部，並用多晶矽234將溝槽230完全填充。確切地說，可以通過各向異性蝕刻和非各向異性蝕刻相結合，製備溝槽230。例如通過垂直蝕刻的方式形成溝槽230，蝕刻深度在約為0.6至6微米的範圍內。在溝槽230附近的如附著在底部和側壁上的閘極絕緣物232的厚度約為10至200奈米，以提供足夠的電遮罩或電絕緣。
第2圖所示的溝槽型MOSFET裝置200還包括一個第二導電類型的本體區(例如P-型本體區)240，位於基底210上方以及每兩個閘極溝槽230之間，如設置在半導體基底的頂部並位於任意相鄰的兩個溝槽230之間。作為可選項，通過在基底210頂部摻雜P型摻雜物，以及與溝槽垂直方向呈7至45度傾斜角的大角度傾斜注入離子，製備P-型本體區240。注入後，可以 通過擴散的方法將本體區中的注入物，來形成本體區240，其深度約為0.5至1.5微米。在一個實施例中，可以在80keV能量，摻雜總劑量為5e12/cm3至1e14/cm3的情況下，製備P-型本體區240。在其他實施例中，可以用磷進行N-型摻雜(在P-型基底的情況下)。
在溝槽230附近，本體區240和基底210下方之間的結處，製備一個第一導電類型的游走區250。游走區250可補償本體注入，限定MOSFET通道的底部。也就是說，利用與本體區240導電類型相反的摻雜物，製備游走區。確切地說，通過在本體-汲極結處(即本體區和基底之間的結處)，進行補償摻雜，利用N-型摻雜物進行橫向遊走注入，形成游走區250。根據所需的游走區深度，選擇摻雜和注入能量。在一個實施例中，利用磷原子作為摻雜物，劑量為1e13/cm3至5e14/cm3，在0.5至1.2微米左右深度形成游走區，注入能量約為400至1500KeV。磷原子具有較高的注入射程範圍和橫向遊走或橫向擴散能力。因此，用磷摻雜可以實現較深的注入，以及所需的橫向擴散。要注意的是，製備游走區250所需的離子種類，可以和製備基底210和源極區260的離子種類不同。還要注意的是，可以在蝕刻溝槽230之前，或者形成溝槽並用多晶矽填充之後，再進行游走區250的製備。
在半導體基底頂面附近的P-型本體區240上方，製備一個第一導電類型的源極區260(例如N-型源極區)。在一個可選但非限制性的實施例中，在本體區240上進行大角度傾斜離子注入，離子穿過罩幕之間的視窗，例如可以被注入到本體區240中，形成源極區。注入所使用的n-型摻雜物可以適當傾斜，並根據需要進行調整。在一個示例中，利用40至100KeV的注入能量，以及與溝槽垂直方向呈15至45度的傾斜角，注入砷，形成源極區260。砷的注入劑量為5e14/cm3至5e15/cm3。砷原子較重(即原子品質很大)，因此擴散率較低。也就是說，摻雜砷會導致淺注入，以及垂直或橫向擴散更 少。此外，溝槽型MOSFET裝置200還包括一個源極和本體接觸金屬292。此外，在一些不做限制的實施例中，溝槽內的多晶矽閘極之上還有絕緣層將閘極絕緣隔離，在該溝槽頂部具有的絕緣層的側壁上還可以附著或形成有如第2圖所示的絕緣材料側牆290，在另一些實施例中，也可以無需設置任何側牆290。
第3A圖至第3D圖表示依據本發明的一個方面的實施例，溝槽型MOSFET裝置的一種可能的製備方法示例的剖面圖。第3A圖展示了N型基底310、內襯有閘極絕緣物並用多晶矽334填充的溝槽330以及硬式罩幕390。在一個實施例中，可以在製備溝槽型MOSFET的初始階段形成這種結構。在一個N型基底310上方形成硬式罩幕390之後，利用製備有開口或視窗的硬式罩幕390，通過各向同性蝕刻方法至少蝕刻一部分N型基底310，在基底中形成溝槽330。利用閘極氧化技術，在溝槽330的垂直側壁和底部，形成閘極絕緣物332。然後，每個溝槽都用閘極電極材料(例如摻雜多晶矽等)將溝槽330至少部分填充。形成閘極溝槽後，用不同於基底的導電類型(例如N型)的摻雜物(例如P型)，進行大角度傾斜注入，形成注入物340。如第3B圖所示，P-型注入物340擴散之後，形成P-型本體區340’。確切地說，需要用不同於本體區340’的導電類型(例如P型)的摻雜物(例如N型)，對本體進行補償摻雜。N-型游走區350用於限定MOSFET通道的底部。在一個可選實施例中，製備溝槽330之前，在基底中所需的深度，形成N-型游走區350，如第3C圖所示。形成游走區350之後，進行大角度傾斜離子注入，製備N-型源極區360，如第3D圖所示。源極區360的底部限定了MOSFET通道的頂部。除去硬式罩幕390之後，還需要再進行一次源極注入，從而將源極區360連接起來，譬如再進行一次源極注入可以在P-型本體區340’的頂部形成與源極區360導電類型相同的摻雜區域，從而將相鄰溝槽330之間的兩 個鄰近的源極區360連接起來。形成接觸溝槽之後，第2圖所示的溝槽型MOSFET結構就製成了。
第4A圖至第4G圖表示依據本發明的一個實施例，溝槽型MOSFET裝置的一種可能的製備方法示例的剖面圖。第4A圖顯示了N-型基底410、內襯有閘極絕緣物432並用多晶矽434填充的溝槽430以及硬式罩幕490。在一個實施例中，形成第4A圖所示的結構後，如第4B圖所示，通過橫向遊走注入，在溝槽底部附近形成一個N-型游走區450。在一個可選實施例中，製備溝槽430之前，在基底所需深度，形成游走區450。第4C圖表示通過大角度傾斜離子注入，製備N-型源極區460。如第4D圖所示，形成源極區之後，除去硬式罩幕490。如第4E圖所示，形成一個P-型本體區。在一個示例中，通過高能離子注入以及退火處理，在基底410頂部，摻雜P型摻雜物，形成P本體區440。如第4F圖所示，在本體區表面附近，進行另一次注入，例如N-型離子注入，以連接源極區460，譬如再進行另一次N-型離子注入，可以在P-型本體區440的頂部形成與源極區360導電類型相同的摻雜區域，從而將相鄰溝槽330之間的兩個互相鄰近的源極區360連接起來。在一個實施例中，當檯面結構非常窄時(例如0.2至0.5微米時)，砷離子的擴散技術或高能大角度傾斜注入，就足以連接源極區460。製備向下貫穿P-型本體區440頂部的N-型摻雜區域而延伸至本體區440內的接觸溝槽，接觸溝槽一般製備在相鄰溝槽間的檯面結構中，和進一步實施金屬化工序之後，形成金屬接頭480，以便如第4G圖所示，位於接觸溝槽內的金屬接頭480電連接源極和本體區。
在本發明中，還可具有其他一些可選的實施例，例如，首先提供一具有第一導電類型半導體材料的基底，並在該基底上表面製備出一具有若干開口或視窗的罩幕；之後借助罩幕的視窗進行離子注入技術，將離子 注入到基底內一預設深度處，並籍由離子產生橫向擴散在基底中形成第一導電類型的游走區；繼續利用視窗對基底進行蝕刻，以在基底頂部形成若干溝槽，且溝槽的深度至少要大於游走區的深度，作為可選項，游走區靠近溝槽底部側壁；之後繼續利用罩幕的視窗進行傾斜角度的離子注入，在溝槽頂部的兩個相鄰的溝槽之間，製備一個第二導電類型的本體區；之後再在本體區上方製備一個第一導電類型的源極區；移除罩幕，再進行一次源極注入可以在型本體區的頂部形成與源極區導電類型相同的摻雜區域，從而將相鄰溝槽之間的兩個鄰近的源極區連接起來，同樣可形成第2圖所示的溝槽型MOSFET裝置。在一個可選但非限制性的實施例中，溝槽中的閘極導電材料可以向下凹陷至其頂面比基底的頂面略低。
儘管以上是本發明的較佳實施例的完整說明，但是也有可能使用各種可選、修正和等效方案。因此，本發明的範圍不應侷限於以上說明，而應由所附的申請專利範圍及其全部等效內容決定。本方法中所述步驟的順序並不用於侷限進行相關步驟的特定順序的要求。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下申請專利範圍中，除非特別聲明，否則不定冠詞“一個”或“一種”都指下文內容中的一個或多個專案的數量。除非在指定的申請專利範圍中用“意思是”特別指出，否則所附的申請專利範圍應認為是包括意義及功能的限制。
200‧‧‧溝槽型金屬-氧化物-半導體場效應電晶體(MOSFET)裝置
210‧‧‧基底
230‧‧‧溝槽
232‧‧‧閘極絕緣物
234‧‧‧多晶矽
240‧‧‧本體區
250‧‧‧游走區
260‧‧‧源極區
290‧‧‧側牆
292‧‧‧本體接觸金屬

Claims (21)

  1. 一種用於製備溝槽MOSFET的方法，其特徵在於，包括：製備一個或多個溝槽，垂直延伸到第一導電類型半導體材料的基底中，其中一個或多個溝槽中的每個溝槽在溝槽側壁都帶有閘極絕緣物，並用導電材料填充，閘極絕緣物在導電材料和一個或多個溝槽的側壁之間；在溝槽頂部的兩個相鄰的溝槽之間，製備一個第二導電類型的本體區；在一個或多個溝槽的側壁附近，製備一個第一導電類型的游走區，游走區補償摻雜本體區，在溝槽側壁的本體和汲極之間形成一個結；並且在本體區上方製備一個第一導電類型的源極區，其中游走區和源極區限定MOSFET的通道。
  2. 如申請專利範圍第1項所述的方法，其特徵在於，用與源極區摻雜物不同的摻雜物摻雜游走區。
  3. 如申請專利範圍第1項所述的方法，其特徵在於，用磷原子摻雜游走區。
  4. 如申請專利範圍第1項所述的方法，其特徵在於，用砷原子摻雜源極區。
  5. 如申請專利範圍第1項所述的方法，其特徵在於，利用400至1200KeV的注入能量，形成游走區。
  6. 如申請專利範圍第1項所述的方法，其特徵在於，通過一罩幕進行第一導電類型摻雜物的注入，和進行橫向遊走注入，形成游走區。
  7. 如申請專利範圍第1項所述的方法，其特徵在於，在與溝槽垂直方向呈0至45度傾斜角的範圍內，通過離子注入並擴散形成本體區。
  8. 如申請專利範圍第1項所述的方法，其特徵在於，在與溝槽垂直方向呈0至45度傾斜角的範圍內，通過離子注入形成源極區。
  9. 如申請專利範圍第1項所述的方法，其特徵在於，在製備一個或多個溝槽之前或之後，形成游走區。
  10. 如申請專利範圍第1項所述的方法，其特徵在於，在製備本體區之前或之後，形成游走區。
  11. 如申請專利範圍第1項所述的方法，其特徵在於，在製備本體區之前或之後，形成源極區。
  12. 如申請專利範圍第1項所述的方法，其特徵在於，還包括通過第一導電類型的離子注入、擴散或傾斜角度注入，將源極區相互連接起來。
  13. 如申請專利範圍第12項所述的方法，其特徵在於，還包括形成電連接到本體和源極區的接頭。
  14. 如申請專利範圍第1項所述的方法，其特徵在於，第一導電類型為N型，第二導電類型為P型。
  15. 一種溝槽MOSFET，其特徵在於，包括：一個第一導電類型半導體材料的基底；一個或多個在基底中垂直延伸的溝槽，每個溝槽的側壁上都有閘極絕緣物，並用導電材料填充；一個第二導電類型的本體區，形成在兩個相鄰溝槽之間的基底頂部以及基底上方；一個第一導電類型的游走區，深度在本體區和靠近一個或多個溝槽側壁的下方基底之間的結附近，其中游走區的摻雜濃度高於本體區的摻雜濃度；以及一個在本體區上方的第一導電類型的源極區，其中MOSFET的通道由游走區和源極區限定。
  16. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，本體區和溝槽側壁附近的基底之間的結深度，比兩個相鄰溝槽之間的結深度更淺。
  17. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，游走區所用的摻雜物與源極區所用的摻雜物不同。
  18. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，游走區摻雜的是磷原子。
  19. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，源極區摻雜的是砷原子。
  20. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，第一導電類型為N型，第二導電類型為P型。
  21. 如申請專利範圍第15項所述的溝槽MOSFET，其特徵在於，第一導電類型為P型，第二導電類型為N型。
TW103138651A 2013-11-14 2014-11-07 短通道溝槽mosfet及製備方法 TWI532168B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/080,164 US9123805B2 (en) 2013-11-14 2013-11-14 Method to manufacture short channel trench MOSFET

Publications (2)

Publication Number Publication Date
TW201519443A TW201519443A (zh) 2015-05-16
TWI532168B true TWI532168B (zh) 2016-05-01

Family

ID=53043014

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138651A TWI532168B (zh) 2013-11-14 2014-11-07 短通道溝槽mosfet及製備方法

Country Status (3)

Country Link
US (2) US9123805B2 (zh)
CN (1) CN104638007B (zh)
TW (1) TWI532168B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793153B2 (en) 2011-09-20 2017-10-17 Alpha And Omega Semiconductor Incorporated Low cost and mask reduction method for high voltage devices
US9123805B2 (en) * 2013-11-14 2015-09-01 Alpha And Omega Semiconductor Incorporated Method to manufacture short channel trench MOSFET
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10056461B2 (en) 2016-09-30 2018-08-21 Alpha And Omega Semiconductor Incorporated Composite masking self-aligned trench MOSFET
US10103140B2 (en) 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US10199492B2 (en) 2016-11-30 2019-02-05 Alpha And Omega Semiconductor Incorporated Folded channel trench MOSFET
JP2019091797A (ja) * 2017-11-14 2019-06-13 トヨタ自動車株式会社 スイッチング素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456439B1 (en) * 2001-03-22 2008-11-25 T-Ram Semiconductor, Inc. Vertical thyristor-based memory with trench isolation and its method of fabrication
US7701001B2 (en) 2002-05-03 2010-04-20 International Rectifier Corporation Short channel trench power MOSFET with low threshold voltage
CN1862830A (zh) * 2005-05-13 2006-11-15 达晶控股有限公司 具l形源极区的功率半导体器件
JP5235685B2 (ja) 2006-02-23 2013-07-10 ビシェイ−シリコニクス 短チャネルトレンチｍｏｓｆｅｔの形成法およびデバイス
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
US8389369B2 (en) * 2010-02-08 2013-03-05 Semiconductor Components Industries, Llc Electronic device including a doped region disposed under and having a higher dopant concentration than a channel region and a process of forming the same
US9653597B2 (en) 2010-05-20 2017-05-16 Infineon Technologies Americas Corp. Method for fabricating a shallow and narrow trench FET and related structures
CN102339851B (zh) * 2010-07-15 2014-04-23 科轩微电子股份有限公司 具有沟槽底部多晶硅结构的功率半导体及其制造方法
US9123805B2 (en) * 2013-11-14 2015-09-01 Alpha And Omega Semiconductor Incorporated Method to manufacture short channel trench MOSFET

Also Published As

Publication number Publication date
CN104638007A (zh) 2015-05-20
CN104638007B (zh) 2017-08-18
US20150372133A1 (en) 2015-12-24
US9269805B2 (en) 2016-02-23
US9123805B2 (en) 2015-09-01
US20150129956A1 (en) 2015-05-14
TW201519443A (zh) 2015-05-16

Similar Documents

Publication Publication Date Title
TWI532168B (zh) 短通道溝槽mosfet及製備方法
US10978585B2 (en) MOS device with island region
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
TWI543373B (zh) 具有一漏斗形溝槽之屏蔽閘極金屬氧化物半導體場效電晶體裝置
US8093651B2 (en) MOS device with integrated schottky diode in active region contact trench
US8637368B2 (en) Fabrication of MOS device with varying trench depth
US8928079B2 (en) MOS device with low injection diode
JP2008546216A (ja) 電荷平衡電界効果トランジスタ
TWI575736B (zh) 雙溝槽閘極絕緣閘雙極電晶體結構
JP2011512677A (ja) 半導体素子構造及び関連プロセス
JP3915180B2 (ja) トレンチ型ｍｏｓ半導体装置およびその製造方法
US20180308943A1 (en) Semiconductor device and method for manufacturing the same
KR20200017357A (ko) 수직 전력 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층
CN112864246B (zh) 超结器件及其制造方法
KR20200018301A (ko) 수직 전원 장치의 접촉 임플란트 외부 확산 감소를 위한 산소 삽입형 Si 층
CN102891180B (zh) 一种包含mosfet器件的半导体器件和制作方法
TWI536559B (zh) 電荷庫igbt頂端結構及製備方法
KR20140122166A (ko) 강화된 산화를 제공하는 영역을 형성하는 것을 포함하는 전계 효과 트랜지스터 형성방법
CN112701153B (zh) 具有注入拖尾补偿区的碳化硅器件
JP5037103B2 (ja) 炭化珪素半導体装置
JP2004200441A (ja) 半導体装置とその製造方法
CN112530805B (zh) 横向双扩散金属氧化物半导体器件及制作方法、电子装置
JP2002016250A (ja) 半導体装置及びその製造方法
EP1536463A1 (en) Method for manufacturing a power device with insulated trench-gate having controlled channel length and corresponding device
JP2017188562A (ja) スイッチング素子とその製造方法