CN106486047A - 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 - Google Patents

Abstract

提供了一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。在该移位寄存器单元中，输入模块根据输入信号控制第一节点的电位，输出模块根据第一节点的电位和第一时钟信号控制输出端的输出信号，下拉控制模块根据第一节点的电位和第一时钟信号控制第二节点的电位，下拉模块在输入端接收到下一个输入信号之前使输出端保持在复位状态，复位控制模块根据复位信号和输入信号使下拉模块工作以对第一节点和输出端进行复位，复位模块根据复位信号和第二时钟信号对第一节点和输出端进行复位。该移位寄存器单元具有增强的复位能力，并且能够避免由于移位寄存器单元中元件的闲置而造成的资源浪费。

Description

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

技术领域

本公开涉及一种具有增强复位能力的移位寄存器单元及其驱动方法、包含该移位寄存器单元的栅极驱动电路以及显示装置。

背景技术

随着显示技术的不断发展，越来越多的显示装置采用GOA(Gate on Array，阵列基板栅极驱动)技术，即通过阵列工艺将栅极驱动电路形成在显示装置的陈列基板上。采用GOA技术可以节省成本，并且可以实现显示面板的两边对称的美观设计，同时可以省去栅极驱动电路的绑定区域以及扇出的布线空间，从而可以实现窄边框的设计。另外GOA技术还可以省去栅极扫描线方向的绑定工艺，从而提供产能和良率。

栅极驱动电路通常由多个级联的移位寄存成构成，通过各级移位寄存器单元实现依次向显示面板上的各行栅线提供栅极扫描信号。

移位寄存器单元通常设置有输入端、输出端、复位端、第一时钟信号端、第二时钟信号端和参考电位端，并且包含输入模块、输出模块、复位模块、下拉模块和下拉控制模块。

这样的移位寄存器单元的工作过程如下：

-在输入阶段，分别经由输入端和第二时钟信号端接收到输入信号和第二时钟信号，使移位寄存器单元内的第一节点和第二节点的电位分别成为第一电位和第二电位；

-在输出阶段，输出模块使输出端的电位成为第一电位，即输出栅极驱动信号；

-在复位阶段，复位模块对第一节点和输出端的电位进行复位，即，使第一节点和输出端的电位从第一电位成为第二电位；

-在保持阶段，即在复位阶段之后、在输入模块接收到下一个输入信号(即下一个输入阶段)之前，保持第一节点和输出端的电位为第二电位。

在上述工作过程中，下拉模块仅在保持阶段以及在第一时钟信号端的电位为第一电位时才工作，而在其他时间均处于闲置状态，由此造成资源的浪费。同时，这样的移位寄存器单元的复位能力不高。

发明内容

本公开提供一种移位寄存器单元，该移位寄存器单元可以包含：

输入模块，用于根据来自输入端的输入信号，控制所述移位寄存器单元内的第一节点的电位；

输出模块，用于根据所述第一节点的电位和来自第一时钟信号端的第一时钟信号，控制输出端的输出信号；

下拉控制模块，用于根据所述第一节点的电位和所述第一时钟信号，控制所述移位寄存器单元内的第二节点的电位；

下拉模块，用于在所述输入端接收到下一个输入信号之前，保持所述输出端的电位在复位状态；

复位控制模块，用于根据来自复位端的复位信号和所述输入信号，使所述下拉模块工作以对所述第一节点和所述输出端的电位进行复位；以及

复位模块，用于根据所述复位信号和来自第二时钟信号端的第二时钟信号，对所述第一节点和所述输出端的电位进行复位。

可选地，所述复位控制模块可以包含：

第一复位控制晶体管，其栅极与所述复位端相连，其源极与第一参考电位端相连，其漏极与所述第二节点相连；以及

第二复位控制晶体管，其栅极与所述输入端相连，其源极与所述第二节点相连，其漏极与第二参考电位端相连。

可选地，所述输入模块可以包含：

第一晶体管，其栅极与所述输入端相连，其源极与第一参考电位端相连，其漏极与所述第一节点相连。

可选地，所述输出模块可以包含：

第二晶体管，其栅极与所述第一节点相连，其源极与所述第一时钟信号端相连，其漏极与所述输出端相连；以及

电容器，其一端与所述第一节点相连，其另一端与所述输出端相连。

可选地，所述复位模块可以包含：

第三晶体管，其栅极与所述复位端相连，其源极与所述第一节点相连，其漏极与第二参考电位端相连；以及

第四晶体管，其栅极与所述第二时钟信号端相连，其源极与所述输出端相连，其漏极与第三参考电位端相连。

可选地，所述下拉模块可以包含：

第五晶体管，其栅极与所述第二节点相连，其源极与所述第一节点相连，其漏极与第三参考电位端相连；以及

第六晶体管，其栅极与所述第二节点相连，其源极与所述输出端相连，其漏极与所述第三参考电位端相连。

可选地，所述下拉控制模块可以包含：

第七晶体管，其栅极和源极与所述第一时钟信号端相连；

第八晶体管，其栅极与所述第一节点相连，其源极与所述第七晶体管的漏极相连，其漏极与第三参考电位端相连；

第九晶体管，其栅极与所述第七晶体管的栅极相连，其源极与所述第一时钟信号端相连，其漏极与所述第二节点相连；以及

第十晶体管，其栅极与所述第一节点相连，其源极与所述第二节点相连，其漏极与所述第三参考电位端相连。

本公开还提供一种栅极驱动电路，该栅极驱动电路包含多个级联的根据本公开的移位寄存器单元，其中，除了最后一级移位寄存器单元之外的每个移位寄存器单元的复位端连接到其下一级移位寄存器单元的输出端，并且除了第一级移位寄存器单元之外的每个移位寄存器单元的输入端连接到其上一级移位寄存器单元的输出端。

另外，本公开还提供一种显示装置，其包含根据本公开的栅极驱动电路。

另外，本公开还提供一种移位寄存器单元的驱动方法，用于驱动根据本公开的移位寄存器单元，其包含：

根据输入信号和第二时钟信号，使第一节点的电位成为第一电位，并且使第二节点和输出端的电位成为第二电位；

根据第一时钟信号，使第一节点的电位保持为第一电位，使第二节点的电位保持为第二电位，并且使输出端的电位成为第一电位；

根据输入信号、复位信号和第二时钟信号，使第二节点的电位成为第一电位，并且使第一节点和输出端的电位成为第二电位；以及

使输出端的电位保持为第二电位，直至接收到下一个输入信号。

在正向扫描的情况下，复位模块可以在接收到复位信号时工作以对第一节点和输出端进行复位，并且复位控制模块同时工作，使得第二节点为第一电位，从而使下拉模块工作以对第一节点和输出端的电位进行复位。另外，复位控制模块还可以在接收到输入信号时工作，使得第二节点为第二电位，从而保证输入模块的正常输入。在反向扫描的情况下，复位控制模块可以在接收到输入信号时工作，使得第二节点为第一电位，从而使下拉模块工作以对第一节点和输出端的电位进行复位。由此，根据本公开的移位寄存器单元的复位能力显著增强，并且能够避免由于移位寄存器单元中元件的闲置而造成的资源浪费。

附图说明

图1示意性地示出传统的GOA电路。

图2示意性地示出传统的移位寄存器单元的框图。

图3示意性地示出传统的移位寄存器单元的电路结构。

图4示意性地示出传统的移位寄存器单元的工作时序。

图5示意性地示出根据本公开的实施例的移位寄存器单元的框图。

图6示意性地示出根据本公开的实施例的移位寄存器单元的电路结构。

图7示意性地示出根据本公开的实施例的移位寄存器单元的工作时序。

图8示意性地示出根据本公开的实施例的移位寄存器单元的驱动方法。

图9示意性地示出包含多个级联的根据本公开的实施例的移位寄存器单元的GOA电路。

具体实施方式

下面参照附图并结合实施例来描述根据本公开的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。为了描述上的方便，在下文中，当提及接收到某个信号时，意味着所接收到的信号的电位为第一电位，或者说移位寄存器单元的用于接收该信号的相应端子的电位为第一电位；而当提及未接收到某个信号时，意味着此时该信号的电位为第二电位，或者移位寄存器单元的用于接收该信号的相应端子的电位为第二电位。例如，提及接收到输入信号和第一时钟信号，意味着移位寄存器单元的用于接收输入信号的输入端和用于接收第一时钟信号的第一信号端的电位为第一电位。

图1示出包含多个级联的传统的移位寄存器单元的GOA电路。如图1所示，传统的移位寄存器单元具有输入端INPUT、输出端OUTPUT、复位端RESET、连接到时钟信号线CLK1和时钟信号线CLK2中的一个的第一时钟信号端CLK、连接到时钟信号线CLK1和时钟信号线CLK2中的另一个的第二时钟信号端CLKB以及连接到参考电位线(例如参考电位线VGL)的参考电位端REF。如图2和图3所示，在传统的移位寄存器单元的示例中，输入模块可以包含晶体管M1，输出模块可以包含晶体管M2和电容器C1，复位模块可以包含晶体管M3和晶体管M4，下拉模块可以包含晶体管M5和晶体管M6，下拉控制模块可以包含晶体管M7、晶体管M8、晶体管M9和晶体管M10。如图4所示，在输入阶段、输出阶段、复位阶段以及保持阶段中第二时钟信号端CLKB的电位为第二电位时，该传统的移位寄存器单元内部的第二节点N2的电位均为第二电位，使得图3所示的下拉模块中的晶体管M5和晶体管M6在这些处理阶段内均处于关断状态，即下拉模块处于不工作的状态，由此造成资源的浪费，同时移位寄存器单元的复位能力不高。

根据本公开的实施例的移位寄存器单元中设置有复位控制模块，以使得第二节点N2的电位至少在复位阶段能够成为第一电位，进而使得下拉模块还能够至少在复位阶段工作，从而与复位模块一起完成对移位寄存器单元的输出端的电位的复位，由此增强复位能力并提高资源的利用率。

如图5所示，根据本公开的实施例的移位寄存器单元可以具有输入端INPUT、输出端OUTPUT、复位端RESET、第一时钟信号端CLK、第二时钟信号端CLKB、第一参考电位端REF1、第二参考电位端REF2和第三参考电位端REF3，并且还可以包含输入模块、输出模块、复位模块、下拉模块、下拉控制模块和复位控制模块。

输入模块与输入端INPUT、第一参考电位端REF1和移位寄存器单元内的第一节点N1相连，并且可以根据经由输入端INPUT所接收到输入信号来控制第一节点N1的电位。例如，输入模块可以在经由输入端INPUT接收到输入信号时，使第一节点N1的电位与第一参考电位端REF1的电位相同。在一个实施例中，输入模块可以包含开关元件(例如晶体管开关元件)，并且可以被称为输入开关或输入子电路，其中，开关元件可以在其控制端接收到输入信号时开启，从而将第一节点N1与第一参考电位端REF1导通，使得第一节点N1的电位变成与第一参考电位端REF1的电位相同。

输出模块与输出端OUTPUT、第一节点N1和第一时钟信号端CLK相连，并且可以根据第一节点N1的电位和经由第一时钟信号端CLK所接收的第一时钟信号来控制输出端OUTPUT的电位。在一个实施例中，输出模块可以在第一节点N1的电位不为第二电位并且第一时钟信号端CLK的电位为第一电位时，向输出端OUTPUT输出电位为第一电位的输出信号作为输出信号，同时保持第一节点N1的电位不会变成第二电位。在一个实施例中，输出模块可以包含开关元件(例如晶体管开关)和存储元件(例如电容器)，并且可以被称为输出开关或输出子电路，其中，开关元件的控制端连接到第一节点N1，并且在第一节点N1的电位为第一电位时开启，从而将输出端OUTPUT和第一时钟信号端CLK导通，使得输出端OUTPUT的电位与经由第一时钟信号端CLK所接收到的第一时钟信号的电位相同，由此输出电位为第一电位的栅极驱动信号；另外，存储元件的一端也连接到第一节点N1，从而可以通过所存储的电荷来保证第一节点N1的电位在输出期间不会变成第二电位。

复位模块与复位端RESET、第一节点N1、第二时钟信号端CLKB、输出端OUPUT、第二参考电位端REF2和第三参考电位端REF3相连，并且可以根据经由复位端RESET所接收到的复位信号和经由第二时钟信号端CLKB所接收到的第二时钟信号，对第一节点N1和输出端OUTPUT的电位进行复位。在一个实施例中，复位模块可以包含开关元件(例如晶体管开关)，并且可以被称为复位开关或复位子电路，其中，开关元件的控制端可以连接到复位端RESET，并且在复位端RESET的电位为第一电位时开启，将第一节点N1和/或输出端OUTPUT与第二参考电位端REF2和/或第三参考电位端REF3导通，使得第一节点N1和/或输出端OUTPUT的电位变成与第二参考电位端REF2和/或第三参考电位端REF3的电位相同。例如，复位开关可以包含二组开关元件，其中，第一组的控制端可以连接到复位端RESET，并且在复位端RESET的电位为经一电位时开启，将第一节点N1和第二参考电位端REF2导通，使得第一节点N1的电位变成与第二参考电位端REF2的电位相同；第二组的控制端可以连接到第二时钟信号端CLKB，并且在第二时钟信号端CLKB的电位为第一电位时开启，将输出端OUTPUT与第三参考电位端REF3导通，使得输出端OUTPUT的电位变成与第三参考电位端REF3的电位相同。

下拉模块与第一节点N1、输出端OUTPUT、第三参考电位端REF3和寄存器内的第二节点N2相连，并且可以输出端OUTPUT的电位被复位之后、在输入模块经由输入端INPUT接收到下一个输入信号之前，保持输出端OUTPUT在第二电位。在一个实施例中，下拉模块可以在第二节点N2的电位为第一电位时工作，从而使第一节点N1的电位变成与第二参考电位端REF2的电位相同，使输出端OUTPUT的电位变成与第三参考电位端REF3的电位相同。在一个实施例中，下拉模块可以包含开关元件(例如晶体管开关元件)，并且可以被称为下拉开关或下拉子电路，其中，下拉开关的控制端可以连接到第二节点N2，第一端连接到第一节点N1和输出端OUTPUT，第二端连接到第三参考电位端REF3，并且在第二节点N2的电位为第一电位时开启，分别使第一节点N1与第三参考电位端REF3之间以及输出端OUTPUT与第三参考电位端REF3之间导通，使得第一节点N1和输出端OUTPUT的电位变成与第三参考电位端REF3的电位相同。

下拉控制模块与第一节点N1、第一时钟信号端CLK、输出端OUTPUT、第二节点N2和第三参考电位端REF3相连，并且可以根据第一节点N1处的电位和第一时钟信号，来控制第二节点N2的电位。在一个实施例中，下拉控制模块可以包含开关元件(例如晶体管开关)，并且可以被称为下拉控制开关或下拉控制子电路，其中，下拉控制开关的一个控制端可以连接到第一节点N1，并且当第一节点N1的电位不为第二电位时，下拉控制开关可以使第二节点N2与第三参考电位端REF3导通，从而使第二节点N2的电位变成与第三参考电位端REF3的电位相同。在一个实施例中，第三参考电位端REF3的电位可以被设置为第二电位，使得当第一节点N1的电位不为第二电位时，下拉控制开关可以控制第二节点N2的电位成为第二电位，从而使下拉模块不工作，至少可以避免使第一节点N1变成第二电位，进而保证输出模块或者输出开关的正常工作。

复位控制模块与输入端INPUT、复位端RESET、第一参考电位端REF1、第二参考电位端REF2和第二节点N2相连，并且可以控制第二节点N2的电位，使下拉模块还能够至少在复位阶段工作与复位模块一起完成对输出端OUTPUT的电位的复位。在一个实施例中，复位控制模块可以在经由复位端RESET接收到复位信号时工作，使得第二节点N2的电位可以与第一参考电位端REF1的电位相同。在另一个实施例中，复位控制模块可以经由输入端INPUT接收到输入信号时工作，使得第二节点N2的电位可以与第二参考电位端REF2的电位相同。在一个实施例中，复位控制模块可以包含开关元件(例如晶体管开关)，并且被称为复位控制开关，其中，复位控制开关的第一控制端可以连接到复位端RESET，第二控制端可以连接到输出端OUTPUT，并且当复位端RESET的电位或者输入端OUTPUT为第一电位时开启。当复位端RESET的电位为第一电位时，复位控制开关开启，并且将第一参考电位端REF1和第二节点N2导通，使得第二节点N2的电位变成与第一参考电位端REF1的电位相同。当输入端INPUT的电位为第一电位时，复位控制开关开启，并且将第二参考电位端REF2和第二节点N2导通，使得第二节点N2的电位变成与第二参考电位端REF2的电位相同。在一个实施例中，可以将第一参考电位端REF1的电位设置为第一电位，此时，如上所述，当复位端RESET的电位为第一电位时，复位开关开启以对第一节点N1和输出端OUTPUT的电位进行复位，并且由于复位控制开关也开启并且使第二节点N2的电位变成与第一参考电位端REF1的电位相同，即第二节点N2的电位成为第一电位，所以下拉开关也同时开启，与复位开关一起对第一节点N1和输出端OUTPUT的电位进行复位，从而增加复位能力。

在一个实施例中，分别经由第一时钟信号端CLK和第二时钟信号端CLKB所接收到的时钟信号的电位在同一时刻总是不同的。例如，当经由第一时钟信号端CLK所接收到的第一时钟信号的电位为第一电位时，经由第二时钟信号端CLKB所接收到的第二时钟信号的电位为第二电位；当第一时钟信号的电位为第二电位时，第二时钟信号的电位可以为第一电位。

使用根据本公开的实施例的移位寄存器单元，可以实现双向扫描功能。例如，在正向扫描时，可以使第一参考电位端REF1的电位为第一电位，并且使第二参考电位端REF2的电位为第二电位；在反向扫描时，可以使第一参考电位端REF1的电位为第二电位，第二参考电位端REF2的电位为第一电位。在一个实施例中，在正向扫描时，复位控制模块可以在所接收到的复位信号的控制下工作，使下拉模块工作并且对第一节点N1和输出端OUTPUT进行复位；在反向扫描时，复位控制模块可以在所接收到的输入信号的控制下工作，使得第二节点N2与第二参考电位端REF2的电位相同，即成为第一电位，进而使下拉模块工作，从而对第一节点N1和输出端OUTPUT进行复位。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，输入单元或输入开关可以包含晶体管M1，其栅极与输入端INPUT相连，其源极与第一参考电位端REF1相连，其漏极与第一节点N1相连。晶体管M1可以在经由输入端INPUT接收到输入信号时开启，从而控制第一节点N1的电位与第一参考电位端REF1的电位相同。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，输出模块或输出开关可以包含晶体管M2和电容器C1，其中，晶体管M2的栅极和电容器C1的一端连接到第一节点N1，晶体管M2的源极连接到第一时钟信号端CLK，晶体管M2的漏极和电容器C1的另一端连接到输出端C1。晶体管M2可以在第一节点N1的电位不为第二电位时开启，并且在经由第一时钟信号端CLK接收到第一时钟信号时，向输出端OUTPUT输出电位为第一电位的输出信号。电容器C1可以在向输出端OUTPUT输出电位为第一电位的输出信号的过程中，保持第一节点N1的电位不会变成第二电位，从而保证移位寄存器单元的正确的输出。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，复位模块或复位开关可以包含晶体管M3和晶体管M4，其中，晶体管M3的栅极、源极和漏极分别与复位端RESET、第一节点N1和第二参考电位端REF2相连，晶体管M4的栅极、源极和漏极分别与第二时钟信号端CLKB、输出端OUTPUT和第三参考电位端REF3相连。晶体管M3可以在经由复位端RESET接收到复位信号时开启，从而使得第一节点N1的电位变成与第二参考电位端REF2的电位相同；同时，晶体管M4可以经由第二时钟信号端CLKB接收到第二时钟信号并且因此而开启，从而使得输出端OUTPUT的电位变成与第三参考电位端REF3的电位相同。在一个实施例中，第三参考电位端REF3可以连接到第二电位的参考电位线VGL，使得输出端OUTPUT的电位可以在晶体管M4开启时被复位成第二电位。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，下拉模块或下拉开关可以包含晶体管M5和晶体管M6，其中晶体管M5的栅极、源极和漏极分别连接到第二节点N2、第一节点N1和第二参考电位端REF2，晶体管M6的栅极、源极和漏极分别连接到第二节点N2、输出端OUTPUT和第三参考电位端REF3。在一个实施例中，晶体管M5和晶体管M6可以在第二节点N2的电位为第一电位时开启，从而使第一节点N1的电位变成与第二参考电位端REF2的电位相同，使输出端OUTPUT的电位变成与第三参考电位端REF3的电位相同。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，下拉控制模块可以包含晶体管M7、晶体管M8、晶体管M9和晶体管M10，其中，晶体管M7的栅极和源极、晶体管M9的源极与第一时钟信号端CLK相连，晶体管M8的栅极和晶体管M10的栅极与第一节点N1相连，晶体管M9的漏极和晶体管M10的源极与第二节点N2相连，晶体管M7的漏极、晶体管M9的栅极和晶体管M8的源极相连，晶体管M8和晶体管M10的漏极连接到第三参考电位端REF3。在一个实施例中，晶体管M7、晶体管M8、晶体管M9和晶体管M10可以在其栅极接收到第一电位的信号时开启。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

在一个实施例中，如图6所示，在根据本公开的实施例的移位寄存器单元中，复位控制模块可以包含晶体管M11和晶体管M12(也可以分别被称为复位控制晶体管M11和M12)，其中晶体管M11的栅极、源极和漏极分别连接到复位端RESET、第一参考电位端REF1和第二节点N2，晶体管M12的栅极、源极和漏极分别连接到输入端INPUT、第二节点N2和第二参考电位端REF2。在一个实施例中，晶体管M11可以在经由复位端RESET接收到复位信号时开启，使得第二节点N2的电位可以与第一参考电位端REF1的电位相同，从而使下拉模块工作以对第一节点N1和输出端OUTPUT的电位进行复位。在一个实施例中，晶体管M12可以在经由输入端INPUT接收到输入信号时工作，使得第二节点N2的电位可以与第二参考电位端REF2的电位相同。应当意识到，根据本公开的实施例的移位寄存器单元的输入单元的实现方式不限于此。

应当意识到，在上述各个实施例中所采用的晶体管可以是薄膜晶体管，也可以是金属氧化物半导体场效应管，本公开对此不作限制。可选地，在上述各个实施例中所采用的晶体管可以均采用相同材质的晶体管，为了简化制作工艺，可以均采用P型晶体管或N型晶体管。例如，在采用高电位作为第一电位时，并且晶体管在其栅极接收到高电位的信号时开启的情况下，上述各个实施例中的第一至晶体管M1-M12可以均采用N型晶体管；在采用低电位作为第一电位时，并且晶体管在其栅极接收到低电位的信号时开启的情况下，上述各个实施例中的第一至晶体管M1-M12可以均采用P型晶体管。晶体管的开启使得分别连接在该晶体管的源极和漏极的元件和/或子电路和/或模块导通。另外，根据所采用的晶体管的类型以及所接收的信号的不同，晶体管的源极和漏极的功能可以互换，本公开对此不作区分。另外，上述各个实施例中也可以采用其他开关元件或开关子电路，本公开对此不作区分。

下面描述根据本公开的一个实施例的移位寄存器单元的工作过程，以阐述根据本公开的移位寄存器单元的工作原理。

在该实施例中，移位寄存器单元的电路结构如图6所示，其中所有开关元件均为N型晶体管，并且在第一电位时开启，在第二电位时关断；第一参考电位端REF1的电位为第一电位，第二参考电位端REF2和第三参考电位端的电位均为第二电位；第一时钟信号端CLK的电位与第二时钟信号端CLKB的电位总是相反的，并且在经由输入端INPUT接收到输入信号时，第一时钟信号端的电位为第二电位，第二时钟信号信号端的为第一电位。为了描述上的方便，分别用1和0来表示第一电位和第二电位，例如，INPUT＝1表示输入端INPUT的电位为第一电位，RESET＝0表示复位端RESET的电位为第二电位，N2＝REF3＝0表示第二节点N2的电位变成与第三参考电位端REF3的电位相同并且成变第二电位，以此类推。

如图7所示，根据本公开的该实施例的移位寄存器单元的工作过程可以包含输入阶段、输出阶段、复位阶段和保持阶段。

在输入阶段，INPUT＝1，RESET＝0，CLK＝0，CLKB＝1。此时，输入模块中的晶体管M1开启，并且将第一节点N1与第一参考电位端REF1导通，使得N1＝REF1＝1。同时，输出模块中的电容器C1开始充电，并且输出模块中的晶体管M2开启，将输出端OUTPUT与第一时钟信号端CLK导通，使得OUTPUT＝CLK＝0。复位模块中的晶体管M4由于接收到第二时钟信号而开启，将输出端OUTPUT与第三参考电位端REF3导通，使得OUTPUT＝REF3＝0。另外，复位模块中的晶体管M3由于RESET＝0而关断。同时，节点控制单元中的晶体管M7和晶体管M9关断、晶体管M8和晶体管M10开启，将第二节点N2与第三参考电位端REF3导通，使得N2＝REF3＝0，从而使得下拉模块中的晶体管M5和晶体管M6也处于关断状态，由此可以保证移位寄存器单元正常的输入。

在输入阶段之后的输出阶段，INPUT＝0，RESET＝0，CLK＝1，CLKB＝0。此时，输出模块中的电容器C1保持第一节点N1的电位不成为第二电位，使得输出模块中的晶体管M2由于第一节点N1的电位为第一电位而开启，从而使输出端OUTPUT和第一时钟信号端CLK导通，并且使得OUTPUT＝CLK＝1，即输出端OUTPUT输出电位为第一电位的输出信号。同时，下拉控制模块中的晶体管M8和晶体管M10导通而晶体管M9关断，将第二节点N2与第三参考电位端REF3导通，使得N2＝REF3＝0。下拉模块中的晶体管M5和晶体管M6由于N2＝0而处于关断状态，从而可以保证移位寄存器单元正常的输出。为了确保晶体管M9在该阶段中关断，在一个实施例中，可以将控制晶体管M9的栅极电位的晶体管M8与晶体管M7的尺寸关系设置为大于等于5:1。由于晶体管的尺寸越大，其在导通时的电阻就越小，相应地，分压也会越小。因此，将晶体管M8与晶体管M7的尺寸关系设置为大于等于5:1能够确保在晶体管M8和晶体管M7均导通时，晶体管M9的栅极的电位为低电位，从而关断。

在输出阶段之后的复位阶段，INPUT＝0，RESET＝1，CLK＝0，CLKB＝1。此时，复位模块中的晶体管M3开启，将第一节点N1和第二参考电位端REF2导通，使得N1＝REF2＝0。输出模块中的晶体管M2由于N1＝0而关断。同时，复位模块中的晶体管M4由于CLKB＝1而开启，将输出端OUTPUT和第三参考电位端REF3导通，使得OUTPUT＝REF3＝0。由此，复位模块实现对第一节点N1和输出端OUTPUT的电位进行复位。与此同时，复位控制模块中的晶体管M11由于RESET＝1而开启，将第二节点N2和第一参考电位端REF1导通，使得N2＝REF1＝1，从而使下拉模块中的晶体管M5和晶体管M6开启，并分别使第一节点N1和第二参考电位端REF2以及输出端OUTPUT和第三参考电位端REF3导通，使得N1＝REF2＝0并且OUTPUT＝REF3＝0。由此，下拉模块实现对第一节点N1和输出端OUTPUT的电位的复位。

在复位阶段之后的保持阶段，INPUT＝0，RESET＝0。

在保持阶段，当CLK＝1并且CLKB＝0时，下拉控制模块中的晶体管M7和晶体管M9开启，将第二节点N2与第一时钟信号端CLK导通，使得N2＝CLK＝1，进一步使得下拉模块中的晶体管M5和晶体管M6开启，从而N1＝REF2＝0并且OUTPUT＝REF3＝0。当CLK＝0并且CLKB＝1时，输出模块中的晶体管M2关断，下拉控制模块中的晶体管均处于关断状态，N2＝0；同时复位模块中的晶体管M4由于CLKB＝1而开启，将输出端OUTPUT与第三参考电位端REF3导通，使得OUTPUT＝REF3＝0。

然后，移位寄存器单元重复保持阶段的工作过程，直至经由输入端INPUT接收到下一个输入信号。

在根据本公开的实施例的移位寄存器单元中，复位控制模块可以至少在复位阶段工作，使得N2＝1，从而使下拉模块能够工作，并且与复位模块一起实现对第一节点N1和输出端OUTPUT的电位的复位。由此，可以提高移位寄存器单元中的元件特别是下拉模块的利用率，并且可以使下拉模块至少能够在复位阶段和复位模块一起工作以实现复位功能，从而提高复位能力。

另外，根据本公开的实施例的移位寄存器单元可以用于实现双向扫描功能。在一个实施例中，在正向扫描时，第一参考电位端REF1的电位可以为第一电位，第二参考电位端REF2的电位可以为第二电位，此时的工作过程可以与图7所示相似。在反向扫描时，第一参考电位端REF1的电位可以为第二电位，第二参考电位端REF2的电位可以为第一电位。在该情况下，当输入端INPUT接收到输入信号时，复位控制模块中的晶体管M12开启，使得N2＝1，从而使下拉模块中的晶体管M5和晶体管M6开启，并使得N1＝OUTPUT＝0。在反向扫描时，复位控制模块的设置同样提高了移位寄存器单元的元件特别是下拉模块的利用率，并且极大地提高了复位能力。

以上，以N型晶体管为例描述了根据本公开的实施例的移位寄存器单元的结构、电路实现方式和工作原理。在另一个实施例中，可以采用P型晶体管来实现根据本公开的移位寄存器单元，其工作过程与上述以N型晶体管为例所描述的工作原理相似，区别在于P型晶体管是在第二电平时开启，在此不再赘述。

图8示出根据本公开的一个实施例的用于驱动移位寄存器单元的方法的流程图，其中的步骤S1至S4可以分别对应于移位寄存器单元的输入阶段、输出阶段、复位阶段和保持阶段。

如图8所示，在步骤S0，检测是否接收到输入信号。如果接收到输入信号，则该方法继续到步骤S1，否则方法继续到步骤S4。在步骤S1，INPUT＝1，RESET＝0，CLK＝0并且CLKB＝1，使得N1＝1并且N2＝0。在步骤S2，INPUT＝0，RESET＝0，CLK＝1，CLKB＝0，使第一节点N1的电位保持为第一电位，使第二节点N2的电位保持为第二电位，并且使OUTPUT＝1。在步骤S3，INPUT＝0，RESET＝1，CLK＝0，CLKB＝1，使N2＝1，并且使N1＝0并且OUTPUT＝0。在步骤S4，INPUT＝0，RESET＝0，并且使输出端OUTPUT的电位保持为第二电位，然后方法返回步骤S0。

图9示出包含级联的多个根据本公开的实施例的移位寄存器单元的栅极驱动电路的示意图。

如图9所示，在一个实施例中，每级移位寄存器单元的第一参考电位端REF1可以连接到参考电位线VDD，第二参考电位端REF2可以连接到参考电位线VSS，第三参考电位端REF3可以连接到参考电位线VGL，第一时钟信号端CLK可以连接到时钟信号线CLK1和时钟信号线CLK2中的一个，第二时钟信号端CLKB可以连接到时钟信号线CLK1和时钟信号线CLK2中的另一个。除了最后一级移位寄存器单元之外的每个移位寄存器单元的复位端RESET可以连接到其下一级移位寄存器单元的输出端OUTPUT，即除了最后一级移位寄存器单元之外的每个移位寄存器单元可以接收来自其下一级移位寄存器单元的输出信号作为其复位信号。除了第一级移位寄存器单元之外的每个移位寄存器单元的输入端INPUT可以连接到其上一级移位寄存器单元的输出端OUTPUT，即除了第一级移位寄存器单元之外的每个移位寄存器单元可以接收来自其上一级移位寄存器单元的输出信号作为其输入信号。

根据本公开的实施例的栅极驱动电路可以实现双向扫描功能。在一个实施例中，在正向扫描时，参考电位线VDD可以提供第一电位的电压，参考电位线VSS可以提供第二电位的电压，第一级移位寄存器单元的输入端INPUT可以接收当前帧的起始信号STV，最后一级移位寄存器单元的复位端RESET可以接收下一帧的起始信号；在反向扫描时，参考电位线VDD可以提供第二电位的电压，参考电位线VSS可以提供第一电位的电压，第一级移位寄存器单元的输入端INPUT可以接收下一帧的起始信号STV，最后一级移位寄存器单元的复位端RESET可以接收当前帧的起始信号。

进一步地，可以在显示装置中采用上述栅极驱动电路，其中栅极驱动电路包含级联的多个根据本公开的实施例的移位寄存器单元，以便提供较高的资源利用率和增强的复位能力。

以上描述了根据本公开的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置的实施例。应当意识到，以上所描述的实施例仅是本公开的实施例的一部分，而非全部。根据在本文中所描述的原理，可以对所描述的实施例做出各种修改和变型，本公开意图包含这些修改和变型。

Claims (10)

1.一种移位寄存器单元，包含：

输入模块，用于根据来自输入端的输入信号，控制所述移位寄存器单元内的第一节点的电位；

输出模块，用于根据所述第一节点的电位和来自第一时钟信号端的第一时钟信号，控制输出端的输出信号；

下拉控制模块，用于根据所述第一节点的电位和所述第一时钟信号，控制所述移位寄存器单元内的第二节点的电位；

下拉模块，用于在所述输入端接收到下一个输入信号之前，保持所述输出端的电位在复位状态；

复位控制模块，用于根据来自复位端的复位信号和所述输入信号，使所述下拉模块工作以对所述第一节点和所述输出端的电位进行复位；以及

复位模块，用于根据所述复位信号和来自第二时钟信号端的第二时钟信号，对所述第一节点和所述输出端的电位进行复位。

2.根据权利要求1所述的移位寄存器单元，其中，所述复位控制模块包含：

第一复位控制晶体管，其栅极与所述复位端相连，其源极与第一参考电位端相连，其漏极与所述第二节点相连；以及

第二复位控制晶体管，其栅极与所述输入端相连，其源极与所述第二节点相连，其漏极与第二参考电位端相连。

3.根据权利要求1或2所述的移位寄存器单元，其中，所述输入模块包含：

第一晶体管，其栅极与所述输入端相连，其源极与第一参考电位端相连，其漏极与所述第一节点相连。

4.根据权利要求1至3中的任一项所述的移位寄存器单元，其中，所述输出模块包含：

第二晶体管，其栅极与所述第一节点相连，其源极与所述第一时钟信号端相连，其漏极与所述输出端相连；以及

电容器，其一端与所述第一节点相连，其另一端与所述输出端相连。

5.根据权利要求1至4中的任一项所述的移位寄存器单元，其中，所述复位模块包含：

第三晶体管，其栅极与所述复位端相连，其源极与所述第一节点相连，其漏极与第二参考电位端相连；以及

第四晶体管，其栅极与所述第二时钟信号端相连，其源极与所述输出端相连，其漏极与第三参考电位端相连。

6.根据权利要求1至5中的任一项所述的移位寄存器单元，其中，所述下拉模块包含：

第五晶体管，其栅极与所述第二节点相连，其源极与所述第一节点相连，其漏极与第三参考电位端相连；以及

第六晶体管，其栅极与所述第二节点相连，其源极与所述输出端相连，其漏极与所述第三参考电位端相连。

7.根据权利要求1至6中的任一项所述的移位寄存器单元，其中，所述下拉控制模块包含：

第七晶体管，其栅极和源极与所述第一时钟信号端相连；

第八晶体管，其栅极与所述第一节点相连，其源极与所述第七晶体管的漏极相连，其漏极与第三参考电位端相连；

第九晶体管，其栅极与所述第七晶体管的栅极相连，其源极与所述第一时钟信号端相连，其漏极与所述第二节点相连；以及

第十晶体管，其栅极与所述第一节点相连，其源极与所述第二节点相连，其漏极与所述第三参考电位端相连。

8.一种栅极驱动电路，包含多个级联的根据权利要求1至7中的任一项所述的移位寄存器单元，其中，

除了最后一级移位寄存器单元之外的每个移位寄存器单元的复位端连接到其下一级移位寄存器单元的输出端，

除了第一级移位寄存器单元之外的每个移位寄存器单元的输入端连接到其上一级移位寄存器单元的输出端。

9.一种显示装置，包含根据权利要求8所述的栅极驱动电路。

10.一种移位寄存器单元的驱动方法，用于驱动根据权利要求1至7中的任一项所述的移位寄存器单元，包含：

根据输入信号和第二时钟信号，使第一节点的电位成为第一电位，并且使第二节点和输出端的电位成为第二电位；

根据第一时钟信号，使第一节点的电位保持为第一电位，使第二节点的电位保持为第二电位，并且使输出端的电位成为第一电位；

根据输入信号、复位信号和第二时钟信号，使第二节点的电位成为第一电位，并且使第一节点和输出端的电位成为第二电位；以及

使输出端的电位保持为第二电位，直至接收到下一个输入信号。