CN106209104A - 模数转换器 - Google Patents

模数转换器 Download PDF

Info

Publication number
CN106209104A
CN106209104A CN201610232283.1A CN201610232283A CN106209104A CN 106209104 A CN106209104 A CN 106209104A CN 201610232283 A CN201610232283 A CN 201610232283A CN 106209104 A CN106209104 A CN 106209104A
Authority
CN
China
Prior art keywords
voltage
converter
gradually
capacity cell
integrating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610232283.1A
Other languages
English (en)
Inventor
三木拓司
松川和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN106209104A publication Critical patent/CN106209104A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种模数转换器，是具有高次的噪声整形特性的高分辨率的逐次比较型AD转换器。AD转换器(100)具有：共通节点，被输入模拟输入电压；电容DAC(2)，具备多个电容元件(201～205)；比较器(3)，对所述共通节点的电压与比较参考电压进行比较；逐次比较控制电路(4)，根据比较器(3)的比较结果决定下一比特的逐次比较控制信号；以及积分器(8)，对残差电压进行积分，将积分值作为下一采样的比较参考电压。积分器(8)具备：级联连接的多个积分电路(12、14、16)；以及至少一个前馈路径(FF1、FF2)，对残差电压进行采样并输入至多个积分电路之中的第二级以后的某一个积分电路。

Description

模数转换器
技术领域
本申请涉及AD转换器(模数转换器)。
背景技术
作为维持逐次比较型AD转换器的低耗电性能而且实现ΔΣ型AD转换器那样的高分辨率化的方法，提出了噪声整形型逐次比较AD转换器(例如参考非专利文献1)。噪声整形型逐次比较AD转换器采取对通常的逐次比较型AD转换器追加了积分电路的结构。通过针对将逐次比较动作进行至LSB后的电容DAC(数模转换器)的残差电压进行积分，并反馈到下一采样，从而能够得到噪声整形特性。
现有技术文献
非专利文献
非专利文献1：J.A.Fredenburg，M.P.Flynn，
“A 90－MS/s 11－MHz－Bandwidth 62－dB SNDR Noise－ShapingSAR ADC，”IEEE J.Solid－State Circuits，vol.47，no.12，pp.2898－2904，Dec，2012.
发明内容
本申请提供能够实现高分辨率化的AD转换器。
本申请的一方式中的AD转换器(模数转换器)具备：
共通节点，被输入模拟输入电压；
电容DAC(电容数模转换器)，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容DAC的残差电压，对所述输入的残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述积分器具备：
级联连接的多个积分电路；
至少一个前馈路径，对所述残差电压进行采样并输入至所述多个积分电路之中的第二级以后的某一个积分电路。
发明效果
本申请的AD转换器能够实现高分辨率化。
附图说明
图1是表示本申请的比较例所涉及的AD转换器的结构的一例的图。
图2是表示逐次比较动作中的电容DAC的输出电压的变化的一例的波形图。
图3是表示图1所示的AD转换器的动作的信号流的图。
图4是表示本申请的实施方式一中的AD转换器的结构的一例的图。
图5是表示图4所示的积分器的时序图的一例的图。
图6是表示图4所示的AD转换器的动作的信号流的图。
图7是由具有2次的噪声整形特性的积分器构成积分器的情况下的AD转换器的信号流的图。
图8是表示在不进行噪声整形时、进行了1次、2次、3次的噪声整形时的AD转换输出谱的曲线图。
图9是表示在进行了1次、2次、3次的噪声整形时的NTF(噪声传递函数)的频率特性的曲线图。
图10是表示由一个运算放大器进行3次的积分的积分器的结构的一例的图。
图11是表示本申请的实施方式二中的AD转换器的结构的一例的图。
图12是分割型电容DAC的动作的说明图。
图13是表示来自分割型电容DAC的输出电压的变动的波形图。
图14是表示没有采用DEM的情况下的功率谱的一例的曲线图。
图15是表示本申请的实施方式二中的AD转换器的功率谱的一例的曲线图，是采用了DEM的情况下的曲线图。
标号说明
1 开关
2 电容DAC(电容数模转换器)
3 比较器
4 逐次比较控制部
5 串－并转换电路
6 数字滤波器
7、8 积分器
9、10、11、13、15、17 电容元件
12、14、16 积分电路
18 分割型电容DAC(分割型电容数模转换器)
19 DEM部(动态元件匹配部)
FF1、FF2 前馈路径
FB 反馈路径
SΦS、SΦ1、SΦ2、SΦ3 控制信号
具体实施方式
(达成发明本申请所涉及的一方式的过程)
在处理生物体信号等微弱信号的传感器***的模拟前端中，通过AD转换器的高分辨率化，能够得到在AD转换器的前级设置的模拟放大器的放大率的缓和、或者模拟放大器本身变得不需要等优点。但是，AD转换器的高分辨率化一般而言需要实现低噪声化，所以不能避免耗电的增加。由于预想到传感器***今后进一步小型化·低耗电化，所以在高分辨率AD转换器中也寻求低功率动作。
在AD转换器中存在各种架构，根据需求规格对这些架构区分使用。逐次比较型AD转换器通过从最高位比特起逐次重复进行模拟输入电压与由数模转换器(以下称为DAC)生成的电压的比较动作，从而得到多比特的数字信号。因此，能够仅由比较器、DAC以及简单的数字电路构成，是能够实现最小型·低耗电化的架构。但是，逐次比较型AD转换器随着分辨率上升，比较对象电压变小，所以在比较时易于受到热噪声的影响。从而逐次比较型AD转换器以往不适于需要高分辨率的传感器***。
另一方面，作为AD转换器的架构之一，存在ΔΣ型AD转换器。ΔΣ型AD转换器通过将噪声整形技术和过采样技术进行组合，从而具有能够实现高分辨率化的架构。噪声整形技术是通过ΔΣ调制对量化噪声赋予低频侧衰减的频率特性的技术。ΔΣ型AD转换器能够以比信号波段充分高的频率对模拟输入电压进行采样(过采样)，通过低通滤波器(LPF)阻断高频噪声，从而提高SN比。但是，为了实现更高分辨率化，需要提高ΔΣ调制的次数，进而提高过采样比。次数的增加引起ΔΣ调制器内的积分电路的增加等，此外，过采样比的提高要求更高速的动作。通常，在积分电路中使用运算放大器，所以积分器个数的增加或高速动作导致大幅度的功率增加。
因此，如上所述，提出了非专利文献1中记载的噪声整形型逐次比较AD转换器。噪声整形型逐次比较AD转换器通过针对将逐次比较动作进行至LSB后的电容DAC的残差电压进行积分，并反馈到下一采样，从而能够得到噪声整形特性。
但是，在非专利文献1记载的噪声整形型逐次比较AD转换器中，噪声整形的次数为1次，因此不能期待分辨率的大幅度的提高。此外，在积分器中使用运算放大器但需要始终使其动作，所以导致耗电的增加。
此外，要提高逐次比较型AD转换器的分辨率，不仅热噪声而且DAC的电容不匹配也成为重要的课题。以往，使用对电容进行修调(trimming)的方法来改善不匹配。但是，修调方法大多具有离散的分辨率，随着高分辨率化的发展，修调精度恶化。
鉴于上述问题，本申请提供抑制量化噪声以及热噪声等噪声而实现高分辨率化，或抑制由于DAC的电容不匹配产生的寄生信号(spurious)而实现高分辨率化的逐次比较型AD转换器。此外，本申请提供能够降低耗电的逐次比较型AD转换器。
本申请的一方式中的AD转换器具备：
共通节点，被输入模拟输入电压；
电容DAC，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容DAC的残差电压，对所述输入的残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述积分器具备：
级联连接的多个积分电路；以及
至少一个前馈路径，对所述残差电压进行采样并输入至所述多个积分电路之中的第二级以后的某一个积分电路。
根据该结构，将逐次比较动作进行至LSB(最低位比特)之后的电容DAC的残差电压通过积分器被积分，积分值作为下一采样的比较参考电压被反馈。
在此，积分器由级联连接的多个积分电路构成，因此能够对残差电压进行2次以上的积分。进而，向第二级以后的至少一个积分电路经由前馈路径供给残差电压，因此该积分电路能够对前级的积分电路的积分值和残差电压进行积分。
由此，残差电压被赋予高次的噪声整形特性，被相加至接下来采样的模拟输入电压上。其结果，能够对模拟输入电压赋予高次的噪声整形特性。因此，通过对模拟输入电压进行过采样，能够提供高分辨率的逐次比较型AD转换器。
此外，在上述AD转换器中，所述积分器也可以具备至少一个反馈路径，其将后级的积分电路的积分值反馈到前级的积分电路。
根据该结构，通过反馈路径，后级的积分电路的积分值被反馈到前级的积分电路，因此能够使噪声整形特性中的噪声降低区域向高频侧扩展，能够使可输入的模拟输入电压的频带向高频侧延伸。
此外，在上述AD转换器中，各积分电路也可以具备运算放大器，其仅在进行积分动作时被启动。
根据该结构，构成各积分电路的运算放大器仅在进行积分动作时被启动，因此能够实现耗电的降低。
此外，本申请的另一方式中的AD转换器具备：
共通节点，被输入模拟输入电压；
电容DAC，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容DAC的残差电压，对所述输入的残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述积分器具备：
积分电路，包含运算放大器，共用所述运算放大器来依次进行多级的积分动作；以及
至少一个前馈路径，对所述残差电压进行采样，在所述积分电路进行第二级以后的积分动作之中的至少一个积分动作时将所述采样的残差电压输入至所述积分电路。
根据该结构，将逐次比较动作进行至LSB(最低位比特)之后的电容DAC的残差电压通过积分器被积分，积分值作为下一采样的比较参考电压被反馈。
在此，积分器由共用运算放大器来依次进行多级的积分动作的积分电路构成，因此能够对残差电压进行2次以上的积分。进而，在积分电路进行第2次以后的积分动作之中的至少一个积分动作时，经由前馈路径向积分电路供给残差电压，因此积分电路能够对前级的积分动作的积分值和残差电压进行积分。
由此，残差电压被赋予高次的噪声整形特性，被相加至接下来采样的模拟输入电压上。其结果，能够对模拟输入电压赋予高次的噪声整形特性。因此，通过对模拟输入电压进行过采样，能够提供高分辨率的逐次比较型AD转换器。
进而，在本方式中，积分电路共用运算放大器来进行多级的积分动作，所以能够将积分电路由一个运算放大器来实现。
此外，在上述另一AD转换器中，所述积分器也可以具备反馈路径，其在所述积分电路进行一个积分动作的下一积分动作时，将所述一个积分动作的积分值反馈到所述积分电路。
根据该结构，在积分电路进行一个积分动作的下一积分动作时，一个积分动作的积分值通过反馈路径被反馈，因此能够使噪声整形特性中的噪声降低区域向高频侧扩展，能够使可输入的模拟输入电压的频带向高频侧延伸。
此外，在上述另一方式的AD转换器中，所述运算放大器也可以仅在进行积分动作时启动。
根据该结构，运算放大器仅在进行积分动作时被启动，因此能够实现耗电的降低。
此外，本申请的再另一方式的AD转换器具备：
共通节点，被输入模拟输入电压；
电容DAC，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及比所述第一电压低的第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容DAC的残差电压，对所述输入的残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述电容DAC由具备用于提高所述电容DAC的输出电压的多个第一电容元件、以及用于降低所述输出电压的多个第二电容元件的分割(split)型电容DAC构成，
所述逐次比较控制电路为：
在逐次比较的初始状态时，将全部第一电容元件与所述第二电压连接，且将全部第二电容元件与所述第一电压连接，
在下一比特的逐次比较中提高所述电容DAC的输出电压的情况下，使第一指针沿着所述多个第一电容元件的排列方向虚拟地移动，决定从所述第二电压向所述第一电压切换连接的第一电容元件，
在下一比特的逐次比较中降低所述电容DAC的输出电压的情况下，使第二指针沿着所述多个第二电容元件的排列方向虚拟地移动，决定从所述第一电压向所述第二电压切换连接的第二电容元件，
在最低位比特的逐次比较结束时，在维持了所述第一指针、第二指针的位置的状态下，将全部第一电容元件与所述第二电压连接，且将全部第二电容元件与第一电压连接。
根据该结构，在最低位比特的逐次比较结束时，在维持了第一指针、第二指针的位置的状态下，电容DAC被复位，因此在下一采样时从该位置开始第一指针、第二指针的移动。因此，即使无偏倚地使用多个第一、第二电容元件，在分割型电容DAC的电容元件中产生了电容不匹配，也不会产生固定模式噪声(pattern noise)，能够抑制寄生信号。其结果，能够提供高分辨率的AD转换器。
此外，在再另一方式的AD转换器中，所述逐次比较控制电路也可以根据所述比较器的比较结果决定是否需要提高所述电容DAC的输出电压。
此外，在再另一方式的AD转换器中，所述逐次比较控制电路也可以使所述第一指针与所述第二指针向反方向移动。
根据该结构，第一指针与第二指针向反方向移动，因此即使在第一、第二电容元件中存在电容不匹配，也能够进一步提高寄生信号的抑制效果。
以下，按照附图说明本发明的实施方式。另外，有时对同一结构赋予同一标号而省略重复的说明。
(比较例)
图1是本申请的比较例所涉及的AD转换器1000的结构的一例的图。AD转换器1000是噪声整形型逐次比较AD转换器。AD转换器1000将由开关1、电容DAC2、比较器3、逐次比较控制部4以及串－并转换部(SP)5构成的逐次比较型AD转换器作为基本结构。并且，AD转换器1000对该基本结构，还附加了低通滤波器(LPF)6、积分器7以及控制部900。
开关1是在对模拟输入电压Vin进行采样时使用的开关。若开关1成为导通状态则模拟输入电压Vin经由共通节点N10被输入至电容DAC2。
电容DAC2具备以二进制比率(2的幂的比率)对电容值进行了加权的多个电容元件201～205。以下，各电容元件201～205在不特别区分的情况下，被表示为电容元件200。电容元件200的一端与共通节点N10连接，另一端与参考电压VH或参考电压VL连接。在此，电容元件201～205的电容值分别例如设为16C、8C、4C、2C、C。另外，在图1中，电容元件200的个数被设为5个，但这是一例，也可以是N(N为2以上的整数)个。
进而，电容DAC2具备与电容元件201～205对应的开关211～215。以下，各开关211～215在不特别区分的情况下，被表示为开关210。另外，在电容元件200的个数为N个的情况下，开关210的个数被设为N个。
开关210根据从逐次比较控制部4输出的数字输入信号(逐次比较控制信号的一例)将参考电压VH(第一电压的一例)或参考电压VL(第二电压的一例)与电容元件200连接。例如，在被输入了“1”的数字输入信号的情况下，开关210将参考电压VH与对应的电容元件200连接，在被输入了“0”的数字输入信号的情况下，开关210将参考电压VL与对应的电容元件200连接即可。在此，“将参考电压VH与电容元件200连接”是指使被赋予了参考电压VH的信号线与电容元件200连接。此外，“将参考电压VL与电容元件200连接”是指使被赋予了参考电压VL的信号线与电容元件200连接。另外，参考电压VH设为比参考电压VL大。
比较器3对来自电容DAC2的输出电压与从积分器7输出的比较参考电压Vfb进行比较。
逐次比较控制部4基于比较器3针对对象比特的比较结果，决定用于使电容DAC2生成对象比特的下一比特的比较对象电压的数字输入信号。
串－并转换部5将比较器3的比较结果转换为多比特的信号。低通滤波器(LPF)6使从串－并转换部5输出的多比特的信号的低频分量通过，使AD转换器1000作为过采样型AD转换器发挥作用。
积分器7以从电容DAC2输出的电压作为输入，对所输入的电压进行积分，将积分值输出至比较器3。
控制部900使构成AD转换器1000的开关之中的除了电容DAC2中包含的开关210以外的开关1、71、72等成为导通状态(ON)或断开状态(OFF)。
以下，说明AD转换器1000的动作。首先，控制部900使开关1成为导通状态，在一定时间后使开关1成为断开状态。由此，模拟输入电压Vin由电容DAC2采样。此时，在电容DAC2的数字输入信号中，作为初始值被赋予数字输出码的中间值。
在图1的例子中，电容DAC2为5比特的电容DAC，因此数字输出码的中间值成为“1、0、0、0、0”。由此，比较器3最初将模拟输入电压Vin与(VH－VL)/2的比较对象电压进行比较，判定两个电压的大小关系。并且，若Vin≥(VH－VL)/2，则比较器3将MSB(最高位比特)设为“1”，若Vin＜(VH－VL)/2，则比较器3将MSB设为“0”。之后，基于比较器3的比较结果，逐次比较控制部4一边以2分查找方式使电容DAC2动作，一边从MSB至LSB使比较器3对模拟输入电压Vin与比较对象电压进行比较。
例如，若MSB为“1”，则逐次比较控制部4将MSB的数字输入信号维持为“1”，将“1、1、0、0、0”的数字输入信号输出至电容DAC2。由此，模拟输入电压Vin与3(VH－VL)/4的比较对象电压进行比较，若Vin≥3(VH－VL)/4则MSB－1比特被设为“1”，若Vin＜3(VH－VL)/4则MSB－1比特被设为“0”。
另一方面，若MSB为“0”，则逐次比较控制部4使MSB为“0”，将“0、1、0、0、0”的数字输入信号输出至电容DAC2。由此，模拟输入电压Vin与(VH－VL)/4的比较对象电压进行比较，若Vin≥(VH－VL)/4则下一比特被设为“1”，若Vin＜(VH－VL)/4则下一比特被设为“0”。这样的动作从MSB至LSB被重复，各比特的值被决定。各比特的比较结果通过串－并转换部5作为多比特的AD转换值被输出。
图2是表示逐次比较动作中的、电容DAC2的输出电压的变化的一例的波形图。逐次比较控制部4基于比较器3的比较结果，对电容DAC2的数字输入信号进行控制，从而决定下一比特的比较对象电压。使用以二进制比赋予权重的电容DAC2来进行2分查找，所以越从MSB向LSB，来自电容DAC2的输出信号与比较参考电压Vfb之差越小。在此，通常的逐次比较型AD转换器在LSB的比较处理之后，不进行下一比特的比较，所以不进行电容DAC2的控制。
但是，AD转换器1000在LSB的逐次比较结束后，基于其比较结果再次进行电容控制。此时的残差电压Vres相当于进行了量化时的误差(即量化噪声)。此外，在残差电压Vres中，还包含在比较器3的动作时产生的噪声(即比较器噪声)。这些噪声分量在积分器7中被采样且被积分之后，作为比较参考电压Vfb被输入至比较器3的比较参考电压端子。由此，残差电压Vres被加在下一模拟输入电压Vin的采样值上。像这样，通过对进行量化时产生的噪声分量进行积分，并反馈到下一模拟输入电压Vin，从而能够对AD转换器1000赋予噪声整形特性。
图3是表示图1所示的AD转换器1000的动作的信号流的图。以下，使用图3，说明AD转换器1000的原理。残差电压Vres等于通过AD转换得到的数字输出Dout与模拟输入电压Vin的差分。该残差电压Vres在被采样且被积分之后，被反馈到下一样本的模拟输入电压Vin。
在此，将上述的进行量化时产生的噪声(即量化噪声以及比较器噪声)设为噪声分量Q(z)。此时，模拟输入电压Vin(z)和数字输出Dout(z)的传递函数如以下那样表示。
Dout(z)＝Vin(z)+(1－Z－1)Q(z) 式(1)
在此，关注于噪声分量Q(z)的传递函数(噪声传递函数：NTF)以(1－Z－1)来表示。该NTF示出低频区域的增益变低的高通滤波器特性。从而，式(1)示出了将模拟输入电压Vin(z)维持原状、且使量化噪声以及比较器噪声(即噪声分量Q(z))向高频区域侧移动的特性。由此，AD转换器1000实现噪声整形特性。向高频区域侧进行了移动的噪声分量Q(z)之后通过低通滤波器(LPF)6被去除。也就是说，AD转换器1000以相对于模拟输入电压Vin的频率充分高的频率对模拟输入电压Vin进行采样(即进行过采样)，从而能够提高SNR(信噪比，Signal to Noise ratio)，能够实现高分辨率化。在此，比模拟输入电压Vin充分高的频率相当于比模拟输入电压Vin中包含的最大频率的2倍更大的频率。从而，控制部900通过比模拟输入电压Vin充分高的频率使开关1进行开关从而实现过采样。另外，过采样的频率为模拟输入电压Vin的最大频率的至少2倍的频率即可，没有特别限定。
但是，图1所示的AD转换器1000中的噪声整形特性是1次的NTF，为了实现进一步的高分辨率化，需要高次的噪声整形特性。此外，在积分器7中使用的运算放大器流过定电流，所以没有避免功率的增加。因此，本发明人提出实施方式一所涉及的AD转换器。
(实施方式一)
图4是表示本申请的实施方式一中的AD转换器100的结构的一例的图。AD转换器100与AD转换器1000同样，是噪声整形型逐次比较AD转换器。以下，在AD转换器100中，对与AD转换器1000相同的结构赋予同一标号而省略说明。
AD转换器100设置有积分器8，代替AD转换器1000中的积分器7。
积分器8具备级联连接的多级积分电路12、14以及16、两个前馈路径FF1以及FF2、以及反馈路径FB1。
积分电路12是第一级积分电路，具备运算放大器OP1以及电容元件C12。积分电路14是第二级积分电路，具备运算放大器OP2以及电容元件C14。积分电路16是第三级积分电路，具备运算放大器OP3以及电容元件C16。
在积分电路12中，电容元件C12连接在运算放大器OP1的输入节点N1与输出节点间。运算放大器OP1的另一方的输入节点被接地。积分电路14以及16是与积分电路12相同的结构，因此省略说明。
积分电路12的输入节点N1经由开关Φ1_1与共通节点N10连接。此外，积分电路12经由开关Φ1_2以及开关Φ2_3与积分电路14连接。电容元件13的一端连接在开关Φ1_2与开关Φ2_3的连接点K1，另一端被接地。
积分电路14经由开关Φ2_4以及开关Φ3_3与积分电路16连接。电容元件15的一端连接在开关Φ2_4与开关Φ3_3的连接点K3，另一端被接地。
前馈路径FF1被设置在共通节点N10与第二级积分电路14的输入节点N2之间，通过电容元件9对从共通节点N10输入的残差电压Vres进行采样，将所采样的残差电压Vres输入至第二级积分电路14。
详细而言，前馈路径FF1具备开关ΦS_2、开关Φ2_1以及电容元件9。电容元件9的一端经由开关ΦS_2与共通节点N10连接且经由开关Φ2_1与输入节点N2连接。
前馈路径FF2被设置在共通节点N10与第三级积分电路16的输入节点N3之间，通过电容元件10对从共通节点N10输入的残差电压Vres进行采样，将所采样的残差电压Vres输入至第三级积分电路16。
详细而言，前馈路径FF2具备开关ΦS_1、开关Φ3_1以及电容元件10。电容元件10的一端经由开关ΦS_1与共通节点N10连接且经由开关Φ3_1与输入节点N3连接。
反馈路径FB1被设置在第三级积分电路16的输出节点N4与第二级积分电路14的输入节点N2之间，通过电容元件11对来自积分电路16的输出电压进行采样，并反馈到第二级积分电路14。
详细而言，反馈路径FB1具备开关Φ2_2、开关Φ3_2以及电容元件11。电容元件11的一端经由开关Φ2_2与输入节点N2连接，且经由开关Φ3_2与输出节点N4连接。电容元件11的另一端被接地。
在图4的例子中，积分器8中三个积分电路12、14以及16级联连接，但这不过是一例，也可以由级联连接的M(2以上的整数)个积分电路构成。此时，设置与第二级至第M级积分电路连接的前馈路径即可。
图5是表示图4所示的积分器8的时序图的一例的图。以下，使用图4以及图5说明由积分器8进行的高次的噪声整形的动作。在此，在时序图中，第一行中记载的“ADC状态(ADC state)”表示AD转换器100的动作状态。“ADC状态”中，采样状态ST1、AD转换状态ST2、错误反馈状态ST3以及复位状态ST4这四个动作状态循环地重复。
控制信号SΦS、SΦ1、SΦ2以及SΦ3是开关的控制信号，在Hi(高电平)时使开关成为导通状态(ON)，在Low(低电平)时使开关成为断开状态(OFF)。
另外，控制信号SΦS是由开头为“ΦS”的标号表示的开关ΦS_1以及ΦS_2的控制信号，控制信号SΦ1是由开头为“Φ1”的标号表示的开关Φ1_1以及Φ1_2的控制信号，控制信号SΦ2是由开头为“Φ2”表示的开关Φ2_1～Φ2_4的控制信号，控制信号SΦ3是由开头为“Φ3”表示的开关Φ3_1～Φ3_4的控制信号。控制信号SΦS以及SΦ1～SΦ3从控制部900被输出。
以下，由控制信号SΦS控制的开关在不特别区分的情况下，被表示为开关ΦS，由控制信号SΦ1控制的开关在不特别区分的情况下被表示为开关Φ1，由控制信号SΦ2控制的开关在不特别区分的情况下被表示为开关Φ2，由控制信号SΦ3控制的开关在不特别区分的情况下被表示为开关Φ3。
首先，在采样状态ST1时，开关1被设为导通状态而模拟输入电压Vin向电容DAC2充电。若开关1断开，则开始AD转换状态ST2。在AD转换状态ST2下，通过逐次比较控制部4、电容DAC2以及比较器3，决定MSB至LSB的各比特的值，模拟输入电压Vin被进行AD转换。
若决定了LSB的值，则开始错误反馈状态ST3。开关ΦS从采样状态ST1至错误反馈状态ST3开始为止，成为导通状态。从而，在错误反馈状态ST3的开始时刻，对电容元件9以及10充电了残差电压Vres，该残差电压Vres是至LSB的逐次比较结束后的DAC2的残差电压Vres。
在错误反馈状态ST3下，在开关ΦS被设为OFF后，开关Φ1被设为ON，电容DAC2中蓄积的残差电压Vres由第一级积分电路12积分，积分值被积蓄至电容元件13。接着，开关Φ1被设为OFF而积分值由电容元件13采样保持，开关Φ2被设为ON，由电容元件13采样保持的积分值由第二级积分电路14积分。此时，在电容元件9中采样保持的残差电压Vres也同时被输入至第二级积分电路14。由此，实现前馈路径FF1。
同样，在开关Φ2被设为OFF后，开关Φ3被设为ON，由电容元件15采样保持的第二级积分电路14的积分值和由电容元件10采样保持的残差电压Vres被输入至第三级积分电路16。
最后，开关Φ3被设为OFF，第三级积分电路16的积分值被电容元件17采样保持。通过以上实现3次积分。被电容元件17采样的3次积分的积分值作为将下一样本的模拟输入电压Vin从MSB至LSB进行转换时的比较参考电压Vfb反馈到比较器3。这样，实现具有3次的噪声整形特性的逐次比较型AD转换器。
进而，在开关Φ3为ON时，反馈路径FB1中，使电容元件11对第三级积分电路16的积分值进行采样。并且，若在下一样本中开关Φ2为ON，则反馈路径FB1使电容元件11采样的积分值反馈到第二级积分电路14的输入节点N2。由此，能够实现将低频区域的噪声进一步削减的噪声整形。
在复位状态ST4下，例如进行电容DAC2的电容元件201～205的复位等，以备下一样本中的AD转换。
图6是表示图4所示的AD转换器100的动作的信号流的图。在AD转换器100中，三个积分电路12、14以及16级联连接。此外，在AD转换器100中，通过前馈路径FF1，对第二级积分电路14的输入乘以系数a1，通过前馈路径FF2，对第三级积分电路16的输入乘以系数a2。在本实施方式中，系数a1以及a2分别为1。此时，AD转换器100的传递函数如以下那样表示。
Dout(z)＝Vin(z)+(1－Z－1)3×Q(z) 式(2)
如式(2)所示，关注于噪声分量Q(z)的噪声传递函数由(1－Z－1)3来表示，实现3次的噪声整形特性。
此外，在AD转换器100中，通过反馈路径FB1，对从第三级积分电路16输出的积分值乘以系数g，并输入至第二级积分电路14。由此，NTF(噪声传递函数)能够具有零点，能够通过系数g在特定频率的位置形成点阻(notch)。通过形成点阻，能够使噪声降低区域向高频侧扩展，所以能够使可输入的模拟输入电压Vin的频带向高频侧延伸。
图7是由具有2次的噪声整形特性的积分器8构成积分器8的情况下的AD转换器100的信号流的图。在具有2次的噪声整形特性的情况下，积分器8由级联连接的两个积分电路12、14构成。此外，通过前馈路径FF1，对第二级积分电路14的输入乘以系数a1。此外，通过反馈路径FB1，对第二级积分电路14的积分值乘以系数g，并返回至第一级积分电路12。
图8是表示在不进行噪声整形时、以及进行了1次、2次以及3次的噪声整形时的AD转换输出谱的曲线图。在图8中，纵轴以分贝为单位表示功率谱密度(PSD)，横轴表示归一化频率。此外，曲线801、802、803以及804分别示出不进行噪声整形的情况、以及进行了1次、2次以及3次的噪声整形的情况下的AD转换输出谱。此外，与纵轴平行的虚线805示出信号波段的上限。
可知随着噪声整形的次数增大为1次、2次、3次，低频侧的PSD整体上降低，低频侧的噪声的抑制效果好。因此，可知噪声整形的次数越高，则能够实现更高的SNR。
图9是表示进行了1次、2次以及3次的噪声整形时的NTF(噪声传递函数)的频率特性的曲线图。在图9中，纵轴以dB为单位表示增益，横轴表示归一化频率。AD转换器100通过反馈路径FB1使零点移动，从而能够扩大噪声少的低频侧的波段。
像这样，实施方式一的AD转换器100通过积分器8针对将逐次比较动作进行至LSB后的电容DAC2的残差电压Vres进行积分，并作为下一采样的比较参考电压Vfb反馈。
在此，积分器8首先通过第一级积分电路12对残差电压Vres进行积分且在前馈路径FF1以及FF2采样。接着，第二级积分电路14对第一级积分结果和由前馈路径FF1采样的残差电压Vres进行积分。接着，第三级积分电路16对第二级积分结果和由前馈路径FF2采样的残差电压Vres进行积分。由此，残差电压Vres被赋予高次的噪声整形特性并被相加至接下来采样的模拟输入电压Vin上，对模拟输入电压Vin赋予高次的噪声整形特性。因此，通过对模拟输入电压Vin进行过采样，能够提供高分辨率的逐次比较型AD转换器。
另外，在实施方式一中构成积分电路12、14以及16的运算放大器OP1、OP2以及OP3不需要始终动作。运算放大器OP1、OP2以及OP3仅在进行积分动作的期间进行动作即可。从而，在第一级、第二级以及第三级积分电路12、14以及15中使用的运算放大器OP1、OP2以及OP3分别仅在控制信号SΦ1、SΦ2以及SΦ3成为ON的期间进行动作即可。在10比特的逐次比较动作的情况下，积分期间为AD转换期间整体的约1/20左右，能够大幅度削减功率。
具体而言，对积分电路12的运算放大器OP1输入控制信号SΦ1，对积分电路14的运算放大器OP2输入控制信号SΦ2，对积分电路16的运算放大器OP3输入控制信号SΦ3。并且，在控制信号SΦ1为Hi时使运算放大器OP1动作，在控制信号SΦ2为Hi时使运算放大器OP2动作，在控制信号SΦ3为Hi时使运算放大器OP3动作即可。
此外，还能够仅由一个运算放大器来实现3次的积分器8。如前述那样，运算放大器仅在各自的积分期间进行动作即可，因此能够使用一个运算放大器实现第一级、第二级、第三级积分。通过应用这样的运算放大器共享的技术，能够实现AD转换器100的进一步的小型化。
图10是表示由一个运算放大器进行3次的积分的积分器8A的结构的一例的图。另外，在图10所示的积分器8A中，对与图4所示的积分器8相同的部件赋予相同的标号而省略说明。积分器8A包含一个运算放大器OP1，具备共用运算放大器OP1来依次进行多级(在图10的例子中3级)积分动作的积分电路。
在图10的例子中，积分电路由与第一级积分动作对应的电容元件C12、13以及开关Φ1_1，Φ1_2，Φ1_3、与第二级积分动作对应的电容元件C14、15以及开关Φ2_2，Φ2_3，Φ2_4、以及与第三级积分动作对应的电容元件C16、17以及开关Φ3_2，Φ3_3，Φ3_4构成。
此外，积分器8A具备与第二级积分动作对应的前馈路径FF1和与第三级积分动作对应的前馈路径FF2。前馈路径FF1、FF2分别对残差电压Vres进行采样，将在积分电路进行第二级、第三级积分动作时采样的残差电压Vres输入至积分电路的运算放大器OP1。
在运算放大器OP1的输入节点N20与输出节点N30间，串联连接的电容元件C12以及开关Φ1_2、串联连接的电容元件C14以及开关Φ2_4与串联连接的电容元件C16以及开关Φ3_4被并联连接。
输入节点N20经由前馈路径FF1与共通节点N10连接，且经由前馈路径FF2与共通节点N10连接。进而输入节点N20经由开关Φ1_1与共通节点N10连接。
输出节点N30经由开关Φ1_3与电容元件13连接，经由开关Φ2_3与电容元件15连接，经由开关Φ3_3与电容元件17连接。
电容元件13经由开关Φ2_2与输入节点N20连接，电容元件15经由开关Φ3_2与输入节点N20连接。
接着，使用图5的时序图说明积分器8A的动作。在采样状态ST1以及AD转换状态ST2下，开关ΦS被设为ON。因此，若开关ΦS被设为OFF而错误反馈状态ST3开始，则残差电压Vres被电容元件9以及10采样。
在错误反馈状态ST3下，若开关Φ1设为ON，则在运算放大器OP1的输入节点N20与输出节点N30间连接电容元件C12。由此，运算放大器OP1构成第一级积分电路，执行第一级积分动作。此外，若开关Φ1设为ON，则运算放大器OP1的输入节点N20经由开关Φ1_1与共通节点N10连接，输出节点N30经由开关Φ1_3与电容元件13连接。由此，残差电压Vres由第一级积分电路积分，第一级积分动作的积分值被蓄积至电容元件13。
接着，若开关Φ1设为OFF，开关Φ2设为ON，则在运算放大器OP1的输入节点N20与输出节点N30间连接电容元件C14。由此，运算放大器OP1构成第二级积分电路，执行第二级积分动作。此时，输入节点N20经由前馈路径FF1与电容元件9连接，输入节点N20经由开关Φ2_2与电容元件13连接，输出节点N30经由开关Φ2_3与电容元件15连接。因此，由电容元件13采样的第一级积分动作的积分值、以及由电容元件9采样的残差电压Vres通过第二级积分动作被积分，积分值被蓄积至电容元件15。
接着，若开关Φ2设为OFF，且开关Φ3设为ON，则在运算放大器OP1的输入节点N20与输出节点N30间连接电容元件C16。由此，运算放大器OP1构成第三级积分电路，执行第三级积分动作。此时，输入节点N20经由前馈路径FF2与电容元件10连接，输入节点N20经由开关Φ3_2与电容元件15连接，输出节点N30经由开关Φ3_3与电容元件17连接。因此，由电容元件15采样的第二级积分动作的积分值、以及由电容元件10采样的残差电压Vres通过第三级积分动作被积分，积分值被蓄积至电容元件17。
并且，被蓄积至电容元件17的积分值作为下一采样中的比较参考电压Vfb被输入至比较器3。
像这样，若采用积分器8A，则运算放大器OP1的个数为1个即可，因此能够实现电路规模的缩小。
(实施方式二)
图11是表示本申请的实施方式二中的AD转换器100A的结构的一例的图。AD转换器100A与AD转换器100同样，是噪声整形型逐次比较AD转换器。以下，在AD转换器100A中，对与AD转换器100相同的结构赋予同一标号而省略说明。
AD转换器100A为：在图1所示的AD转换器1000中，作为电容DAC2，采用分割(split)型电容DAC18。此外，积分器7在分割型电容DAC18的右侧图示，但输入端子与共通节点N10连接，因此在电性上与AD转换器1000的积分器7相同。
分割型电容DAC18具备用于提高分割型电容DAC18的输出电压的电容元件301～305、以及用于降低输出电压的电容元件401～405。
电容元件301～305的一端与电容元件401～405的一端经由共通节点N10相互连接。此外，电容元件301～305的另一端与参考电压VH或参考电压VL连接，电容元件401～405的另一端与参考电压VH或参考电压VL连接。
进而，在分割型电容DAC18的控制中使用DEM(动态元件匹配，Dynamic Element Matching)部19。DEM部19在构成分割型电容DAC18的电容元件中产生了偏差(不均)时，通过随机或根据模拟输入电压Vin将电容元件动态地区分使用，从而抑制输出信号的寄生信号。另外，DEM部19是逐次比较控制部的一例。
以下，电容元件301～305在不特别区分的情况下，被表示为电容元件300。此外，电容元件401～405在不特别区分的情况下，被表示为电容元件400。在此，设为电容元件301～305以及401～405分别具有相同的电容值。在此，电容元件300被设置5个，电容元件400也被设置5个，这是一例。也可以是电容元件300被设置N(2以上的整数)个，电容元件400也被设置N个。此外，电容元件300是第二电容元件的一例，电容元件400是第一电容元件的一例。
开关501～505对应于电容元件301～305，开关601～605对应于电容元件401～405。以下，开关501～505在不特别区分的情况下，被表示为开关500，开关601～605在不特别区分的情况下，被表示为开关600。
图12是分割型电容DAC18的动作的说明图。图13是表示来自分割型电容DAC18的输出电压(即模拟输入电压Vin)的变动的波形图。以下，按照图12以及图13，说明分割型电容DAC18的动作。在此，在图12的例子中，示出电容元件为32个的情况下的分割型电容DAC18的动作。
电容映射(map)1200概念性地表示电容元件300以及400的排列。对第一行映射16个电容元件300，对第2行映射16个电容元件400。在电容映射1200中，例如第1行1列的块表示被配置在从左起第1个的电容元件300，第1行2列的块表示被配置在从左起第2个的电容元件300那样，映射电容元件300。
此外，在电容映射1200中，例如第2行1列的块表示被配置在从左起第1个的电容元件400，第2行2列的块表示被配置在从左起第2个的电容元件400那样，映射电容元件400。
指针P1(第一指针的一例)指定电容元件400内的位置，指针P2(第二指针的一例)指定电容元件300内的位置。在逐次比较的初始状态下，指针P1位于左端，指针P2位于右端。
此外，在电容映射1200中，参考电压VH与电容元件300以及400之中对应于灰色的块的电容元件连接。此外，参考电压VL与电容元件300以及400之中对应于白色的块的电容元件连接。
如前述那样，在对模拟输入电压Vin进行采样时的电容DAC2的初始值是数字输出码的中间值。
从而，在作为逐次比较的初始状态的步骤S1中，DEM部19使参考电压VH与上一半的16个电容元件300的一端(与共通节点N10相反的端子)连接，使参考电压VL与下一半的16个电容元件400的一端(与共通节点N10相反的端子)连接。
在开关1断开后，DEM部19按照比较器3的比较结果使分割型电容DAC18的输出电压变动。此时，在使输出电压(Vin)向正方向变化的情况下，DEM部19使指针P1向右方向移动，将电容元件400的连接从参考电压VL切换为参考电压VH。另一方面，在使输出电压(Vin)向负方向变化的情况下，DEM部19使指针P2向左方向移动，将电容元件300的连接从参考电压VH切换为参考电压VL。
在图13的例子中，在步骤S1中，输出电压(Vin)为比较参考电压Vfb以上，因此DEM部19对MSB设定“1”，判定为在MSB－1比特的逐次比较中降低输出电压(Vin)。因此，DEM部19如图12的步骤S2所示，使指针P2向左方向移动8块量而定位于从右起第9个电容元件300。并且，DEM部19将指针P2经过的8个电容元件300的连接从参考电压VH切换为参考电压VL。
由此，输出电压(Vin)变动－(VH－VL)/4。在步骤S2中，如图13所示，输出电压(Vin)比比较参考电压Vfb小，因此DEM部19将MSB－1比特设定为“0”，判定为在MSB－2比特的逐次比较中提高输出电压(Vin)。因此，DEM部19如图12的步骤S3所示，使指针P1向右方向移动4块量而定位于从左起第5个电容元件400。并且，DEM部19将指针P1经过的4个电容元件400的连接从参考电压VL切换为参考电压VH。由此，输出电压(Vin)变动+(VH－VL)/8。
在以后的S4、S5中，DEM部19一边以同样的动作移动指针P1、P2，一边重复输出电压(Vin)的变动直至LSB的逐次比较结束。若LSB的逐次比较结束，则DEM部19对分割型电容DAC18的初始值进行复位，以备下一模拟输入电压Vin的采样。此时，DEM部19将上一半的全部电容元件300与参考电压VH连接，将下一半的全部电容元件400与参考电压VL连接，对分割型电容DAC18进行复位，但指针P1以及P2的位置不复位。
若图12的步骤S5表示LSB的逐次比较的结束时，则在下一采样时，从该位置开始指针P1、P2的移动。
因此，在开关1被断开后，指针P1、P2对于电容元件300、400的动作从上次的采样的指针P1、P2的最终位置开始。由此，即使在分割型电容DAC18的电容元件300以及400中产生了电容的不匹配，也不产生固定模式噪声，能够抑制寄生信号。进而，通过依赖于模拟输入电压Vin的指针动作，能够对电容不匹配所引起的噪声赋予1次的噪声整形特性。
另外，在电容映射1200中，左端的电容元件300和右端的电容元件300连续，左端的电容元件400和右端的电容元件400连续。从而，若指针P1到达右端的电容元件400，则从左端的电容元件400继续向右方向移动。此外，若指针P2到达左端的电容元件300，则从右端的电容元件300继续向左方向移动。
图14是表示没有采用DEM的情况下的功率谱的一例的曲线图1401。图15是表示本申请的实施方式二中的AD转换器100A的功率谱的一例的曲线图1501，是采用了DEM的情况下的曲线图1501。另外，在图14以及图15中，纵轴以分贝为单位表示功率谱密度(PSD)，横轴表示频率。
在该模拟中，电容不匹配以1σ＝1％被赋予，求得电容DAC的输出信号的谱。根据曲线图1401与曲线图1501的比较，可知由于电容不匹配产生的多个寄生信号通过使用DEM被抑制。
(变形例)
(1)在图4中，设置有两个前馈路径FF1、FF2，但只要有至少一个前馈路径，就能够得到高次的噪声整形特性，因此也可以省略一方的前馈路径。此外，在由N(2以上的整数)个积分电路构成积分器8的情况下，前馈路径与第2个以后的N－1个积分电路之中的至少一个积分电路连接。
(2)在图4中，设置有反馈路径FB1，但也可以省略反馈路径FB1。此外，在图10中没有设置反馈路径FB1，但也可以设置反馈路径FB1。此时，反馈路径FB1的一端与输出节点N30连接，另一端与输入节点N20连接即可。
(3)在图11中使用一次的积分器7，但也可以采用积分器8、8A。
(4)在图10中，使用一个运算放大器OP1构成积分器8A，但也可以使用多个运算放大器构成积分器。
在本申请中，图4以及图11所示的模块图的功能模块的全部或一部分也可以通过包含半导体装置、半导体集成电路(IC)或LSI(大规模集成电路，large scale integration)在内的一个或多个电子电路执行。LSI或IC既可以被集成于一个芯片，也可以组合多个芯片构成。例如，存储元件以外的功能模块也可以被集成于一个芯片。在此，称为LSI或IC，但也可以根据集成的程度而改变称呼，称为***LSI、VLSI(超大规模集成电路，verylarge scale integration)或者ULSI(特大规模集成电路，ultra large scaleintegration)。在LSI的制造后被编程的现场可编程门阵列(FPGA，FieldProgrammable Gate Array)、或能够进行LSI内部的接合关系的重构或LSI内部的电路分区的设置的重构逻辑设备(reconfigurable logic device)也能够以相同的目的来使用。
进而，图4以及图11所示的模块图的功能模块的全部或一部分功能或操作能够通过软件处理来执行。此时，软件被记录于一个或多个ROM、光盘、硬盘驱动器等非易失性记录介质，在通过处理装置(processor)执行软件的情况下，软件使处理装置和周边的设备执行软件内的特定功能。***或装置也可以具备记录有软件的一个或一个以上的非易失性记录介质、处理装置、以及需要的硬件设备例如接口。
工业实用性
本申请所涉及的AD转换器能够维持低耗电且进行高分辨率的AD转换，所以作为在移动用途的传感器的模拟前端中使用的AD转换器来说是有用的。

Claims (9)

1.一种模数转换器，具备：
共通节点，被输入模拟输入电压；
电容数模转换器，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容数模转换器的残差电压，对输入的所述残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述积分器具备：
级联连接的多个积分电路；以及
至少一个前馈路径，对所述残差电压进行采样并输入至所述多个积分电路之中的第二级以后的某一个积分电路。
2.如权利要求1所述的模数转换器，
所述积分器具备将后级的积分电路的积分值反馈到前级的积分电路的至少一个反馈路径。
3.如权利要求1或2所述的模数转换器，
各积分电路具备仅在进行积分动作时被启动的运算放大器。
4.一种模数转换器，具备：
共通节点，被输入模拟输入电压；
电容数模转换器，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容数模转换器的残差电压，对输入的所述残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述积分器具备：
积分电路，包含运算放大器，共用所述运算放大器来依次进行多级的积分动作；以及
至少一个前馈路径，对所述残差电压进行采样，在所述积分电路进行第二级以后的积分动作之中的至少一个积分动作时将采样的所述残差电压输入至所述积分电路。
5.如权利要求4所述的模数转换器，
所述积分器具备在所述积分电路进行一个积分动作的下一积分动作时将所述一个积分动作的积分值反馈到所述积分电路的反馈路径。
6.如权利要求4或5所述的模数转换器，
所述运算放大器仅在进行积分动作时启动。
7.一种模数转换器，具备：
共通节点，被输入模拟输入电压；
电容数模转换器，具备多个电容元件，各电容元件的一端与所述共通节点连接，另一端根据逐次比较控制信号，选择性地与第一电压以及比所述第一电压低的第二电压中的某一个连接；
比较器，对所述共通节点的电压与比较参考电压进行比较；
逐次比较控制电路，根据所述比较器的比较结果决定下一比特的逐次比较控制信号；以及
积分器，经由所述共通节点被输入将逐次比较动作进行至最低位比特之后的所述电容数模转换器的残差电压，对输入的所述残差电压进行积分，将积分值作为下一采样的比较参考电压，
所述电容数模转换器由具备用于提高所述电容数模转换器的输出电压的多个第一电容元件以及用于降低所述输出电压的多个第二电容元件的分割型电容数模转换器构成，
所述逐次比较控制电路为：
在逐次比较的初始状态下，将全部第一电容元件与所述第二电压连接，且将全部第二电容元件与所述第一电压连接，
在下一比特的逐次比较中提高所述电容数模转换器的输出电压的情况下，使第一指针沿着所述多个第一电容元件的排列方向虚拟地移动，决定从所述第二电压向所述第一电压切换连接的第一电容元件，
在下一比特的逐次比较中降低所述电容数模转换器的输出电压的情况下，使第二指针沿着所述多个第二电容元件的排列方向虚拟地移动，决定从所述第一电压向所述第二电压切换连接的第二电容元件，
在最低位比特的逐次比较结束时，在维持了所述第一指针、第二指针的位置的状态下，将全部第一电容元件与所述第二电压连接，且将全部第二电容元件与第一电压连接。
8.如权利要求7所述的模数转换器，
所述逐次比较控制电路根据所述比较器的比较结果决定是否需要提高所述电容数模转换器的输出电压。
9.如权利要求8所述的模数转换器，
所述逐次比较控制电路使所述第一指针与所述第二指针向反方向移动。
CN201610232283.1A 2015-05-27 2016-04-14 模数转换器 Pending CN106209104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015107392 2015-05-27
JP2015-107392 2015-05-27

Publications (1)

Publication Number Publication Date
CN106209104A true CN106209104A (zh) 2016-12-07

Family

ID=57399266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610232283.1A Pending CN106209104A (zh) 2015-05-27 2016-04-14 模数转换器

Country Status (2)

Country Link
US (1) US9654135B2 (zh)
CN (1) CN106209104A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213263A (zh) * 2018-09-04 2019-01-15 合肥宽芯电子技术有限公司 一种改善失配影响的电流源
CN109495110A (zh) * 2017-09-11 2019-03-19 德克萨斯仪器股份有限公司 用于模数转换器的低噪声和低失真测试方法和***
CN111682878A (zh) * 2020-06-11 2020-09-18 西安电子科技大学 一种零极点优化的无源噪声整形逐次逼近模数转换器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150256151A1 (en) * 2014-03-06 2015-09-10 Texas Instruments Incorporated Method and apparatus to reduce noise in ct data acquisition systems
US10340932B2 (en) * 2016-04-29 2019-07-02 Analog Devices, Inc. Techniques for power efficient oversampling successive approximation register
JP6949368B2 (ja) * 2016-12-05 2021-10-13 株式会社テックイデア Ａ／ｄ変換器およびこれを用いたセンサ装置
US9998131B1 (en) * 2016-12-14 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid analog-to-digital converter
US10284213B2 (en) * 2017-04-21 2019-05-07 Analog Devices, Inc. Analog-to-digital converter reusing comparator for residue amplifier for noise shaping
CN110663188B (zh) 2017-06-21 2023-04-04 德州仪器公司 分段式数/模转换器
US10218376B1 (en) * 2017-11-08 2019-02-26 Xilinx, Inc. Capacitive digital-to-analog converter
WO2019119349A1 (en) 2017-12-21 2019-06-27 Texas Instruments Incorporated Interpolation digital-to-analog converter (dac)
US10547322B2 (en) * 2018-01-02 2020-01-28 Samsung Electronics Co., Ltd. Analog-digital converter having multiple feedback, and communication device including the analog-digital converter
US10996634B2 (en) * 2018-01-05 2021-05-04 Samsung Electronics Co., Ltd. System and method for fast-converging digital-to-time converter (DTC) gain calibration for DTC-based analog fractional-N phase lock loop (PLL)
US10574249B2 (en) * 2018-05-02 2020-02-25 Apple Inc. Capacitor structure with correlated error mitigation and improved systematic mismatch in technologies with multiple patterning
US10498352B1 (en) * 2018-06-27 2019-12-03 Silicon Laboratories Inc. Capacitative digital-to-analog converter with reduced data-dependent loading of voltage reference
US10840932B2 (en) * 2018-10-12 2020-11-17 Mediatek Inc. Analog-to-digital converter
CN110190849B (zh) * 2019-04-16 2020-10-20 西安电子科技大学 一种逐次逼近型模数转换器
TWI707547B (zh) * 2019-09-27 2020-10-11 瑞昱半導體股份有限公司 類比數位轉換器裝置與具雜訊整形的數位斜率式類比數位轉換器電路系統
US10848171B1 (en) * 2020-01-16 2020-11-24 Xilinx, Inc. Hybrid multiplying capacitive digital-to-analog converter (MC-DAC) based loop regulation
CN111262586B (zh) * 2020-03-24 2022-03-29 电子科技大学 一种二阶噪声整形逐次逼近模数转换器
CN111900988B (zh) * 2020-07-28 2023-05-09 电子科技大学 一种复合式三阶噪声整形逐次逼近型模数转换器
US11387837B1 (en) * 2020-12-30 2022-07-12 Texas Instruments Incorporated Successive approximation register analog to digital converter
TWI763228B (zh) * 2020-12-31 2022-05-01 瑞昱半導體股份有限公司 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6970118B2 (en) * 2002-08-14 2005-11-29 National Instruments Corporation High-speed high-resolution ADC for precision measurements
US7375666B2 (en) * 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
TWI517596B (zh) * 2013-07-18 2016-01-11 瑞昱半導體股份有限公司 前饋式三角積分調變器
EP2863192B1 (en) * 2013-10-15 2018-12-05 ams AG Optical sensor arrangement and method for light sensing
KR102224924B1 (ko) * 2014-11-24 2021-03-08 삼성전자주식회사 차동 출력을 갖는 델타-시그마 모듈레이터

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109495110A (zh) * 2017-09-11 2019-03-19 德克萨斯仪器股份有限公司 用于模数转换器的低噪声和低失真测试方法和***
CN109495110B (zh) * 2017-09-11 2023-11-24 德克萨斯仪器股份有限公司 用于模数转换器的低噪声和低失真测试方法和***
CN109213263A (zh) * 2018-09-04 2019-01-15 合肥宽芯电子技术有限公司 一种改善失配影响的电流源
CN111682878A (zh) * 2020-06-11 2020-09-18 西安电子科技大学 一种零极点优化的无源噪声整形逐次逼近模数转换器

Also Published As

Publication number Publication date
US20160352351A1 (en) 2016-12-01
US9654135B2 (en) 2017-05-16

Similar Documents

Publication Publication Date Title
CN106209104A (zh) 模数转换器
US11184017B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
CN107395206B (zh) 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构
JP6767715B2 (ja) Ａｄ変換器
US8947285B2 (en) ADC with noise-shaping SAR
US7961029B1 (en) Configurable switched capacitor block
CN111327323B (zh) 无源噪声整形过采样逐次逼近模数转换器及控制方法
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US20080074303A1 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
CN110324042B (zh) 模拟数字转换器与方法
CN108809310B (zh) 无源基于时间交织SAR ADC的带通Delta-Sigma调制器
KR20060052937A (ko) 공간 효율적 저전력 주기적 ａ／ｄ 변환기
CN106921391B (zh) ***级误差校正sar模拟数字转换器
CN112564709B (zh) 一种基于误差反馈式的噪声整形逐次逼近模数转换器
CN110190854B (zh) 一种面向两步式sar adc共用一组参考电压的实现电路及方法
CN112865798A (zh) 噪声整形逐次逼近模数转换器及噪声整形方法
CN114172512A (zh) 多通道过采样噪声整形逐次渐进型模数转换器及转换方法
CN115801003B (zh) 一种多步模数转换器及其实现方法
CN109660259B (zh) 恒定输出共模电压的逐次逼近型模数转换器及其开关方法
CN113258931A (zh) Sar adc电路
CN111697968A (zh) 信号处理***及方法
CN117938156B (zh) 一种应用于ns sar adc的二阶噪声整形电路
TWI587639B (zh) 前饋式三角積分類比轉數位調變器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207