TWI517596B - 前饋式三角積分調變器 - Google Patents
前饋式三角積分調變器 Download PDFInfo
- Publication number
- TWI517596B TWI517596B TW102125774A TW102125774A TWI517596B TW I517596 B TWI517596 B TW I517596B TW 102125774 A TW102125774 A TW 102125774A TW 102125774 A TW102125774 A TW 102125774A TW I517596 B TWI517596 B TW I517596B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- sampling
- capacitor
- common mode
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
- H03M3/44—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable
- H03M3/446—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with provisions for rendering the modulator inherently stable by a particular choice of poles or zeroes in the z-plane, e.g. by positioning zeroes outside the unit circle, i.e. causing the modulator to operate in a chaotic regime
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
- H03M3/426—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one the quantiser being a successive approximation type analogue/digital converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本發明是有關於一種前饋式三角積分調變器,尤指一種在電荷領域(charge domain)中實現加法器功能的前饋式三角積分調變器。
當前饋型三角積分調變器是在電壓領域(voltage domain)實現加法器時,前饋型三角積分調變器會因為使用額外的運算放大器,而增加了功耗。另外,因為運算放大器有限的頻寬會造成多餘的迴路延遲時間(excess loop delay,ELD),所以降低了三角積分調變器的性能。
當前饋型三角積分調變器是在電流領域(current domain)實現加法器時,因為轉導單元需要足夠線性(linear)才不會降低三角積分轉換器的線性度,所以增加了三角積分調變器的晶片面積、功耗和複雜度。
當前饋型三角積分調變器利用前饋電容和最後一級積分器的積分電容比例實現前饋係數時,因為在低雜訊要求下積分電容通常很大,所以前饋電容也跟著變大,導致前饋型三角積分調變器耗用較大的晶片面積。另外,前饋電容會增加前饋型三角積分調變器的運算放大器的耗電。
另一種前饋式三角積分調變器是利用一個多輸入的比較器,將各前饋路徑直接輸入比較器,其中前饋式三角積分調變器的輸入電晶體的大小比例是用以實現前饋係數。但具有多輸入的比較器的前饋式三角積分調變器
的缺點在於每一前饋係數對相對應的積分器輸出端的共模電壓敏感,所以當前饋式三角積分調變器的積分器的共模輸出電壓不一致時,前饋式三角積分調變器的前饋係數會有很大的偏移。
另外,因為量化器和類比數位轉換器的延遲時間(delay time)會造成三角積分調變器的效能下降,甚至使三角積分調變器的迴路不穩定,所以現有技術是在量化器輸入和三角積分調變器的輸出端之間加上一個額外的數位類比轉換器作補償。但額外的數位類比轉換器會增加三角積分調變器的晶片面積和耗電。
因此,對於使用者而言,現有技術所提供的前饋型三角積分調變器都不是很好的選擇。
有鑒於上述現有技術的問題,本發明提供一種前饋式三角積分調變器。該前饋式三角積分調變器是在電荷領域(charge domain)實現前饋式三角積分調變器所需的加法器功能以解決上述現有技術的問題。
本發明的一實施例提供一種前饋式三角積分調變器。該前饋式三角積分調變器包含一連續漸進式類比數位轉換器、一數位類比轉換器、N個積分器、一第一加法器、一第二加法器及一最佳零點產生單元。該連續漸進式類比數位轉換器包括N+1個輸入端,及一輸出端,用以輸出一數位信號,其中該N+1個輸入端中的一輸入端是用以接收一類比輸入信號,且N是一正整數;該數位類比轉換器是耦接於該連續漸進式類比數位轉換器的輸出端,用以接收該數位信號,並據以產生一類比回授信號;該N個積分器中的每一積分器的輸出端是耦接該N+1個輸入端中的一相對應的輸入端;該第一加法器是耦接於該數位類比轉換器,用以加總該類比輸入信號和該類比回授信號
至該N個積分器中的一第一積分器;該第二加法器是耦接於該N個積分器中的一第K積分器之輸入端,其中該第K積分器之輸出端耦接於該N個積分器的一第K+1積分器之輸入端,且K為小於N之正整數;該最佳零點產生單元是耦接該第二加法器與該第K+1積分器的輸出端之間。
相較於現有技術,本發明具有下列優點:第一、本發明是在電荷領域實現前饋式三角積分調變器所需的加法器功能,所以本發明不需要額外的運算放大器及轉導放大器,導致本發明具有較小的晶片面積、較低的功耗和較低的複雜度;第二、該前饋式三角積分調變器的採樣電容的電容值僅和一參考電容的電容值有關(亦即該前饋式三角積分調變器的採樣電容的電容值僅和該參考電容的電容值成比例)而和該前饋式三角積分調變器的積分器內的積分電容無關,所以該前饋式三角積分調變器的採樣電容的電容值可以很小,導致該前饋式三角積分調變器的積分器中運算放大器的耗電降低;第三、該前饋式三角積分調變器對每一積分器的輸出共模電壓、每一積分器的輸出電壓和一類比輸入訊號的振幅不敏感,所以前饋式三角積分調變器的適合高速、高解析度和低耗電的應用。
100‧‧‧前饋式三角積分調變器
102‧‧‧連續漸進式類比數位轉換器
104‧‧‧數位類比轉換器
108‧‧‧第一加法器
110‧‧‧第二加法器
112‧‧‧最佳零點產生單元
1028‧‧‧參考電壓產生單元
1030‧‧‧參考電壓切換單元
1032‧‧‧比較器
1034‧‧‧共模開關
1036‧‧‧連續漸進式邏輯控制單元
1061-1063‧‧‧積分器
10221-10224‧‧‧開關單元
AIS‧‧‧類比輸入信號
AFS‧‧‧類比回授信號
Cr‧‧‧參考電容
CT‧‧‧共模端
CS‧‧‧比較信號
CK‧‧‧時脈
DS‧‧‧數位信號
f1C-f4C‧‧‧採樣電容
SS‧‧‧頻閃信號
V2-V4‧‧‧輸出電壓
Φs‧‧‧採樣信號
Φsa‧‧‧共模開關信號
ΦL1、ΦL2、ΦL3、ΦL4、ΦL5‧‧‧控制信號
Φh‧‧‧維持信號
第1圖是說明一種前饋式三角積分調變器的示意圖。
第2圖是本發明的一實施例說明連續漸進式類比數位轉換器的示意圖。
第3圖是說明連續漸進式類比數位轉換器102的操作時序示意圖。
請參照第1圖,第1圖是說明一種前饋式三角積分調變器(feedforward delta-sigma modulator)100的示意圖。如第1圖所示,前饋式三角積分調變器100包含一連續漸進式類比數位轉換器(successive approximation
Analog-to-Digital Converter)102、一數位類比轉換器104、3個積分器1061-1063、一第一加法器108、一第二加法器110及一最佳零點產生單元112。但本發明並不受限於前饋式三角積分調變器100包含3個積分器1061-1063。連續漸進式類比數位轉換器102包括4個輸入端,及一輸出端,用以輸出一數位信號DS,其中連續漸進式類比數位轉換器102的4個輸入端中的一輸入端是用以接收一類比輸入信號AIS。數位類比轉換器104是耦接於連續漸進式類比數位轉換器102的輸出端,用以接收數位信號DS,並據以產生一類比回授信號AFS。3個積分器1061-1063中的每一積分器的輸出端是耦接連續漸進式類比數位轉換器102的4個輸入端中的一相對應的輸入端以及一下一積分器的輸入端。例如,積分器1061的輸出端是耦接連續漸進式類比數位轉換器102的4個輸入端中的一相對應的輸入端以及積分器1062的輸入端。第一加法器108是耦接於數位類比轉換器104和積分器1061,用以加總類比輸入信號AIS和類比回授信號AFS至積分器1061。第二加法器110是耦接於和積分器1061與和積分器1062之間。但本發明並不受限於第二加法器110是耦接於積分器1061與和積分器1062之間,亦即第二加法器110可耦接於3個積分器1061-1063中的任二積分器之間。最佳零點產生單元112是耦接第二加法器110與積分器1063的輸出端之間,用以產生零點以抑制前饋式三角積分調變器100的雜訊。但本發明並不受限於最佳零點產生單元112是耦接第二加法器110與積分器1063的輸出端之間,亦即最佳零點產生單元112可耦接於任二相鄰積分器的一積分器的輸入端與另一積分器的輸出端之間。
請參照第2圖,第2圖是本發明的一實施例說明連續漸進式類比數位轉換器102的示意圖。如第2圖所示,連續漸進式類比數位轉換器102包含4個開關單元10221-10224、4個採樣電容f1C-f4C、一參考電容Cr、一參考電壓產生單元1028、一參考電壓切換單元1030、一比較器1032、一共模開關1034及一連續漸進式邏輯控制單元1036。4個開關單元10221-10224
的一第一開關單元10221是耦接於第一加法器108的輸入端與4個採樣電容f1C-f4C的第一採樣電容10241,4個開關單元10221-10224的其餘開關單元中的每一開關單元是耦接於3個積分器1061-1063中的每一積分器的輸出端與4個採樣電容f1C-f4C的一相對應的採樣電容之間,且4個採樣電容f1C-f4C的電容值互相成比例。例如,開關單元10222是耦接於積分器1061的輸出端與一相對應的採樣電容10242之間。參考電壓產生單元1028是用以產生複數個參考電壓。參考電壓切換單元1030包括複數個開關,且參考電壓切換單元1030是耦接於參考電壓產生單元1028、參考電容Cr和一共模端CT,其中複數個開關是用以決定參考電容Cr的第一端接收共模端CT的共模電壓或複數個參考電壓中的一參考電壓。比較器1032包括一第一輸入端,耦接於4個採樣電容f1C-f4C和參考電容Cr,一第二輸入端,耦接於共模端CT,一第三輸入端,用以接收一頻閃信號SS,及一輸出端,用以輸出一比較信號CS。共模開關1034包括一第一端,耦接於4個採樣電容f1C-f4C和參考電容Cr,及一第二端,耦接於共模端CT;連續漸進式邏輯控制單元1036包括一第一輸入端,用以接收一時脈CK,一第二輸入端,用以接收比較信號CS,一第一輸出端,用以輸出頻閃信號SS,一第二輸出端,用以輸出一控制信號,及一第三輸出端,用以輸出數位信號DS。
請參照第3圖,第3圖是說明連續漸進式類比數位轉換器102的操作時序示意圖。前饋式三角積分調變器100是利用電荷守恆原理,通過電荷重新分佈(charge-redistribution)以達成電荷領域(charge domain)加法。另外,前饋式三角積分調變器100是利用採樣電容f1C-f4C和參考電容Cr的電容值的比例實現前饋係數f1-f4。
在一採樣信號Φs期間,共模開關1034接收一共模開關信號Φsa,所以共模開關1034開啟,導致採樣電容f1C-f4C的第二端與參考電容Cr的
第二端接收共模端CT的共模電壓。亦即採樣電容f1C-f4C的第二端與參考電容Cr的第二端被重置。當4個開關單元10221-10224接收採樣信號Φs時(如第3圖所示的採樣區間),採樣電容f1C-f4C的第一端分別對類比輸入信號AIS和3個積分器1061-1063的輸出端的輸出電壓V2-V4採樣。在採樣信號Φs期間,連續漸進式邏輯控制單元1036根據前饋式三角積分調變器100上一次所輸出的數位信號,產生一控制信號ΦL1至參考電壓切換單元1030。因此,參考電壓切換單元1030即可根據控制信號ΦL1,切換參考電容Cr的第一端接收參考電壓產生單元1028所產生的複數個參考電壓中的一相對應的參考電壓。如此,前饋式三角積分調變器100便可完成延遲補償(Excess Loop Delay Compensation),而不需現有技術所需的額外的數位類比轉換器作延遲補償。
在4個開關單元10221-10224接收一維持信號Φh時(如第3圖所示的維持區間),採樣電容f1C-f4C的第一端接收共模端CT的共模電壓,所以採樣電容f1C-f4C在採樣信號Φs期間所採樣的類比輸入信號AIS和3個積分器1061-1063的輸出端的輸出電壓V2-V4會傳遞至採樣電容f1C-f4C的第二端。此時,連續漸進式邏輯控制單元1036產生一控制信號ΦL2至參考電壓切換單元1030。因此,參考電壓切換單元1030即可根據控制信號ΦL2,切換參考電容Cr的第一端接收共模端CT的共模電壓,所以參考電容Cr在採樣信號Φs期間所接收的相對應的參考電壓亦會傳遞至參考電容Cr的第二端。如此,參考電容Cr的第二端的電荷和採樣電容f1C-f4C的第二端的電荷即可被重新分佈。
在控制信號ΦL2產生後,連續漸進式邏輯控制單元1036根據時脈CK,產生頻閃信號SS驅動比較器1032以及產生控制信號ΦL3、ΦL4、ΦL5...至參考電壓切換單元1030,所以參考電壓切換單元1030即可根據控制
信號ΦL3、ΦL4、ΦL5...,切換參考電容Cr的第一端接收參考電壓產生單元1028所產生的複數個參考電壓中的一相對應的參考電壓。因此,當切換參考電容Cr的第一端每次接收參考電壓產生單元1028所產生的複數個參考電壓中的一相對應的參考電壓時,參考電容Cr的第二端的電荷和採樣電容f1C-f4C的第二端的電荷即可再次被重新分佈以產生一相對應的電壓。此時,比較器1032即可根據相對應的電壓和共模端CT的共模電壓,完成傳統的連續逼近式類比數位轉換的操作。
另外,上述實施例僅利用單端操作說明本發明。亦即本發明並不受限於單端(single-ended)或差動(differential)操作。
綜上所述,相較於現有技術,本發明所提供的前饋式三角積分調變器具有下列優點:第一、本發明是在電荷領域實現前饋式三角積分調變器所需的加法器功能,所以本發明不需要額外的運算放大器及轉導放大器,導致本發明具有較小的晶片面積、較低的功耗和較低的複雜度;第二、前饋式三角積分調變器的採樣電容的電容值僅和參考電容的電容值有關(亦即採樣電容的電容值僅和參考電容的電容值成比例)而和積分器內的積分電容無關,所以採樣電容的電容值可以很小,導致積分器中運算放大器的耗電降低;第三、本發明對每一積分器的輸出共模電壓、每一積分器的輸出電壓和類比輸入訊號的振幅不敏感,所以本發明適合高速、高解析度和低耗電的應用。
1028‧‧‧參考電壓產生單元
1030‧‧‧參考電壓切換單元
1032‧‧‧比較器
1034‧‧‧共模開關
1036‧‧‧連續漸進式邏輯控制單元
10221-10224‧‧‧開關單元
AIS‧‧‧類比輸入信號
Cr‧‧‧參考電容
CT‧‧‧共模端
CS‧‧‧比較信號
CK‧‧‧時脈
DS‧‧‧數位信號
f1C-f4C‧‧‧採樣電容
SS‧‧‧頻閃信號
V2-V4‧‧‧輸出電壓
Φs‧‧‧採樣信號
Φsa‧‧‧共模開關信號
ΦL1、ΦL2、ΦL3、ΦL4、ΦL5‧‧‧控制信號
Φh‧‧‧維持信號
Claims (7)
- 一種前饋式三角積分調變器(feedforward delta-sigma modulator),包含:一連續漸進式類比數位轉換器(successive approximation Analog-to-Digital Converter),包括N+1個輸入端,及一輸出端,用以輸出一數位信號,其中該N+1個輸入端中的一輸入端是用以接收一類比輸入信號,且N是一正整數;一數位類比轉換器,耦接於該連續漸進式類比數位轉換器的輸出端,用以接收該數位信號,並據以產生一類比回授信號;N個積分器,其中每一積分器的輸出端是耦接該N+1個輸入端中的一相對應的輸入端;一第一加法器,耦接於該數位類比轉換器,用以加總該類比輸入信號和該類比回授信號至該N個積分器中的一第一積分器;一第二加法器,耦接於該N個積分器中的一第K積分器之輸入端,其中該第K積分器之輸出端耦接於該N個積分器中的一第K+1積分器之輸入端,且K為小於N之正整數;及一最佳零點產生單元,耦接該第二加法器與該第K+1積分器的輸出端之間。
- 如請求項1所述之前饋式三角積分調變器,其中該連續漸進式類比數位轉換器包含:N+1個開關單元;N+1個採樣電容,其中該N+1個開關單元的一第一開關單元是耦接於該第一加法器的輸入端與該N+1個採樣電容的一第一採樣電容,且該N+1個開關單元的其餘開關單元中的每一開關單元是耦接於該N個積分器中的每一積分器的輸出端與該N+1個採樣電容的一相對應的採樣電容之間; 一參考電容,其中該N+1個採樣電容和該參考電容的電容值互相成比例;一參考電壓產生單元,用以產生複數個參考電壓;一參考電壓切換單元,包括複數個開關,該參考電壓切換單元是耦接於該參考電壓產生單元、該參考電容和一共模端,其中該複數個開關是用以決定該參考電容的第一端接收該共模端的共模電壓或該複數個參考電壓中的一參考電壓;一比較器,包括一第一輸入端,耦接於該N+1個採樣電容和該參考電容,一第二輸入端,耦接於該共模端,一第三輸入端,用以接收一頻閃信號,及一輸出端,用以輸出一比較信號;一共模開關,包括一第一端,耦接於該N+1個採樣電容與該參考電容,及一第二端,耦接於該共模端;及一連續漸進式邏輯控制單元,包括一第一輸入端,用以接收一時脈,一第二輸入端,用以接收該比較信號,一第一輸出端,用以輸出該頻閃信號,一第二輸出端,用以輸出一控制信號,及一第三輸出端,用以輸出該數位信號。
- 如請求項2所述之前饋式三角積分調變器,其中當該第一開關單元接收一採樣信號時,該第一採樣電容的第一端對該類比輸入信號採樣,當該開關單元接收該採樣信號時,該相對應的採樣電容的第一端對該積分器的輸出端的輸出電壓採樣,以及在該採樣信號期間,該連續漸進式邏輯控制單元根據該控制信號,控制該參考電壓切換單元,切換該參考電容接收該複數個參考電壓中的一相對應的參考電壓,其中該相對應的參考電壓是有關於該連續漸進式邏輯控制單元前一次所輸出的數位信號。
- 如請求項2所述之前饋式三角積分調變器,其中當該開關單元接收一維持信號時,該相對應的採樣電容的第一端接收該共模電壓,當該第一開 關單元接收該維持信號時,該第一採樣電容的第一端接收該共模電壓,以及在該維持信號的開始,該連續漸進式邏輯控制單元根據該控制信號,控制該參考電壓切換單元,切換該參考電容的第一端接收該共模電壓。
- 如請求項4所述之前饋式三角積分調變器,其中當該相對應的採樣電容的第一端接收該共模電壓時,該相對應的採樣電容傳遞該積分器的輸出端的輸出電壓至該相對應的採樣電容的第二端,以及當該第一採樣電容的第一端接收該共模電壓時,該第一採樣電容傳遞該類比輸入信號至該第一採樣電容的第二端。
- 如請求項4所述之前饋式三角積分調變器,其中在該維持信號期間以及該參考電容的第一端接收該共模電壓後,該連續漸進式邏輯控制單元根據該控制信號,控制該參考電壓切換單元,使該參考電容接收該複數個參考電壓中的一相對應的參考電壓。
- 如請求項2所述之前饋式三角積分調變器,其中在一採樣信號期間,該共模開關開啟(ON),且該N+1個採樣電容的第二端與該參考電容的第二端耦接該共模端。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102125774A TWI517596B (zh) | 2013-07-18 | 2013-07-18 | 前饋式三角積分調變器 |
US14/332,396 US9035814B2 (en) | 2013-07-18 | 2014-07-16 | Feedforward delta-sigma modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102125774A TWI517596B (zh) | 2013-07-18 | 2013-07-18 | 前饋式三角積分調變器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201505381A TW201505381A (zh) | 2015-02-01 |
TWI517596B true TWI517596B (zh) | 2016-01-11 |
Family
ID=52343155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW102125774A TWI517596B (zh) | 2013-07-18 | 2013-07-18 | 前饋式三角積分調變器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9035814B2 (zh) |
TW (1) | TWI517596B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106209104A (zh) * | 2015-05-27 | 2016-12-07 | 松下知识产权经营株式会社 | 模数转换器 |
US9564916B2 (en) * | 2015-06-03 | 2017-02-07 | Analog Devices, Inc. | Suppressing signal transfer function peaking in a feedforward delta sigma converter |
US10340932B2 (en) * | 2016-04-29 | 2019-07-02 | Analog Devices, Inc. | Techniques for power efficient oversampling successive approximation register |
CN107192851B (zh) * | 2017-07-17 | 2023-05-26 | 四川知微传感技术有限公司 | 一种电荷调制器加速度计电容检测*** |
TWI645684B (zh) * | 2017-12-29 | 2018-12-21 | 瑞昱半導體股份有限公司 | 三角積分調變器 |
CN109995367B (zh) | 2017-12-29 | 2022-12-06 | 瑞昱半导体股份有限公司 | 数模转换器装置 |
US10484004B2 (en) * | 2018-03-15 | 2019-11-19 | Mediatek Inc. | Delta-sigma modulator |
JP7124653B2 (ja) * | 2018-11-13 | 2022-08-24 | 株式会社デンソー | Δς変調器、δς変調型a/d変換器およびインクリメンタルδς変調型a/d変換器 |
TWI835572B (zh) * | 2023-02-23 | 2024-03-11 | 瑞昱半導體股份有限公司 | 縮放式類比數位轉換電路及其類比數位轉換方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI90296C (fi) * | 1992-01-28 | 1994-01-10 | Tapani Ritoniemi | Menetelmä sigma-delta-modulaattorien kytkemiseksi kaskadiin ja sigma-delta-modulaattorijärjestelmä |
US6396428B1 (en) * | 2001-06-04 | 2002-05-28 | Raytheon Company | Continuous time bandpass delta sigma modulator ADC architecture with feedforward signal compensation |
TW513861B (en) * | 2001-12-27 | 2002-12-11 | Ind Tech Res Inst | Improved third order sigma-delta modulator |
US6788232B1 (en) * | 2003-01-14 | 2004-09-07 | Berkana Wireless, Inc. | Sigma delta modulator |
CN101322315B (zh) * | 2005-12-05 | 2012-03-28 | Nxp股份有限公司 | 具有最优内置滤波功能的前馈∑-△模/数转换器 |
US8120518B2 (en) * | 2010-06-14 | 2012-02-21 | Koren Advanced Institute of Science and Technology | Digital feedforward sigma-delta modulator in analog-to-digital converter and modulation method thereof |
-
2013
- 2013-07-18 TW TW102125774A patent/TWI517596B/zh active
-
2014
- 2014-07-16 US US14/332,396 patent/US9035814B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9035814B2 (en) | 2015-05-19 |
US20150022387A1 (en) | 2015-01-22 |
TW201505381A (zh) | 2015-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI517596B (zh) | 前饋式三角積分調變器 | |
JP5754550B2 (ja) | Δς変調器及びδς型a/d変換器 | |
US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
US10158369B2 (en) | A/D converter | |
US8223053B2 (en) | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator | |
US8339299B2 (en) | 2-phase gain calibration and scaling scheme for switched capacitor sigma-delta modulator using a chopper voltage reference | |
Lee et al. | A low-power incremental delta–sigma ADC for CMOS image sensors | |
TWI459723B (zh) | 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器 | |
US9467163B1 (en) | Power reduction in delta sigma modulator | |
US9948318B1 (en) | Delta-sigma modulator and method for enhancing stability of delta-sigma modulator | |
JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ | |
Kuo et al. | A Low-Voltage Fourth-Order Cascade Delta–Sigma Modulator in 0.18-$\mu\hbox {m} $ CMOS | |
KR20110027221A (ko) | 스위치드 커패시터 회로 | |
CN106656183B (zh) | 流水线模数转换器输入共模误差前馈补偿电路 | |
US10581453B1 (en) | Precision current-to-digital converter | |
CN111555727B (zh) | 一种高增益低噪声的开关电容可调增益放大器 | |
CN104348489B (zh) | 前馈式三角积分调制器 | |
CN111030698A (zh) | 具有离散增益之电压时间转换器 | |
Brewer et al. | A 100dB SNR 2.5 MS/s output data rate/spl Delta//spl Sigma/ADC | |
TW201924230A (zh) | Δς 調變器 | |
CN106788439B (zh) | 积分型模数转换器转移特性的调节***及方法 | |
US9825646B1 (en) | Integrator and A/D converter using the same | |
US9866237B1 (en) | Low power switched capacitor integrator, analog-to-digital converter and switched capacitor amplifier | |
Wang et al. | A 0.022 mm 2 98.5 dB SNDR hybrid audio delta-sigma modulator with digital ELD compensation in 28nm CMOS | |
Liao et al. | A 1 V 175 μW 94.6 dB SNDR 25 kHz bandwidth delta-sigma modulator using segmented integration techniques |