CN117938156B - 一种应用于ns sar adc的二阶噪声整形电路 - Google Patents

Abstract

本发明公开了一种应用于NS SAR ADC的二阶噪声整形电路，属于整形电路技术领域，解决现有噪声整形结构存在噪声多、功耗高的技术问题，本发明包括第一CDAC模块、第二CDAC模块，还包括二阶噪声整形模块、比较器模块；二阶噪声整形模块包括余差采样单元、第一级积分单元、第二级积分单元，第二级积分单元包括第一子单元、第二子单元。第一CDAC模块接入第一输入电压Vip，第二CDAC模块接入第二输入电压Vin，CDAC模块的处理结果分别经过余差采样单元采集、经过第一级积分单元进行一次积分，经过第一子单元、第二子单元进行二次积分后输入比较器模块处理后输出结果。本发明保证了不同PVT条件下噪声整形能力的稳定，又不引入太多额外噪声和功耗。

Description

一种应用于NS SAR ADC的二阶噪声整形电路

技术领域

本发明涉及整形电路技术领域，更具体地说，它涉及一种应用于NS SAR ADC的二阶噪声整形电路。

背景技术

当前ADC（模拟数字转换器即A/D转换器）的设计中，速度、精度、功耗三者的权衡问题备受关注。为了满足未来应用场景对更高精度、更低功耗的ADC的需求，结合不同架构优点的混合架构ADC成为研究热点。NS SAR ADC（即噪声整形(Noise Shaping,NS)SAR ADC）是一种结合SAR ADC（Successive Approximation Register，即逐次逼近寄存器型ADC）与sigma-delta ADC优点的混合架构ADC。SAR ADC是一种具有高能效比的架构，但是随着精度的提高，CDAC（电荷重分配型数模转换器）阵列的电容数量呈指数级增长，比较器噪声也会对性能产生极大影响，因此只适用于中精度领域。Sigma-delta ADC这种架构在高精度领域被广泛应用，因为其可以使用低分辨率的量化器和DAC实现高分辨率的***，但是由于***中的高性能积分器的功耗较大，这种架构在功耗方面并无优势。NS SAR ADC具有SAR ADC低功耗的优点，又结合了sigma-delta ADC中的过采样和噪声整形技术，具备高精度的优点，成为实现高精度、低功耗ADC的一种不错选择。

现在的NS SAR ADC有两种主要的噪声整形结构，一种是级联积分前馈（CIFF）结构，一种是误差反馈（EF）结构。

CIFF结构可以由开关和电容构成的无源积分器进行积分，其噪声整形能力主要由电容大小的比值确定，但是无源积分会带来衰减问题，传统方法通常采用多输入对比较器来实现积分电压补偿以及积分电压与输入电压求和。随着噪声整形阶数的提高，比较器的输入对也变多，并且越多次的积分，衰减越严重，比较器输入对管的大小比例也随之增大，这时由多输入对管引入的比较器噪声将会***性能产生影响。

EF结构通常先对余差电压进行放大，然后再通过电荷共享的方式实现输入信号与余差电压的求和，其噪声整形能力与余差电压放大倍数以及参与电荷共享的电容与CDAC总电容的大小比值有关。为了减小功耗，通常使用开环动态放大器实现余差电压放大。但是开环动态放大器对余差电压的放大倍数在不同PVT(Process、Voltage、Temperature，中文翻译分别对应为制程、电压、温度)条件下是不稳定的，也就是噪声整形能力不稳定，通常可以使用一些增益校准技术来解决这一问题。噪声整形阶数的提高，就需要更高增益，更低噪声的余差电压放大器，再加上增益校准技术，***的功耗将会进一步提高。

发明内容

本发明要解决的技术问题是针对现有技术的上述不足，本发明的目的是提供一种低噪声、低功耗的应用于NS SAR ADC的二阶噪声整形电路。

本发明的技术方案是：一种应用于NS SAR ADC的二阶噪声整形电路，包括第一CDAC模块、第二CDAC模块，还包括二阶噪声整形模块、比较器模块；所述二阶噪声整形模块包括余差采样单元、第一级积分单元、第二级积分单元，所述第二级积分单元包括第一子单元、第二子单元；

所述第一CDAC模块的输入端通过采样开关接入第一输入电压，所述第一CDAC模块的输出端分别连接所述余差采样单元的第一输入端、第一级积分单元的第一输入端；

所述第二CDAC模块的输入端通过采样开关接入第二输入电压，所述第二CDAC模块的输出端分别连接所述余差采样单元的第二输入端、第一级积分单元的第二输入端；

所述余差采样单元的第一输出端分别连接所述第一级积分单元的第三输入端、第一子单元的第一输入端、第二子单元的第一输入端；所述余差采样单元的第二输出端分别连接所述第一级积分单元的第四输入端、第一子单元的第二输入端、第二子单元的第二输入端；

所述第一级积分单元的第一输出端连接所述第一子单元的第三输入端，所述第一级积分单元的第二输出端连接所述第二子单元的第三输入端；

所述第一子单元的输出端连接所述比较器模块的同相输入端，所述第二子单元的输出端连接所述比较器模块的反相输入端，所述比较器模块的控制端通过比较控制开关接入控制信号。

作为进一步地改进，所述余差采样单元包括第一采样电容、第二采样电容，所述第一采样电容的上极板、第二采样电容的上极板分别串接一个余差采样开关后作为余差采样单元的第一输入端，所述第一采样电容的下极板、第二采样电容的下极板分别串接一个余差采样开关后作为余差采样单元的第二输入端，所述第一采样电容的上极板、下极板分别串接一个复位开关后接地，所述第二采样电容的上极板、下极板分别串接一个复位开关后接地，所述第一采样电容的上极板通过余差控制开关连接所述第二采样电容的下极板，所述第一采样电容的下极板作为余差采样单元的第一输出端，所述第二采样电容的上极板作为余差采样单元的第二输出端。

进一步地，所述第一级积分单元包括第一积分电容、第二积分电容、第三积分电容、第四积分电容，所述第一积分电容的上极板、第二积分电容的上极板、第三积分电容的上极板、第四积分电容的上极板分别串接一个第一级积分开关后作为第一级积分单元的第四输入端，所述第一积分电容的下极板、第二积分电容的下极板、第三积分电容的下极板、第四积分电容的下极板分别串接一个第一级积分开关后作为第一级积分单元的第三输入端，所述第一积分电容的上极板通过一个增益开关连接第二积分电容的下极板，所述第一积分电容的下极板串接一个增益开关作为第一级积分单元的第一输入端，所述第二积分电容的上极板串接一个增益开关作为第一级积分单元的第一输出端，所述第三积分电容的下极板通过一个增益开关连接第四积分电容的上极板，所述第三积分电容的上极板串接一个增益开关作为第一级积分单元的第二输入端，所述第四积分电容的下极板串接一个增益开关作为第一级积分单元的第二输出端。

进一步地，所述第一子单元包括M个第一积分支路，所述第一积分支路包括第五积分电容，所述第五积分电容的上极板串接一个第二级积分开关后作为第一子单元的第二输入端，所述第五积分电容的下极板串接一个第二级积分开关后作为第一子单元的第一输入端，第i个第一积分支路的第五积分电容的上极板通过一个增益开关连接第i+1个第一积分支路的第五积分电容的下极板，第1个第一积分支路的第五积分电容的下极板串接一个增益开关后作为第一子单元的第三输入端，第M个第一积分支路的第五积分电容的上极板串接一个增益开关后作为第一子单元的输出端。

进一步地，所述第二子单元包括N个第二积分支路，所述第二积分支路包括第六积分电容，所述第六积分电容的上极板串接一个第二级积分开关后作为第二子单元的第二输入端，所述第六积分电容的下极板串接一个第二级积分开关后作为第二子单元的第一输入端，第j个第二积分支路的第六积分电容的下极板通过一个增益开关连接第j+1个第二积分支路的第六积分电容的上极板，第1个第二积分支路的第六积分电容的上极板串接一个增益开关后作为第二子单元的第三输入端，第N个第二积分支路的第六积分电容的下极板串接一个增益开关后作为第二子单元的输出端。

有益效果

本发明与现有技术相比，具有的优点为：

本发明实现了效果良好的二阶噪声整形，与传统的方案相比，本发明的全无源的方案极大减小了***功耗，电容型电荷泵实现无源增益及求和的方案保证了不同PVT条件下都有稳定的噪声整形能力，另外避免了使用多输入比较器带来的额外噪声，在同等***传递函数的情况下，本方案对***的性能提升更具优势。

附图说明

图1为本发明的结构示意图；

图2为本发明的工作时序图；

图3为本发明的信号流程图；

图4为本发明的仿真图。

其中：1-第一CDAC模块、2-第二CDAC模块、3-比较器模块、4-余差采样单元、5-第一级积分单元、6-第一子单元、7-第二子单元、8-第一积分支路、9-第二积分支路。

具体实施方式

下面结合附图中的具体实施例对本发明做进一步的说明。

参阅图1～图4，一种应用于NS SAR ADC的二阶噪声整形电路，包括第一CDAC模块1、第二CDAC模块2，还包括二阶噪声整形模块、比较器模块3；二阶噪声整形模块包括余差采样单元4、第一级积分单元5、第二级积分单元，第二级积分单元包括第一子单元6、第二子单元7。如图1所示，图1中各部分的电路依次通过各个节点连接，如余差采样单元4处的节点11～16连接第一级积分单元5处的节点11～16，第一级积分单元5处的节点21～24连接第一子单元6处的节点21～24，第一子单元6处的节点31～34连接第二子单元7处的节点31～34。

第一CDAC模块1的输入端通过采样开关接入第一输入电压Vip，第一CDAC模块1的输出端分别连接余差采样单元4的第一输入端、第一级积分单元5的第一输入端。

第二CDAC模块2的输入端通过采样开关接入第二输入电压Vin，第二CDAC模块2的输出端分别连接余差采样单元4的第二输入端、第一级积分单元5的第二输入端。

余差采样单元4的第一输出端分别连接第一级积分单元5的第三输入端、第一子单元6的第一输入端、第二子单元7的第一输入端；余差采样单元4的第二输出端分别连接第一级积分单元5的第四输入端、第一子单元6的第二输入端、第二子单元7的第二输入端。

第一级积分单元5的第一输出端连接第一子单元6的第三输入端，第一级积分单元5的第二输出端连接第二子单元7的第三输入端。

第一子单元6的输出端连接比较器模块3的同相输入端，第二子单元7的输出端连接比较器模块3的反相输入端，比较器模块3的控制端通过比较控制开关接入控制信号。

具体的，余差采样单元4包括第一采样电容、第二采样电容/>，第一采样电容的上极板、第二采样电容/>的上极板分别串接一个余差采样开关/>后作为余差采样单元4的第一输入端，第一采样电容/>的下极板、第二采样电容/>的下极板分别串接一个余差采样开关/>后作为余差采样单元4的第二输入端，第一采样电容/>的上极板、下极板分别串接一个复位开关/>后接地，第二采样电容/>的上极板、下极板分别串接一个复位开关/>后接地，第一采样电容/>的上极板通过余差控制开关/>连接第二采样电容/>的下极板，第一采样电容/>的下极板作为余差采样单元4的第一输出端，第二采样电容/>的上极板作为余差采样单元4的第二输出端。

第一级积分单元5包括第一积分电容、第二积分电容/>、第三积分电容、第四积分电容/>，第一积分电容/>的上极板、第二积分电容/>的上极板、第三积分电容/>的上极板、第四积分电容/>的上极板分别串接一个第一级积分开关/>后作为第一级积分单元5的第四输入端，第一积分电容/>的下极板、第二积分电容/>的下极板、第三积分电容/>的下极板、第四积分电容/>的下极板分别串接一个第一级积分开关/>后作为第一级积分单元5的第三输入端，第一积分电容的上极板通过一个增益开关/>连接第二积分电容/>的下极板，第一积分电容/>的下极板串接一个增益开关/>作为第一级积分单元5的第一输入端，第二积分电容/>的上极板串接一个增益开关/>作为第一级积分单元5的第一输出端，第三积分电容/>的下极板通过一个增益开关/>连接第四积分电容/>的上极板，第三积分电容/>的上极板串接一个增益开关/>作为第一级积分单元5的第二输入端，第四积分电容/>的下极板串接一个增益开关/>作为第一级积分单元5的第二输出端。

第一子单元6包括M个第一积分支路8，第一积分支路8包括第五积分电容，第五积分电容/>的上极板串接一个第二级积分开关/>后作为第一子单元6的第二输入端，第五积分电容/>的下极板串接一个第二级积分开关/>后作为第一子单元6的第一输入端，第i个第一积分支路8的第五积分电容/>的上极板通过一个增益开关连接第i+1个第一积分支路8的第五积分电容/>的下极板，1≤i+1≤M，第1个第一积分支路8的第五积分电容/>的下极板串接一个增益开关/>后作为第一子单元6的第三输入端，第M个第一积分支路8的第五积分电容/>的上极板串接一个增益开关后作为第一子单元6的输出端。

第二子单元7包括N个第二积分支路9，第二积分支路9包括第六积分电容，第六积分电容/>的上极板串接一个第二级积分开关/>后作为第二子单元7的第二输入端，第六积分电容/>的下极板串接一个第二级积分开关/>后作为第二子单元7的第一输入端，第j个第二积分支路9的第六积分电容/>的下极板通过一个增益开关连接第j+1个第二积分支路9的第六积分电容/>的上极板，1≤j+1≤N，第1个第二积分支路9的第六积分电容/>的上极板串接一个增益开关/>后作为第二子单元7的第三输入端，第N个第二积分支路9的第六积分电容/>的下极板串接一个增益开关后作为第二子单元7的输出端。

在本实施例中，第一CDAC模块1、第二CDAC模块2相同。第一采样电容、第二采样电容/>相同，电容为/>。选择/>大小为CDAC的电容/>（/>是指CDAC整体电容值）大小的1/4，第一积分电容/>、第二积分电容/>、第三积分电容/>、第四积分电容相同，电容为/>。第五积分电容/>、第六积分电容/>相同，电容为/>，M=N=10。

本电路的工作时序如图2所示，工作流程如下：

第k个周期模数转换完成后，余差采样开关闭合，其余开关断开，第一采样电容/>、第二采样电容/>分别将第一CDAC模块1、第二CDAC模块2相连，通过电容间的电荷共享，实现对余差电压的采样。由电荷守恒得：

；

；

第一CDAC模块1记为P，第二CDAC模块2记为N，两部分的电容完全相同，每一部分电容的电容阵列总电容大小记为，/>是指P侧的余差电压，/>是指N侧的余差电压，/>是指P侧的待积分电压，即Vip，/>是指N侧的待积分电压，即Vin。

两式相减计算每个余差电压采样电容（即、/>）上的电压/>，得到：

是指第k个周期***的余差电压，/>=/>-/>。

然后闭合余差控制开关将第一采样电容/>、第二采样电容/>串联，通过电容型电荷泵将采样得到的余差电压变为原来的两倍，即/>，选择Cs大小为/>大小的1/4，就实现了余差电压的无源无损采样。

然后第一级积分开关闭合，余差控制开关/>闭合，其余开关断开。第一积分电容/>、第二积分电容/>、第三积分电容/>、第四积分电容/>与余差采样电容（即/>、/>）通过电容间的电荷共享，实现对余差电压的第一次无源积分。第一采样电容/>、第二采样电容/>串联后总电容大小变为1/2/>，其两端电压差可以看作/>，由电荷守恒得：

计算第一积分电容、第二积分电容/>、第三积分电容/>、第四积分电容/>上的积分电压/>，得到：

在z域中可以表示为：

以上是经过第一级积分单元5的结果。

第一级积分结束后，第二级积分开关闭合，余差控制开关/>闭合，其余开关断开。第二级的20个积分电容（即10个第五积分电容/>+10个第六积分电容）通过电容间的电荷共享，实现对余差采样电容上电压的无源积分。由电荷守恒得：

由此可以得到第五积分电容、第六积分电容/>上的积分电压/>，即：

在z域中可以表示为：

以上是经过第二级积分单元的结果。

积分结束后，进入第k+1周期的采样阶段，采样开关闭合，复位开关/>闭合，其余开关断开，输入第二电压Vin被采样到CDAC上；采样结束后增益开关/>闭合，复位开关/>闭合，其余开关断开，实现第一级积分电压/>的4倍无源增益，第二级积分电压的20倍无源增益，以及输入电压与积分电压的无源求和，即，在z域中可以表示为，然后就进入逐次逼近的模数转换过程。

传递函数的零点由电容的比值确定，将设置为/>的1/4；将/>设置为/>的1/2，即/>的1/8；将/>设置为/>的1/10，即/>的1/40，就能实现***传递函数为，z^-1在z域中表示有一个周期的延时，Q代表***中的非理想因素，主要是比较器失调、噪声等，信号传递函数/>，噪声传递函数，如图3所示。

使用Simulink建模对此传递函数的噪声整形效果进行验证，结果如图4所示。

以上仅是本发明的优选实施方式，应当指出对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些都不会影响本发明实施的效果和专利的实用性。

Claims (1)

1.一种应用于NS SAR ADC的二阶噪声整形电路，包括第一CDAC模块（1）、第二CDAC模块（2），其特征在于，还包括二阶噪声整形模块、比较器模块（3）；所述二阶噪声整形模块包括余差采样单元（4）、第一级积分单元（5）、第二级积分单元，所述第二级积分单元包括第一子单元（6）、第二子单元（7）；

所述第一CDAC模块（1）的输入端通过采样开关（）接入第一输入电压（Vip），所述第一CDAC模块（1）的输出端分别连接所述余差采样单元（4）的第一输入端、第一级积分单元（5）的第一输入端；

所述第二CDAC模块（2）的输入端通过采样开关（）接入第二输入电压（Vin），所述第二CDAC模块（2）的输出端分别连接所述余差采样单元（4）的第二输入端、第一级积分单元（5）的第二输入端；

所述余差采样单元（4）的第一输出端分别连接所述第一级积分单元（5）的第三输入端、第一子单元（6）的第一输入端、第二子单元（7）的第一输入端；所述余差采样单元（4）的第二输出端分别连接所述第一级积分单元（5）的第四输入端、第一子单元（6）的第二输入端、第二子单元（7）的第二输入端；

所述第一级积分单元（5）的第一输出端连接所述第一子单元（6）的第三输入端，所述第一级积分单元（5）的第二输出端连接所述第二子单元（7）的第三输入端；

所述第一子单元（6）的输出端连接所述比较器模块（3）的同相输入端，所述第二子单元（7）的输出端连接所述比较器模块（3）的反相输入端，所述比较器模块（3）的控制端通过比较控制开关（）接入控制信号；

所述余差采样单元（4）包括第一采样电容（）、第二采样电容（/>），所述第一采样电容（/>）的上极板、第二采样电容（/>）的上极板分别串接一个余差采样开关（/>）后作为余差采样单元（4）的第一输入端，所述第一采样电容（/>）的下极板、第二采样电容（/>）的下极板分别串接一个余差采样开关（/>）后作为余差采样单元（4）的第二输入端，所述第一采样电容（/>）的上极板、下极板分别串接一个复位开关（/>）后接地，所述第二采样电容（/>）的上极板、下极板分别串接一个复位开关（/>）后接地，所述第一采样电容（）的上极板通过余差控制开关（/>）连接所述第二采样电容（/>）的下极板，所述第一采样电容（/>）的下极板作为余差采样单元（4）的第一输出端，所述第二采样电容（/>）的上极板作为余差采样单元（4）的第二输出端；

所述第一级积分单元（5）包括第一积分电容（）、第二积分电容（/>）、第三积分电容（/>）、第四积分电容（/>），所述第一积分电容（/>）的上极板、第二积分电容（/>）的上极板、第三积分电容（/>）的上极板、第四积分电容（/>）的上极板分别串接一个第一级积分开关（/>）后作为第一级积分单元（5）的第四输入端，所述第一积分电容（/>）的下极板、第二积分电容（/>）的下极板、第三积分电容（/>）的下极板、第四积分电容（/>）的下极板分别串接一个第一级积分开关（/>）后作为第一级积分单元（5）的第三输入端，所述第一积分电容（/>）的上极板通过一个增益开关（）连接第二积分电容（/>）的下极板，所述第一积分电容（/>）的下极板串接一个增益开关（/>）作为第一级积分单元（5）的第一输入端，所述第二积分电容（/>）的上极板串接一个增益开关（/>）作为第一级积分单元（5）的第一输出端，所述第三积分电容（/>）的下极板通过一个增益开关（/>）连接第四积分电容（/>）的上极板，所述第三积分电容（/>）的上极板串接一个增益开关（/>）作为第一级积分单元（5）的第二输入端，所述第四积分电容（/>）的下极板串接一个增益开关（/>）作为第一级积分单元（5）的第二输出端；

所述第一子单元（6）包括M个第一积分支路（8），所述第一积分支路（8）包括第五积分电容（），所述第五积分电容（/>）的上极板串接一个第二级积分开关（/>）后作为第一子单元（6）的第二输入端，所述第五积分电容（/>）的下极板串接一个第二级积分开关（/>）后作为第一子单元（6）的第一输入端，第i个第一积分支路（8）的第五积分电容（/>）的上极板通过一个增益开关（/>）连接第i+1个第一积分支路（8）的第五积分电容（/>）的下极板，第1个第一积分支路（8）的第五积分电容（/>）的下极板串接一个增益开关（/>）后作为第一子单元（6）的第三输入端，第M个第一积分支路（8）的第五积分电容（/>）的上极板串接一个增益开关（/>）后作为第一子单元（6）的输出端；

所述第二子单元（7）包括N个第二积分支路（9），所述第二积分支路（9）包括第六积分电容（），所述第六积分电容（/>）的上极板串接一个第二级积分开关（/>）后作为第二子单元（7）的第二输入端，所述第六积分电容（/>）的下极板串接一个第二级积分开关（/>）后作为第二子单元（7）的第一输入端，第j个第二积分支路（9）的第六积分电容（/>）的下极板通过一个增益开关（/>）连接第j+1个第二积分支路（9）的第六积分电容（/>）的上极板，第1个第二积分支路（9）的第六积分电容（/>）的上极板串接一个增益开关（/>）后作为第二子单元（7）的第三输入端，第N个第二积分支路（9）的第六积分电容（/>）的下极板串接一个增益开关（/>）后作为第二子单元（7）的输出端。