CN106129126A - 一种沟槽肖特基二极管及其制备方法 - Google Patents

一种沟槽肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN106129126A
CN106129126A CN201610780472.2A CN201610780472A CN106129126A CN 106129126 A CN106129126 A CN 106129126A CN 201610780472 A CN201610780472 A CN 201610780472A CN 106129126 A CN106129126 A CN 106129126A
Authority
CN
China
Prior art keywords
groove
layer
metal
polysilicon
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610780472.2A
Other languages
English (en)
Inventor
高盼盼
代萌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Greenpower Electronic Co Ltd
Original Assignee
Shanghai Greenpower Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Greenpower Electronic Co Ltd filed Critical Shanghai Greenpower Electronic Co Ltd
Priority to CN201610780472.2A priority Critical patent/CN106129126A/zh
Publication of CN106129126A publication Critical patent/CN106129126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽肖特基二极管，包括沟槽，且所述沟槽的侧壁外侧设有N型注入区，且所述沟槽的底部设有P型注入区。发明给出了一种沟槽肖特基二极管(TMBS)结构及其制造方法。相对于常规TMBS：其提高了耐压、减小了正向压降、提高了开关速度、减小了反向电容。

Description

一种沟槽肖特基二极管及其制备方法
技术领域
本发明涉及半导体领域，更确切地说是一种沟槽肖特基二极管及其制备方法。
背景技术
常规TMBS的结构，在反向偏置时，沟槽处的耗尽层宽度展宽使相邻的沟槽间的耗尽层连接在一起，使得在纵向方向上的耗尽层宽度大大增加，增大TMBS的反向击穿。但该结构在沟槽底部的耗尽层没有横向耗尽层展宽带来的耗尽层宽度增加的效果，所以在沟槽底部存在大电场，常规沟槽TMBS结构的反向击穿通常都发生在这个位置。
传统TMBS的问题，就是在沟槽底部存在电场集中效应，限制器件的反向击穿电压的进一步提升
发明内容
本发明的目的是提供一种沟槽肖特基二极管及其制备方法，其可以解决现有技术中反向击穿电压差的缺点。
本发明采用以下技术方案：
一种沟槽肖特基二极管，包括沟槽，且所述沟槽的侧壁外侧设有N型注入区，且所述沟槽的底部设有P型注入区。
还包括一基片层，且所述基片层的一侧设有一外延层，所述沟槽设于所述外延层内。
所述沟槽包括若干第一沟槽及终端区沟槽，且所述终端区沟槽设于所述外延层的边缘。
所述第一沟槽内生长有栅氧化层及淀设有多晶硅，且多晶硅将第一沟槽淀设满，栅氧化层生长于第一沟槽的侧壁和底部。
所述终端区沟槽的侧壁和底部生长有栅氧化层，所述栅氧化层上淀设有多晶硅栅，且多晶硅栅淀设于所述终端区沟槽的侧壁及底部***上；一氧化物层淀设于多晶硅栅上，且氧化物层淀设于终端区沟槽的侧壁及底部***，且未淀设满所述沟端区沟槽。
所述栅氧化层还淀设于所述边缘部分的外延层上，所述氧化物层淀设于终端区的多晶硅和栅氧化层的上方。
还包括第一金属层，其淀设于外延层、所述第一沟槽上，且终端区的氧化物层上，且第一金属层淀设于所述终端区沟槽的侧壁及底部一半。
还包括一第二金属层，其淀设于所述第一金属层上。
一种沟槽肖特基二极管的制备方法，包括以下步骤:
在基片上生长外延；
在外延层表面淀积一层氧化层，并进行光刻，留出沟槽刻蚀的窗口，留下的氧化层作为沟槽刻蚀的掩蔽层，去除光刻胶；
沟槽刻蚀；
生长牺牲氧化层；
硅片倾斜注入，形成N型注入区；
硅片垂直注入，注入浓度大于倾斜注入，硅片退火，形成P型注入区；
牺牲氧化层及掩蔽层移除；
生长一层合适的氧化层；
多晶硅淀积；
多晶硅刻蚀；
淀积一层氧化层介质，对器件边缘的表面和多晶硅表面形成保护，然后光刻，再接触刻蚀，将外延硅表面和多晶硅表面的氧化层去除；留下终端区被光刻胶保护住的氧化层介质。
肖特基金属淀积，淀积第一金属；
前端金属淀积，淀积第二金属；
金属层光刻，在光刻胶的掩蔽作用下，刻蚀掉终端大沟槽的金属及肖特基金属；
背面金属淀积。
本发明的优点是：发明给出了一种沟槽肖特基二极管(TMBS)结构及其制造方法。相对于常规TMBS：其提高了耐压、减小了正向压降、提高了开关速度、减小了反向电容。
附图说明
下面结合实施例和附图对本发明进行详细说明，其中：
图1是本发明的结构示意图。
图2至图17是本发明的中间体的结构示意图。
具体实施方式
下面结合附图进一步阐述本发明的具体实施方式：
如图1所示，一种沟槽肖特基二极管，包括沟槽，且所述沟槽的侧壁外侧设有N型注入区100，且所述沟槽的底部设有P型注入区110。
本发明还包括一基片层10，且所述基片层10的一侧设有一外延层20，所述沟槽设于所述外延层20内。
本发明所述沟槽包括若干第一沟槽23及终端区沟槽24，且所述终端区沟槽24设于所述外延层20的边缘。
第一沟槽23内生长有栅氧化层30及淀设有多晶硅40，且多晶硅40将第一沟槽23淀设满，栅氧化层30淀设于第一沟槽23的侧壁和底部。所述终端区沟槽24的侧壁和底部生长有栅氧化层30，所述栅氧化层30上淀设有多晶硅栅40，且多晶硅栅40淀设于所述终端区沟槽23的侧壁及底部***上；一氧化物层50淀设于多晶硅栅40上，且氧化物层50淀设于终端区沟槽24的侧壁及底部***，且未淀设满所述沟端区沟槽。所述栅氧化层30还淀设于所述边缘部分的外延层20上，所述氧化物层50淀设于终端区的多晶硅40和栅氧化层30的上方。
本发明还包括第一金属层70，其淀设于外延层20、所述第一沟槽23上，且终端区的氧化物层50上，且第一金属层70淀设于所述终端区沟槽24的侧壁及底部一半。还包括一第二金属层80，其淀设于所述第一金属层70上。
一种沟槽肖特基二极管的制备方法，包括以下步骤:
在基片上生长外延；如图2所示，在合适的N型基片上生长一层符合要求的外延层。
在外延层表面淀积一层氧化层，并进行光刻，留出沟槽刻蚀的窗口，留下的氧化层作为沟槽刻蚀的掩蔽层，去除光刻胶；在外延层表面生长一层氧化层，并进行光刻，留出沟槽刻蚀的窗口，留下的氧化层作为沟槽刻蚀的掩蔽层，去除光刻胶，如图3所示。
沟槽刻蚀；进行沟槽刻蚀，在掩蔽层的掩蔽作用下刻蚀出沟槽，保留掩蔽层作为后面两次注入的阻挡层，如图4所示。
生长牺牲氧化层；根据设计要求，在硅片表面生长一层合适厚度的牺牲氧化层，如图5所示。
硅片倾斜注入，形成N型注入区；对硅片进行倾斜角度注入，注入角度视具体设计而定；注入杂质为N型，在沟槽侧壁形成N+注入区，这会使得沟槽侧壁区域的外延电阻率下降，因而可以降低器件的正向压降VF，提高器件开关速度，如图6所示。
硅片垂直注入，注入浓度大于倾斜注入，硅片退火，形成P型注入区；对硅片表面进行垂直注入；注入杂质为P型，浓度大于倾斜注入浓度具体视设计而定，在沟槽底部形成P型掺杂区，反向时，P型掺杂区使得外延中的耗尽区扩展，降低了该区域的电场强度，抑制了沟槽底部的峰值电场，因而可以提高TMBS耐压；并且反向时，由于耗尽区扩展导致沟槽底部的反向电容减小，降低TMBS反向电容，如图7所示。
牺牲氧化层及掩蔽层移除；牺牲氧化层移除及掩蔽层移除，如图8示。
生长一层合适的氧化层；在硅片表面生长一层氧化层，作为多晶硅与硅片间的隔离，如图9所示。
多晶硅淀积；淀积多晶硅，使得小沟槽被完全填充，如图10所示。
多晶硅刻蚀；多晶硅刻蚀，使得硅片表面多晶硅刻蚀完，如图11所示。
淀积一层氧化层介质，对器件边缘的表面和多晶硅表面形成保护，如图12所示。
介质层光刻；淀积光刻较并进行光刻，接着进行接触刻蚀，将外延硅表面和多晶硅表面的氧化层去除，使其可以与后续工艺的金属层接触；器件边缘的终端沟槽内的氧化层保留，形成本发明所需要的终端环结构，如图13所示。
肖特基金属淀积及退火；肖特基金属淀积及退火，如图14所示。
前段金属淀积，淀积第二金属；前段金属淀积，淀积第二金属，如图15所示。
金属层光刻，在光刻胶的掩蔽作用下，刻蚀掉终端大沟槽的金属及肖特基金属，如图16所示。
TMBS的背面减薄及背面金属淀积，如图17所示。
本发明提供了一种性能改进的TMBS结构和其制造方法。本发明的改进方法是在沟槽的底部和侧壁上分别进行不同掺杂类型的注入，改善TMBS的反向电场，以及降低正向的导通压降。
反向偏置时，传统TMBS结构在沟槽底部存在大电场，本发明在沟槽底部注入P型掺杂区，增强沟槽底部的耗尽，增加沟槽底部的耗尽层宽度，提高TMBS耐压。同时，由于P型杂质注入的散射效应，沟槽的侧壁也会注入P型掺杂，导致侧壁区域的电阻率升高，使TMBS得正向导通压降升高。因此，才用倾斜注入N型杂质到沟槽的侧壁，降低沟槽侧壁的电阻率。本发明通过两次注入来提高器件的性能。一次倾斜注入(注入角度视具体设计而定)，在MOS结构侧壁形成N+注入区；一次为垂直注入，在MOS结构底端形成P注入区，且垂直注入浓度大于倾斜注入。注入的掩蔽层为沟槽刻蚀的掩蔽层，其放在牺牲氧化层移除时一起移除。本发明相对于常规TMBS：其提高了耐压、减小了正向压降、减小了反向电容、提高了开关速度。工艺成本只增加了两次注入工艺，没有增加光刻层次。本发明给出了一种沟槽肖特基二极管(TMBS)结构及其制造方法。相对于常规TMBS：其提高了耐压、减小了正向压降、提高了开关速度、减小了反向电容。
本发明提供了两次注入来实现对TMBS器件的优化。一次为沟槽侧壁的倾斜注入，注入N型杂质，在沟槽侧壁形成N+注入区，由于N+注入区的存在，降低了外延层的电阻率，减小了器件的正向导通压降。一次是向底部的垂直注入，注入浓度和能量都大于前一次的倾斜注入；通过向沟槽底部注入P型杂质，来改善沟槽底部的电场分布；同时，也可以减小反向电容。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种沟槽肖特基二极管，其特征在于，包括沟槽，且所述沟槽的侧壁外侧设有N型注入区，且所述沟槽的底部设有P型注入区。
2.根据权利要求1所述的沟槽肖特基二极管，其特征在于，还包括一基片层，且所述基片层的一侧设有一外延层，所述沟槽设于所述外延层内。
3.根据权利要求1或2所述的沟槽肖特基二极管，其特征在于，所述沟槽包括若干第一沟槽及终端区沟槽，且所述终端区沟槽设于所述外延层的边缘。
4.根据权利要求3所述的沟槽肖特基二极管，其特征在于，所述第一沟槽内生长有栅氧化层及淀设有多晶硅，且多晶硅将第一沟槽淀设满，栅氧化层生长于第一沟槽的侧壁和底部。
5.根据权利要求3所述的沟槽肖特基二极管，其特征在于，所述终端区沟槽的侧壁和底部生长有栅氧化层，所述栅氧化层上淀设有多晶硅栅，且多晶硅栅淀设于所述终端区沟槽的侧壁及底部***上；一氧化物层淀设于多晶硅栅上，且氧化物层淀设于终端区沟槽的侧壁及底部，且未淀设满所述终端区沟槽。
6.根据权利要求5所述的沟槽肖特基二极管，其特征在于，所述氧化层还淀设于所述边缘部分的外延层上，所述氧化物层淀设于终端区的多晶硅和栅氧化层的上方。
7.根据权利要求7所述的沟槽肖特基二极管，其特征在于，还包括第一金属层，其淀设于外延层、所述第一沟槽上，且终端区的氧化物层上，且第一金属层淀设于所述终端区沟槽的侧壁及底部一半。
8.根据权利要求8所述的沟槽肖特基二极管，其特征在于，还包括一第二金属层，其淀设于所述第一金属层上。
9.一种沟槽肖特基二极管的制备方法，其特征在于，包括以下步骤:
在基片上生长外延；
在外延层表面淀积一层氧化层，并进行光刻，留出沟槽刻蚀的窗口，留下的氧化层作为沟槽刻蚀的掩蔽层，去除光刻胶；
沟槽刻蚀；
生长牺牲氧化层；
硅片倾斜注入，形成N型注入区；
硅片垂直注入，注入浓度大于倾斜注入，硅片退火，形成P型注入区；
牺牲氧化层及掩蔽层移除；
生长一层合适的氧化层；
多晶硅淀积；
多晶硅刻蚀；
淀积一层氧化层介质，对器件边缘的表面和多晶硅表面形成保护，然后光刻，再接触刻蚀，将外延硅表面和多晶硅表面的氧化层去除,留下终端区被光刻胶保护住的氧化层介质；
肖特基金属淀积，淀积第一金属；
前端金属淀积，淀积第二金属；
金属层光刻，在光刻胶的掩蔽作用下，刻蚀掉终端大沟槽的金属及肖特基金属；
背面金属淀积。
CN201610780472.2A 2016-08-31 2016-08-31 一种沟槽肖特基二极管及其制备方法 Pending CN106129126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610780472.2A CN106129126A (zh) 2016-08-31 2016-08-31 一种沟槽肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610780472.2A CN106129126A (zh) 2016-08-31 2016-08-31 一种沟槽肖特基二极管及其制备方法

Publications (1)

Publication Number Publication Date
CN106129126A true CN106129126A (zh) 2016-11-16

Family

ID=57273395

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610780472.2A Pending CN106129126A (zh) 2016-08-31 2016-08-31 一种沟槽肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN106129126A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269848A (zh) * 2016-12-31 2018-07-10 朱江 一种沟槽肖特基半导体装置
CN110190135A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种浮结型肖特基二极管及其制备方法
CN113471301A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 一种沟槽肖特基二极管及其制备方法
CN116169025A (zh) * 2023-02-10 2023-05-26 上海维安半导体有限公司 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件

Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581305A2 (en) * 1992-07-30 1994-02-02 Sumitomo Electric Industries, Ltd. Field-effect transistor and method for fabricating the same
JPH1041527A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
TW200520235A (en) * 2003-12-10 2005-06-16 Chip Integration Tech Co Ltd Schottky barrier diode and method of making the same
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
JP2006210392A (ja) * 2005-01-25 2006-08-10 Toyota Motor Corp 半導体装置およびその製造方法
CN101057340A (zh) * 2004-11-08 2007-10-17 罗伯特·博世有限公司 半导体装置及用于其制造的方法
CN101529589A (zh) * 2006-07-28 2009-09-09 万国半导体股份有限公司 具有底部源极的横向式扩散金属氧化物场效应晶体管的结构及其方法
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
CN101771088A (zh) * 2010-01-21 2010-07-07 复旦大学 Pn结和肖特基结混合式二极管及其制备方法
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
US20100264488A1 (en) * 2009-04-15 2010-10-21 Force Mos Technology Co. Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN103180958A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 用于高压应用的具有改善终端结构的沟槽dmos器件
CN103367396A (zh) * 2012-04-01 2013-10-23 朱江 一种超级结肖特基半导体装置及其制备方法
TW201421680A (zh) * 2012-11-26 2014-06-01 Chii-Wen Jiang 具有台面式界面終止延伸結構之半導體裝置及其製造方法
CN103872146A (zh) * 2012-12-18 2014-06-18 株式会社东芝 半导体器件
JP2014207460A (ja) * 2014-05-28 2014-10-30 株式会社日立製作所 半導体装置および電力変換装置
CN104134702A (zh) * 2014-07-22 2014-11-05 苏州硅能半导体科技股份有限公司 增强型沟槽式肖特基二极管整流器件及其制造方法
CN104752521A (zh) * 2013-12-26 2015-07-01 上海华虹宏力半导体制造有限公司 肖特基二极管及工艺方法
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN104900703A (zh) * 2015-05-12 2015-09-09 上海格瑞宝电子有限公司 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN104900719A (zh) * 2015-05-12 2015-09-09 上海格瑞宝电子有限公司 一种沟槽肖特基二极管终端结构及其制备方法
US20150287775A1 (en) * 2012-10-19 2015-10-08 Nissan Motor Co., Ltd. Semiconductor device and method for manufacturing same
KR20150123526A (ko) * 2014-04-25 2015-11-04 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
KR20160066811A (ko) * 2014-12-03 2016-06-13 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
CN105762200A (zh) * 2016-04-28 2016-07-13 上海格瑞宝电子有限公司 一种沟槽肖特基二极管结构及其制备方法
CN106024915A (zh) * 2016-07-25 2016-10-12 电子科技大学 一种超级结肖特基二极管
CN206059399U (zh) * 2016-08-31 2017-03-29 上海格瑞宝电子有限公司 一种沟槽肖特基二极管

Patent Citations (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0581305A2 (en) * 1992-07-30 1994-02-02 Sumitomo Electric Industries, Ltd. Field-effect transistor and method for fabricating the same
JPH1041527A (ja) * 1996-07-23 1998-02-13 Toshiba Corp 半導体装置及びその製造方法
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
TW200520235A (en) * 2003-12-10 2005-06-16 Chip Integration Tech Co Ltd Schottky barrier diode and method of making the same
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
CN101057340A (zh) * 2004-11-08 2007-10-17 罗伯特·博世有限公司 半导体装置及用于其制造的方法
JP2006210392A (ja) * 2005-01-25 2006-08-10 Toyota Motor Corp 半導体装置およびその製造方法
CN101529589A (zh) * 2006-07-28 2009-09-09 万国半导体股份有限公司 具有底部源极的横向式扩散金属氧化物场效应晶体管的结构及其方法
CN101645448A (zh) * 2008-08-06 2010-02-10 飞兆半导体公司 用于在沟槽下形成pn嵌位区的结构和方法
US20100264488A1 (en) * 2009-04-15 2010-10-21 Force Mos Technology Co. Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN101771088A (zh) * 2010-01-21 2010-07-07 复旦大学 Pn结和肖特基结混合式二极管及其制备方法
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
CN103180958A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 用于高压应用的具有改善终端结构的沟槽dmos器件
CN103367396A (zh) * 2012-04-01 2013-10-23 朱江 一种超级结肖特基半导体装置及其制备方法
US20150287775A1 (en) * 2012-10-19 2015-10-08 Nissan Motor Co., Ltd. Semiconductor device and method for manufacturing same
TW201421680A (zh) * 2012-11-26 2014-06-01 Chii-Wen Jiang 具有台面式界面終止延伸結構之半導體裝置及其製造方法
CN103872146A (zh) * 2012-12-18 2014-06-18 株式会社东芝 半导体器件
CN104752521A (zh) * 2013-12-26 2015-07-01 上海华虹宏力半导体制造有限公司 肖特基二极管及工艺方法
KR20150123526A (ko) * 2014-04-25 2015-11-04 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
JP2014207460A (ja) * 2014-05-28 2014-10-30 株式会社日立製作所 半導体装置および電力変換装置
CN104134702A (zh) * 2014-07-22 2014-11-05 苏州硅能半导体科技股份有限公司 增强型沟槽式肖特基二极管整流器件及其制造方法
KR20160066811A (ko) * 2014-12-03 2016-06-13 서강대학교산학협력단 경사 이온 주입을 이용한 실리콘 카바이드 트렌치 모스 장벽 쇼트키 다이오드 및 그의 제조 방법
CN104752523A (zh) * 2015-03-31 2015-07-01 无锡新洁能股份有限公司 利用电荷耦合实现耐压的肖特基二极管及其制备方法
CN104900719A (zh) * 2015-05-12 2015-09-09 上海格瑞宝电子有限公司 一种沟槽肖特基二极管终端结构及其制备方法
CN104900703A (zh) * 2015-05-12 2015-09-09 上海格瑞宝电子有限公司 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN105762200A (zh) * 2016-04-28 2016-07-13 上海格瑞宝电子有限公司 一种沟槽肖特基二极管结构及其制备方法
CN106024915A (zh) * 2016-07-25 2016-10-12 电子科技大学 一种超级结肖特基二极管
CN206059399U (zh) * 2016-08-31 2017-03-29 上海格瑞宝电子有限公司 一种沟槽肖特基二极管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269848A (zh) * 2016-12-31 2018-07-10 朱江 一种沟槽肖特基半导体装置
CN110190135A (zh) * 2019-05-29 2019-08-30 西安电子科技大学芜湖研究院 一种浮结型肖特基二极管及其制备方法
CN113471301A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 一种沟槽肖特基二极管及其制备方法
CN113471301B (zh) * 2020-03-31 2023-10-17 比亚迪半导体股份有限公司 一种沟槽肖特基二极管及其制备方法
CN116169025A (zh) * 2023-02-10 2023-05-26 上海维安半导体有限公司 一种阶梯栅沟槽肖特基势垒二极管器件的制备方法及器件

Similar Documents

Publication Publication Date Title
CN107331616B (zh) 一种沟槽结势垒肖特基二极管及其制作方法
US7671439B2 (en) Junction barrier Schottky (JBS) with floating islands
US7436022B2 (en) Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
JP2013545295A (ja) 改良されたショットキー整流器
US9059147B1 (en) Junction barrier schottky (JBS) with floating islands
CN106129126A (zh) 一种沟槽肖特基二极管及其制备方法
US9929285B2 (en) Super-junction schottky diode
CN109509795B (zh) 一种具有复合沟槽结构的碳化硅肖特基器件及其制造方法
CN103681779A (zh) 一种场效应晶体管结构及其制作方法
CN105789331A (zh) 半导体整流器件及其制作方法
CN113764527B (zh) 一种mosfet器件沟槽终端及制备方法
CN114220870A (zh) 全方位肖特基接触的沟槽型半导体器件及其制造方法
CN106298479B (zh) 一种功率器件的结终端扩展结构及其制造方法
CN206059399U (zh) 一种沟槽肖特基二极管
US20180019348A1 (en) High Speed Schottky Rectifier
CN111799332A (zh) 一种沟槽mosfet器件及制备方法
CN109065637B (zh) 一种沟槽肖特基势垒二极管及其制造方法
CN206742247U (zh) 半导体器件
CN105957884A (zh) 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
TWI484629B (zh) 溝渠式ｍｏｓ整流器及其製造方法
CN107195693A (zh) 半导体器件及制造方法
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
JP2006186040A (ja) 半導体装置及びその製造方法
CN207353256U (zh) 半导体器件
US9978832B1 (en) Wide bandgap semiconductor device with vertical superjunction edge termination for the drift region

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: The 201203 Shanghai Summer Road, Zhangjiang High Tech Park of Pudong New Area No. 560 room 905B

Applicant after: SHANGHAI GERUIBAO ELECTRONIC CO.,LTD.

Address before: The 201203 Shanghai Summer Road, Zhangjiang High Tech Park of Xuhui District No. 560 room 905B

Applicant before: SHANGHAI GERUIBAO ELECTRONIC CO.,LTD.

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116