CN108269848A - 一种沟槽肖特基半导体装置 - Google Patents
一种沟槽肖特基半导体装置 Download PDFInfo
- Publication number
- CN108269848A CN108269848A CN201611269439.XA CN201611269439A CN108269848A CN 108269848 A CN108269848 A CN 108269848A CN 201611269439 A CN201611269439 A CN 201611269439A CN 108269848 A CN108269848 A CN 108269848A
- Authority
- CN
- China
- Prior art keywords
- drift layer
- groove
- wall
- conducting
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 267
- 230000001413 cellular effect Effects 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims description 153
- 239000000758 substrate Substances 0.000 claims description 48
- 239000004020 conductor Substances 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000011810 insulating material Substances 0.000 claims description 38
- 230000004888 barrier function Effects 0.000 claims description 34
- 239000012774 insulation material Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 5
- 238000013459 approach Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 48
- 239000000377 silicon dioxide Substances 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 125000004437 phosphorous atom Chemical group 0.000 description 10
- 239000002210 silicon-based material Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- -1 silica Acid imide Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽肖特基半导体装置，在沟槽之间半导体材料内引入PN结或相对轻掺杂区，将表面电势引入到漂移层中，加快漂移层耗尽，降低导通电阻和沟槽底部绝缘层附近电场；本发明的沟槽肖特基半导体装置将沟槽设置有终端结构，使得器件的整体反向阻断能力接近或者达到半导体装置内元胞反向阻断能力。
Description
技术领域
本发明涉及到一种沟槽结构肖特基半导体装置。
背景技术
功率半导体整流器件被大量使用在电源管理上，特别涉及到肖特基半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点，同时肖特基器件也具有较差的反向阻断特和较高的导通电阻等缺点。
人们提出了新结构用于改进肖特基的反向阻断特性，一类新结构在肖特基器件表面引入P型导电材料，改善了器件的反向阻断电压和漏电流特性，同时也在器件正向导通时引入少子，降低了器件的开关性能；第二类新结构在器件表面引入沟槽MIS结构，通过将表面电势引入器件内部，以此提高器件反向阻断压降或者降低导通电阻，此方法在肖特基结表面电势和反向阻断压降不能很好兼顾，此方法在器件内设置绝缘材料，使得器件的可靠性受到影响；第三类新结构在器件内引入P型导电材料，以此改变漂移区电场，提高器件的反向阻断电压，因需要多次外延制造工艺，带来器件的制造流程复杂和制造成本极大升高的问题。
发明内容
本发明针对上述一个或多个问题，提供一种沟槽结构肖特基半导体装置及其制备方法。
一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；多个沟槽，位于第二漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁；沟槽侧壁第一导电半导体材料掺杂浓度包括大于第二漂移层半导体材料掺杂浓度，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成电荷补偿结构，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成单边电荷补偿结构，第二漂移层半导体材料完全耗尽，而沟槽侧壁第一导电半导体材料通过沟槽内MIS结构完全耗尽，沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第一漂移层掺杂浓度；肖特基势垒结，位于沟槽侧壁第一导电半导体材料上表面；第二漂移层上表面接触，为肖特基势垒结或欧姆接触；终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠第二漂移层半导体材料，或者终端沟槽临靠沟槽侧壁第一导电半导体材料，或者终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料、肖特基势垒结和第二漂移层上表面。
一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；第一漂移层，为第一导电半导体材料构成，位于衬底层之上；第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；第三漂移层，为第一导电半导体材料构成，位于第二漂移层之上；多个沟槽，位于第三漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁，沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第一漂移层掺杂浓度；沟槽侧壁第一导电半导体材料掺杂浓度包括大于第二漂移层半导体材料掺杂浓度，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成电荷补偿结构，也包括沟槽侧壁第一导电半导体材料与第二漂移层半导体材料形成单边电荷补偿结构，第二漂移层半导体材料完全耗尽，而沟槽侧壁第一导电半导体材料通过沟槽内MIS结构完全耗尽；终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，沟槽内绝缘材料临靠第二漂移层半导体材料、沟槽侧壁第一导电半导体材料或者半导体装置元胞沟槽，临靠半导体装置元胞沟槽即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层；肖特基势垒结，位于第三漂移层和沟槽侧壁第一导电半导体材料上表面；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，位于漂移层表面，沟槽底部漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；横向变化掺杂区，位于沟槽之间半导体材料，为第一导电半导体材料，在远离沟槽方向上具有杂质掺杂浓度逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁；肖特基势垒结，位于横向变化掺杂区上表面；肖特基势垒结，位于横向变化掺杂区或者漂移层上表面；终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层，或者终端沟槽临靠半导体装置横向变化掺杂区和漂移层，或者终端沟槽临靠第二导电半导体材料，第二导电半导体材料位于终端沟槽和横向变化掺杂区之间，第二导电半导体材料宽度小于上述多个沟槽之间横向变化掺杂区宽度二分之一；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
一种沟槽肖特基半导体装置，衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；漂移层，为第一导电半导体材料构成，位于衬底层之上；多个沟槽，位于漂移层表面，沟槽底部漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；沟槽侧壁第二导电半导体材料，临靠沟槽侧壁和漂移层上表面，沟槽侧壁第二导电半导体材料之间为漂移层第一漂移层半导体材料，沟槽侧壁第二导电半导体材料上表面为肖特基势垒结或欧姆接触；肖特基势垒结，位于漂移层上表面；终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和内壁绝缘材料层，或者终端沟槽临靠半导体装置漂移层不与元胞沟槽接触，并且终端沟槽与元胞沟槽间距小于元胞之间间距二分之一，或者终端沟槽临靠第二导电半导体材料不与元胞沟槽接触；电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
本发明的沟槽肖特基半导体装置，在沟槽之间半导体材料内引入PN结或相对轻掺杂区，将表面电势引入到漂移层中，加快漂移层耗尽，降低导通电阻和沟槽底部绝缘层附近电场；本发明的沟槽肖特基半导体装置将沟槽设置有终端结构，使得器件的整体反向阻断能力接近或者达到半导体装置内元胞反向阻断能力。
附图说明
图1为本发明沟槽底部设置多层绝缘材料沟槽肖特基半导体装置剖面示意图。
图2为本发明设置终端沟槽的肖特基半导体装置剖面示意图。
图3为本发明元胞沟槽位于第二漂移层内的肖特基半导体装置剖面示意图。
图4为本发明元胞沟槽位于第一漂移层内的肖特基半导体装置剖面示意图。
图5为本发明沟槽之间半导体材料表面设置肖特基半导体装置剖面示意图。
图6为本发明一种设置终端沟槽的肖特基半导体装置剖面示意图。
图7为本发明一种元胞沟槽位于第二漂移层内的肖特基半导体装置剖面示意图。
图8为本发明一种元胞沟槽位于第一漂移层内的肖特基半导体装置剖面示意图。
图9为本发明设置横向变化掺杂区的肖特基半导体装置剖面示意图。
图10为本发明终端沟槽临靠第二导电半导体材料的肖特基半导体装置剖面示意图。
图11为本发明一种横向变化掺杂区的肖特基半导体装置剖面示意图。
图12为本发明一种终端沟槽临靠第二导电半导体材料的肖特基半导体装置剖面示意图。
图13为本发明沟槽侧壁设置第二导电半导体材料的肖特基半导体装置剖面示意图。
图14为本发明终端沟槽临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图。
图15为本发明沟槽内壁临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图。
图16为本发明一种沟槽内壁临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图。
其中，1、衬底层；2、第一导电半导体材料；3、肖特基势垒结；4、绝缘材料；5、第二绝缘材料；6、第二导电半导体材料；7、导电材料；8、横向变化掺杂区；10、上表面电极金属；11、下表面电极金属。
具体实施方式
实施例1
图1示出了本发明沟槽底部设置第二绝缘材料沟槽肖特基半导体装置剖面示意图，包括衬底层1，为N型半导体硅材料，磷原子掺杂浓度为1E19cm-3；第一漂移层和第二漂移层为N型硅第一导电半导体材料2和P型硅第二导电半导体材料6，依次位于衬底层之上；沟槽位于漂移层中，沟槽底部位于第一漂移层中，沟槽内壁设置绝缘材料4，为二氧化硅，沟槽底部设置第二绝缘材料5，为氮化硅，第二绝缘材料还可以为其它绝缘材料如陶瓷，沟槽内填充导电材料7为重掺杂多晶硅；临靠沟槽侧壁设置第一导电半导体材料2，为N型半导体硅材料，磷原子掺杂浓度在远离沟槽方向上先升高再降低，峰值掺杂浓度临近沟槽侧壁，峰值掺杂浓度大于第一漂移层，制造方法包括为通过沟槽侧壁倾斜注入或者外延生长；临靠沟槽侧壁第一导电半导体材料之间设置第二漂移层的第二导电半导体材料6，第二导电半导体材料6上表面包括为肖特基势垒结或欧姆接触，第二导电半导体材料6底部低于沟槽内导电材料7底部，第二导电半导体材料6底部高于沟槽内第二绝缘材料5底部；肖特基势垒结3位于临靠沟槽侧壁第一导电半导体材料上表面；上下表面设置电极金属，上表面电极金属10连接肖特基势垒结3、第二导电半导体材料6上表面和导电材料7，下表面电极金属11，位于衬底层背部。在这里指出在沟槽底部设置第二绝缘材料5，可以简化制造方法，同时将沟槽导电材料底部附近的峰值电场隐藏在第二导电半导体材料6之间，提高器件可靠性。
图1示出的肖特基半导体装置剖面示意图包括了终端沟槽结构，终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺；终端沟槽临靠元胞沟槽，即是终端沟槽内的绝缘材料临靠元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料层。
图2为本发明设置终端沟槽的肖特基半导体装置剖面示意图，图2元胞结构与图1相同，其终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺；终端沟槽内的绝缘材料临靠第一漂移层为N型硅第一导电半导体材料2和第二漂移层P型硅第二导电半导体材料6。
图3为本发明元胞沟槽位于第二漂移层内的肖特基半导体装置剖面示意图，图3实例与图1结构类似，不同之处元胞沟槽位于第二漂移层内，在元胞沟槽底部通过注入杂质扩散，形成反型第一导电半导体材料，以此连接沟槽侧壁第一导电半导体材料和第一漂移层第一导电半导体材料，以此形成正向导通路径。
图4为本发明元胞沟槽位于第一漂移层内的肖特基半导体装置剖面示意图，图4实例与图1结构类似，不同之处元胞沟槽底部设置厚绝缘材料，为二氧化硅，并且沟槽内导电材料7底部低于第二漂移层第二导电半导体材料6底部。
实施例2
图5为本发明沟槽之间半导体材料表面设置肖特基半导体装置剖面示意图，包括衬底层1，为N型半导体硅材料，磷原子掺杂浓度为1E19cm-3；第一三漂移层和第二漂移层依次为N型硅第一导电半导体材料2和P型硅第二导电半导体材料6，依次位于衬底层之上；沟槽位于漂移层中，沟槽底部位于第一漂移层中，沟槽内壁设置绝缘材料4，为二氧化硅，沟槽底部设置第二绝缘材料5，为氮化硅，第二绝缘材料还可以为其它材料如陶瓷，沟槽内填充导电材料7为重掺杂多晶硅；临靠沟槽侧壁设置第一导电半导体材料2，为N型半导体硅材料，磷原子掺杂浓度在远离沟槽方向上先升高再降低，峰值掺杂浓度临近沟槽侧壁，峰值掺杂浓度大于第一漂移层，制造方法包括为通过沟槽侧壁倾斜注入或者外延生长；临靠沟槽侧壁第一导电半导体材料之间设置第二漂移层的第二导电半导体材料6，第二导电半导体材料6底部低于沟槽内导电材料7底部，第二导电半导体材料6底部高于沟槽底部；肖特基势垒结3位于第三漂移层第一导电半导体材料2上表面；上下表面设置电极金属，上表面电极金属10连接肖特基势垒结3和导电材料7，下表面电极金属11，位于衬底层背部。在这里指出在沟槽底部设置第二绝缘材料5，可以简化制造方法，同时将沟槽导电材料底部附近的峰值电场隐藏在第二导电半导体材料6之间，提高器件可靠性。
图5示出的肖特基半导体装置剖面示意图包括了终端沟槽结构，终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺；终端沟槽临靠元胞沟槽，即是终端沟槽内的绝缘材料临靠元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料。
图6为本发明一种设置终端沟槽的肖特基半导体装置剖面示意图，图6元胞结构与图5相同，其终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺；终端沟槽内的绝缘材料临靠第一三漂移层为N型硅第一导电半导体材料2和第二漂移层P型硅第二导电半导体材料6，不与元胞沟槽接触。
图7为本发明一种元胞沟槽位于第二漂移层内的肖特基半导体装置剖面示意图，图7实例与图5结构类似，不同之处元胞沟槽位于第二漂移层内，在元胞沟槽底部通过注入杂质扩散，形成反型第一导电半导体材料，以此连接沟槽侧壁第一导电半导体材料和第一漂移层第一导电半导体材料，以此形成正向导通路径。
图8为本发明一种元胞沟槽位于第一漂移层内的肖特基半导体装置剖面示意图，图8实例与图5结构类似，不同之处元胞沟槽底部设置厚绝缘材料，为二氧化硅，并且沟槽内导电材料7底部低于第二漂移层第二导电半导体材料6底部。
实施例3
图9为本发明设置横向变化掺杂区的肖特基半导体装置剖面示意图，包括衬底层1，为N型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层为N型硅第一导电半导体材料2，位于衬底层之上；沟槽位于漂移层中，沟槽底部位于漂移层中，沟槽内壁设置绝缘材料4，为二氧化硅，沟槽底部设置厚绝缘材料，沟槽内填充导电材料7为重掺杂多晶硅；临靠沟槽侧壁设置横向变化掺杂区8，为N型半导体硅材料，磷原子掺杂浓度在远离沟槽方向上先升高再降低，峰值掺杂浓度临近沟槽侧壁，峰值掺杂浓度大于第一漂移层，制造方法包括为通过沟槽侧壁倾斜注入或者外延生长；肖特基势垒结3位于沟槽之间第一导电半导体材料上表面；上下表面设置电极金属，上表面电极金属10连接肖特基势垒结3和导电材料7，下表面电极金属11，位于衬底层背部。
图9示出的肖特基半导体装置剖面示意图包括了终端沟槽结构，终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层内上部设置第二导电半导体材料6漂移层，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺；终端沟槽临靠元胞沟槽，即是终端沟槽内的绝缘材料临靠元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料。
图10为本发明终端沟槽临靠第二导电半导体材料的肖特基半导体装置剖面示意图，图10元胞结构与图9相同，其终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层表面可以设置钝化层，包括氧化硅聚酰亚胺，终端沟槽内的绝缘材料临靠漂移层和P型硅第二导电半导体材料6，第二导电半导体材料6位于终端沟槽和横向变化掺杂区8之间，不与元胞沟槽接触。
图11为本发明一种横向变化掺杂区的肖特基半导体装置剖面示意图，图11实例与图9结构类似，不同之处为元胞沟槽底部设置第二绝缘材料5，为氮化硅或者陶瓷材料，不同之处还包括终端沟槽***漂移层完全为第一导电半导体材料，表面设置二氧化硅层。
图12为本发明一种终端沟槽临靠第二导电半导体材料的肖特基半导体装置剖面示意图，图12实例与图9结构类似，不同之处为元胞沟槽底部设置第二绝缘材料5，为氮化硅或者陶瓷材料，不同之处还包括终端沟槽临靠第一导电半导体材料2和横向变化掺杂区8，不同之处还包括终端沟槽***漂移层完全为第一导电半导体材料，表面设置二氧化硅层。
实施例4
图13为本发明沟槽侧壁设置第二导电半导体材料的肖特基半导体装置剖面示意图，包括衬底层1，为N型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层为N型硅第一导电半导体材料2，位于衬底层之上；沟槽位于漂移层中，沟槽底部位于漂移层中，沟槽内壁设置绝缘材料4，为二氧化硅，沟槽底部设置第二绝缘材料5，为氮化硅，第二绝缘材料还可以为其它绝缘材料如陶瓷，沟槽内填充导电材料7为重掺杂多晶硅；临靠沟槽侧壁设置第二导电半导体材料6，第二导电半导体材料6上表面为肖特基势垒结或者欧姆接触；第二导电半导体材料6之间为N型硅第一导电半导体材料，磷原子掺杂浓度在大于沟槽底部漂移层掺杂浓度；肖特基势垒结3位于沟槽之间第一导电半导体材料上表面；上下表面设置电极金属，上表面电极金属10连接肖特基势垒结3和导电材料7，下表面电极金属11，位于衬底层背部。
图13示出的肖特基半导体装置剖面示意图包括了终端沟槽结构，终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层上部设置钝化层，为氧化硅或聚酰亚胺；终端沟槽临靠元胞沟槽，即是终端沟槽内的绝缘材料临靠元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料。
图14为本发明终端沟槽临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图，图14元胞结构与图13相同，其终端沟槽位于边缘，终端沟槽内的绝缘材料临靠第一导电半导体材料2和肖特基势垒结3，临靠终端沟槽第一导电半导体材料2为窄条形，宽度小于元胞沟槽之间的第一导电半导体材料。
图15为本发明沟槽内壁临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图，包括衬底层1，为N型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层为N型硅第一导电半导体材料2，位于衬底层之上；沟槽位于漂移层中，沟槽底部位于漂移层中，沟槽内壁设置绝缘材料4，为二氧化硅，沟槽内填充导电材料7为重掺杂多晶硅；临靠沟槽内壁设置第二导电半导体材料6，第二导电半导体材料6上表面为肖特基势垒结或者欧姆接触；第二导电半导体材料6之间为N型硅第一导电半导体材料，其磷原子掺杂浓度在大于沟槽底部漂移层掺杂浓度；肖特基势垒结3位于沟槽之间第一导电半导体材料上表面；上下表面设置电极金属，上表面电极金属10连接肖特基势垒结3和导电材料7，下表面电极金属11，位于衬底层背部。
图15示出的肖特基半导体装置剖面示意图包括了终端沟槽结构，终端沟槽位于边缘，终端沟槽底部位于衬底层中，终端沟槽内填充绝缘材料4，为二氧化硅，终端沟槽***漂移层上部设置钝化层，为氧化硅或聚酰亚胺；终端沟槽临靠元胞沟槽，即是终端沟槽内的绝缘材料临靠元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料。
图16为本发明一种沟槽内壁临靠第一导电半导体材料的肖特基半导体装置元胞剖面示意图，图16元胞结构与图15相同，其终端沟槽位于边缘，终端沟槽内的绝缘材料临靠第一导电半导体材料2和肖特基势垒结3，临靠终端沟槽第一导电半导体材料2为窄条形，宽度小于元胞沟槽之间的第一导电半导体材料。在这里指出，终端沟槽还可以临靠第二导电半导体材料6。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；
第一漂移层，为第一导电半导体材料构成，位于衬底层之上；
第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；
多个沟槽，位于第二漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；
沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层半导体材料；
肖特基势垒结，位于沟槽侧壁第一导电半导体材料上表面；
第二漂移层上表面接触为肖特基势垒结或欧姆接触；
电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料、肖特基势垒结和第二漂移层上表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第二漂移层半导体材料掺杂浓度。
4.如权利要求1所述的半导体装置，其特征在于：终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠第二漂移层半导体材料、沟槽侧壁第一导电半导体材料或者半导体装置元胞沟槽。
5.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；
第一漂移层，为第一导电半导体材料构成，位于衬底层之上；
第二漂移层，为第二导电半导体材料构成，位于第一漂移层之上；
第三漂移层，为第一导电半导体材料构成，位于第二漂移层之上；
多个沟槽，位于第三漂移层表面，沟槽底部位于第一漂移层或者第二漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；
沟槽侧壁第一导电半导体材料，临靠沟槽侧壁和漂移层上表面，底部临靠第一漂移层，沟槽侧壁第一导电半导体材料之间为第二漂移层和第三漂移层半导体材料；
肖特基势垒结，位于第三漂移层和沟槽侧壁第一导电半导体材料上表面；
电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
6.如权利要求5所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料，在垂直于沟槽侧壁方向上设置变化的掺杂浓度，在远离沟槽侧壁方向上逐渐变低或者先变高在变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁。
7.如权利要求5所述的半导体装置，其特征在于：所述的沟槽侧壁第一导电半导体材料峰值掺杂浓度大于第二漂移层半导体材料掺杂浓度。
8.如权利要求5所述的半导体装置，其特征在于：终端结构为终端沟槽结构，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠第二漂移层半导体材料、沟槽侧壁第一导电半导体材料或者半导体装置元胞沟槽。
9.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；
漂移层，为第一导电半导体材料构成，位于衬底层之上；
多个沟槽，位于漂移层表面，沟槽底部位于漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；
横向变化掺杂区，为沟槽之间漂移层半导体材料，位于沟槽之间，为第一导电半导体材料，在远离沟槽方向上具有杂质掺杂浓度逐渐变低或者先变高再变低，其中先变高再变低的峰值掺杂浓度区域临近沟槽侧壁；
肖特基势垒结，位于横向变化掺杂区上表面；
终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料层，
或者终端沟槽临靠半导体装置横向变化掺杂区，
或者终端沟槽临靠第二导电半导体材料，第二导电半导体材料位于终端沟槽和横向变化掺杂区之间，第二导电半导体材料宽度小于上述多个沟槽之间横向变化掺杂区宽度二分之一；
电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
10.一种沟槽肖特基半导体装置，其特征在于：包括：
衬底层，为第一导电半导体材料构成，为高浓度杂质掺杂；
漂移层，为第一导电半导体材料构成，位于衬底层之上；
多个沟槽，位于漂移层表面，沟槽底部漂移层中，沟槽内壁设置绝缘材料层，沟槽内设置导电材料，为多晶硅、无定形硅或金属；
沟槽侧壁第二导电半导体材料，临靠沟槽侧壁和漂移层上表面，沟槽侧壁第二导电半导体材料底部低于沟槽内导电材料底部，沟槽侧壁第二导电半导体材料之间为漂移层第一漂移层半导体材料，沟槽侧壁第二导电半导体材料上表面为肖特基势垒结或欧姆接触；
肖特基势垒结，位于漂移层上表面；
终端沟槽，位于半导体装置边缘表面，沟槽底部位于衬底层中，沟槽内填充绝缘材料，终端沟槽临靠半导体装置元胞沟槽，即是终端沟槽内的绝缘材料临靠半导体装置元胞沟槽内的导电材料和元胞沟槽内壁绝缘材料层，
或者终端沟槽临靠半导体装置漂移层不与元胞沟槽接触，并且终端沟槽与元胞沟槽间距小于元胞之间间距二分之一，
或者终端沟槽临靠元胞沟槽侧壁第二导电半导体材料不与元胞沟槽接触；
电极金属，位于半导体装置上下表面，上表面电极金属连接沟槽内导电材料和肖特基势垒结。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269439.XA CN108269848A (zh) | 2016-12-31 | 2016-12-31 | 一种沟槽肖特基半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611269439.XA CN108269848A (zh) | 2016-12-31 | 2016-12-31 | 一种沟槽肖特基半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108269848A true CN108269848A (zh) | 2018-07-10 |
Family
ID=62771107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611269439.XA Withdrawn CN108269848A (zh) | 2016-12-31 | 2016-12-31 | 一种沟槽肖特基半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108269848A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103378171A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| WO2013161116A1 (ja) * | 2012-04-26 | 2013-10-31 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
-
2016
- 2016-12-31 CN CN201611269439.XA patent/CN108269848A/zh not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013161116A1 (ja) * | 2012-04-26 | 2013-10-31 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| CN103378171A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种沟槽肖特基半导体装置及其制备方法 |
| CN105789331A (zh) * | 2014-12-25 | 2016-07-20 | 无锡华润上华半导体有限公司 | 半导体整流器件及其制作方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194879B (zh) | 半导体装置 | |
| CN100576466C (zh) | 使用沉陷沟槽具有顶部漏极的半导体功率器件 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN104347689B (zh) | 双沟槽‑栅极绝缘栅双极晶体管结构 | |
| CN103733344A (zh) | 半导体装置 | |
| CN108292677A (zh) | 一种具有体内场板的折叠型终端 | |
| CN104518029A (zh) | 半导体器件及其制造方法 | |
| CN103311271B (zh) | 电荷补偿半导体器件 | |
| CN103094324A (zh) | 沟槽型绝缘栅双极型晶体管及其制备方法 | |
| CN105762182B (zh) | 具有高抗闩锁能力的igbt器件 | |
| CN102456690A (zh) | 半导体器件及其制造方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN103208529A (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN105489498A (zh) | 超结半导体器件及其制造方法 | |
| CN103579236B (zh) | 横向半导体器件及其制造方法 | |
| CN102403354A (zh) | Coo1MOS器件及其制造方法 | |
| US20210359117A1 (en) | Vertical power semiconductor device and manufacturing method | |
| CN108269848A (zh) | 一种沟槽肖特基半导体装置 | |
| CN106057906A (zh) | 一种具有p型埋层的积累型dmos | |
| CN204011433U (zh) | 功率半导体器件 | |
| US9184247B2 (en) | Power semiconductor device capable of maintaining a withstand voltage | |
| CN111341843A (zh) | 复合沟道igbt器件及其制造方法 | |
| CN108735822A (zh) | 肖特基半导体装置 | |
| CN207409500U (zh) | 一种半导体器件 | |
| CN108630742A (zh) | 一种肖特基半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20180710 |