CN105977257A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN105977257A
CN105977257A CN201510398142.2A CN201510398142A CN105977257A CN 105977257 A CN105977257 A CN 105977257A CN 201510398142 A CN201510398142 A CN 201510398142A CN 105977257 A CN105977257 A CN 105977257A
Authority
CN
China
Prior art keywords
layer
slit
pattern
source
sacrifice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510398142.2A
Other languages
English (en)
Other versions
CN105977257B (zh
Inventor
李起洪
皮昇浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150054732A external-priority patent/KR20160109971A/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105977257A publication Critical patent/CN105977257A/zh
Application granted granted Critical
Publication of CN105977257B publication Critical patent/CN105977257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体器件包括：衬底，在衬底中定义了单元区和位于单元区两侧的接触区；第一源极层，形成在衬底之上；第二源极层，形成在第一源极层之上；加固图案，形成在第二源极层中；层叠结构，包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层；沟道层，穿过层叠结构和第二源极层且电耦接至第二源极层；以及隔离绝缘图案，穿过导电层的至少一个顶部导电层。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求2015年3月11日提交的申请号为10-2015-0033817的韩国专利申请以及2015年4月17日提交的申请号为10-2015-0054732的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种电子器件及其制造方法，具体而言涉及一种具有三维结构的半导体器件及其制造方法。
背景技术
非易失性存储器件在缺乏电源时保持所储存的数据。就提高集成度而言，具有制造于硅衬底之上的单层中的存储器单元的二维存储器已经达到其极限。相应地，已经提出具有在垂直方向层叠于硅衬底之上的存储器单元的三维非易失性存储器件。
三维非易失性存储器件可以包括具有相互层叠的存储器单元的存储器串。三维非易失性存储器件的存储器串可以通过相互交替层叠导电层和绝缘层来形成层叠结构并且形成穿过层叠结构的沟道层而形成。
发明内容
然而，随着层叠结构的高度的增加，难以执行刻蚀过程以及形成耦接至存储器串的源极层。另外，由于处理的局限性，相互层叠的存储器单元可以具有非均匀特性。
根据一个实施例的一种半导体器件可以包括定义了单元区和位于单元区两侧的接触区的衬底。所述半导体器件还可以包括形成在衬底之上的第一源极层。所述半导体器件还可以包括形成在第一源极层之上的第二源极层。所述半导体器件还可以包括形成在第二源极层中的加固图案。所述半导体器件还可以包括层叠结构，层叠结构包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层。所述半导体器件还可以包括穿过层叠结构和第二源极层且电耦接至第二源极层的沟道层。此外，所述半导体器件还可以包括穿过导电层的至少一个顶部导电层的隔离绝缘图案。
在一个实施例中，一种制造半导体器件的方法可以包括形成第一牺牲层。所述方法还可以包括形成层叠结构，层叠结构包括交替层叠于第一牺牲之上的第二牺牲层和绝缘层。所述方法还可以包括形成穿过层叠结构和第一牺牲层的沟道层、以及围绕沟道层的存储层。所述方法还可以包括形成穿过层叠结构的狭缝。所述方法还可以包括在狭缝的内壁上形成保护层。所述方法还可以包括利用保护层作为刻蚀阻挡物来去除第一牺牲层而形成暴露存储层的开口。所述方法还可以包括去除由开口暴露的存储层。此外，所述方法还可以包括在开口中形成接触沟道层的源极层。
在一个实施例中，一种制造半导体器件的方法可以包括形成牺牲层。所述方法还可以包括在牺牲层中形成加固图案。所述方法还可以包括在牺牲层和加固图案之上形成层叠结构。所述方法还可以包括形成穿过层叠结构和牺牲层的沟道层。所述方法还可以包括形成穿过层叠结构且暴露牺牲层的狭缝。所述方法还可以包括经由狭缝去除牺牲层来形成开口，其中开口由加固图案支撑。此外，所述方法还可以包括形成源极层且在开口中与沟道层接触。
附图说明
图1是根据一个实施例的半导体器件的结构的布局视图；
图2是根据一个实施例的半导体器件结构的剖视图；
图3是根据一个实施例的半导体器件的结构的布局视图；
图4是根据一个实施例的半导体器件的结构的剖视图；
图5是根据一个实施例的半导体器件的结构的剖视图；
图6是根据一个实施例的半导体器件的结构的剖视图；
图7是根据一个实施例的半导体器件的结构的剖视图；
图8是根据一个实施例的半导体器件的结构的剖视图；
图9A至12A，图9B至图12B以及图13至图16是说明根据一个实施例的半导体器件的制造方法的剖视图；
图17A至图17D是说明根据一个实施例的半导体器件的制造方法的局部放大图；
图18至图21是说明根据一个实施例的半导体器件的制造方法的剖视图；
图22至图25是说明根据一个实施例的半导体器件的制造方法的剖视图；
图26至图28是说明根据一个实施例的半导体器件的制造方法的剖视图；
图29至图31是说明根据一个实施例的半导体器件的制造方法的剖视图；
图32至图33是说明根据一个实施例的半导体器件的制造方法的剖视图；
图34和图35是说明根据一个实施例的存储器***的配置的框图；
图36和图37是说明根据一个实施例的计算***的配置的框图。
具体实施方式
在下文中，将参考附图详细描述各种实施例。在附图中，可能对组件的厚度和长度进行放大，以便于说明。在以下描述中，为了简单和简明可以省略相关功能和构成的详细描述。贯穿说明书和附图，相同的附图标记指代相同的元件。各种实施例针对一种容易制造且具有改善特性的半导体器件及其制造方法。
参考图1和图2，分别图示了根据一个实施例的半导体器件的结构的布局视图和剖视图。图2是沿图1的A-A’线截取的剖视图。
在图1和图2中，根据一个实施例的半导体器件可以包括衬底10、第一源极层12、第二源极层13、加固图案14、层叠结构ST、沟道层16和隔离绝缘图案21。
可以在衬底10上定义单元区R1和位于单元区R1两边的接触区R2。存储器串可以布置在单元区R1中。每个存储器串可以包括以串联方式电耦接的至少一个下选择晶体管LST、多个存储器单元MC和至少一个上选择晶体管UST。每个存储器串可以布置在与衬底10垂直的方向上。存储器单元MC可以在至少一个下选择晶体管LST和至少一个上选择晶体管UST之间相互层叠和分离。至少一个下选择晶体管LST可以布置在存储器单元MC和衬底10之间。电耦接至存储器单元MC的栅电极可以延伸至接触区R2。另外，偏压可以施加至在接触区R2中的相互层叠的每个栅电极。栅电极可以在接触区R2以阶梯方式层叠，且电耦接至接触区R2的接触插塞。
第一源极层12可以位于衬底之上且包括导电材料，诸如掺杂多晶硅或金属。例如，可以通过在衬底10上层叠导电层来形成第一源极层12。在这个例子中，第一绝缘层11可以被***衬底10与第一源极层12之间。在一个例子中，可以通过向衬底10表面掺杂杂质至预定深度而形成第一源极层12。在一个例子中，可以不形成第一绝缘层11。
第二源极层13可以形成在第一源极层12上，且与第一源极层12电耦接。例如，第二源极层13可以包括金属材料，诸如钨或多晶硅层。
第一狭缝SL1A和SL1B可以穿透第二源极层13。第二源极层13的形状可以由第一狭缝SL1A和SL1B来定义。第一狭缝SL1A和SL1B可以包括A型第一狭缝SL1A和B型第一狭缝SL1B。所述A型第一狭缝SL1A可以包括位于单元区R1和接触区R2的边界的第一直线部、位于单元区R1且将第一直线部相互连接的至少一个第二直线部以及从第一直线部延伸至接触区R2的至少一个第三直线部。B型第一狭缝SL1B可以布置在单元区R1和接触区R2中的相邻存储块MB之间的边界。
可以在第一狭缝SL1A和SL1B中形成加固图案14。每个加固图案14可以是包括氧化物或氮化物的绝缘层。例如，每个加固图案14可以包括位于单元区R1和接触区R2的边界的第一线形图案。每个加固图案14还可以包括位于单元区R1的第二线形图案以及位于接触区R2的至少一个第三线形图案。每个第一线形图案可以形成在A型第一狭缝SL1A的每个第一直线部。第二线形图案可以形成在A型第一狭缝SL1A的第二直线部。第三线形图案可以形成在A型第一狭缝SL1A的每个第三直线部。另外，加固图案14可以包括位于单元区R1或接触区R2的岛形图案。岛形图案可以邻近相邻存储块之间的边界。每个岛形图案可以形成在B型第一狭缝SL1B。然而，加固图案14的形状和位置可以改变。另外，刻蚀阻挡层24可以位于加固图案14上。刻蚀阻挡层24可以包括氧化物或氮化物。刻蚀阻挡层24相比下述的每个第一存储层15的数据储存层可以具有较大厚度。更明确地，刻蚀阻挡层24可以是储存层厚度的2.5倍。
层叠结构ST可以位于第二源极层13和加固图案14之上。层叠结构ST可以包括相互交替层叠的导电层19和第二绝缘层20。导电层19可以是电耦接至上选择晶体管UST、下选择晶体管LST和存储器单元MC的栅电极。可以形成第二绝缘层20以使层叠的导电层19绝缘。例如，导电层19可以包括掺杂多晶硅、钨(W)、氮化钨(WNx)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)等。每个第二绝缘层20可以包括氧化物、氮化物等。
沟道层16可以位于单元区R1，沟道层16穿过层叠结构ST和第二源极层13，并且电耦接至第二源极层13。沟道层16可以部分地穿过第二源极层13。沟道层16可以交替地完全穿过第二源极层13以直接电耦接至第一源极层12。每个沟道层16可以具有开放的中心部。此外，可以用间隙填充绝缘层17填充开放的中心部。
每个第一存储层15可以***至每个沟道层16与导电层19之间。第一存储层15可以围绕每个沟道层16的侧壁。第一存储层15可以包括至少一个沟道绝缘层、数据储存层和电荷阻挡层。数据储存层可以包括硅化物、氮化物、相变材料、纳米点等。可以进一步形成第二存储层18以围绕每个导电层19。第二存储层18还可以包括至少一个沟道绝缘层、数据储存层和电荷阻挡层。数据储存层可以包括硅化物、氮化物、相变材料、纳米点等。图中的第二存储层18可以发挥电荷阻挡层的作用并且包括氧化物。
分离上选择晶体管UST的栅电极的第二狭缝SL2可以被隔离绝缘图案21所填充。例如，第二狭缝SL2可以穿过至少一个导电层19并且被隔离绝缘图案21所填充。隔离绝缘图案21可以从第二狭缝SL2的内部延伸来覆盖层叠结构ST的顶面。例如，隔离绝缘图案21可以包括氧化物、氮化物等。
第二狭缝SL2和第二狭缝SL2中的隔离绝缘图案21可以位于加固图案14之上。例如，第二狭缝SL2中的隔离绝缘图案21可以位于加固图案14的第二线形图案之上，所述加固图案14位于单元区R1中。隔离绝缘图案21可以与加固图案14重叠。在图1的布局视图中，只显示了形成在第二狭缝SL2中的隔离绝缘层21的位置。邻近接触区R2的第二狭缝SL2的边缘与形成上选择晶体管UST的栅电极的导电层19的边缘相比可以向接触区R2进一步延伸。
半导体器件可以进一步包括穿过层叠结构ST的第三狭缝SL3A、SL3B和第三狭缝SL3A、SL3B中的狭缝绝缘层22。第三狭缝SL3A、SL3B可以在半导体器件的制造过程期间用作去除牺牲层的路径和形成第二源极层13的路径。第三狭缝SL3A、SL3B可以足够深以暴露第二源极层13，或足够深以延伸至第一源极层12。第三狭缝SL3A、SL3B包括A型第三狭缝SL3A和B型第三狭缝SL3B。A型第三狭缝SL3A可以形成在相邻存储块MB之间的边界。B型第三狭缝SL3B可以布置在每个接触区R2中。
另外，半导体器件可以进一步包括虚设图案23。当去除牺牲层以形成导电层19时，虚设图案23可以用作支撑。虚设图案23可以位于接触区R2或在加固图案14之上。虚设图案23可以穿过层叠结构ST且具有与沟道层16相同的形状。
参考图3，图示了根据一个实施例的半导体器件的结构的布局视图。图3是图1的改进例子。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图3中，由于可以不形成如图1所示的B型第一狭缝SL1B，因此可以获得芯片尺寸的减小。
参考图4，示出了根据一个实施例的半导体器件的结构的剖面图。图4是图2的改进例子且显示了与图2中的区域B相应的改进例子的结构。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图4中，加固图案14和第一狭缝SL1A可以穿过第二源极层13和第一源极层12而延伸至第一绝缘层11的顶面。
参考图5，图示了根据显示了图2的改进例子的一个实施例的半导体器件的结构的剖视图。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图5中，第二狭缝SL2可以足够深以完全穿过层叠结构ST。第二狭缝SL2和第三狭缝SL3A可以同时形成且具有基本上相同的深度。狭缝绝缘层22可以形成在第二狭缝SL2和第三狭缝SL3A中。另外，加固图案可以位于加固图案可以不与第二狭缝SL2和第三狭缝SL3A重叠的位置。
布置在第二狭缝SL2与第三狭缝SL3A之间的沟道层16的数量可以改变。另外，沟道层16可以被布置成各种配置，诸如矩阵或交错结构。
参考图6，图示了根据一个实施例的半导体器件的结构的剖视图。图6显示了图2的改进例子。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图6中，可以在第一源极层12的部分顶面上形成第二源极层13，所述第一源极层12布置在沟道层16与邻近第一源极层12的沟道层16的底部表面之间。凹部可以形成在第二源极层13的表面。第二源极层13中的凹部可以形成在第三狭缝SL3A下面且具有比第三狭缝SL3A更大的宽度。第二源极层13中的凹部可以电耦接至第一狭缝SL1A。第二存储层18可以在第二源极层13的凹部表面之上延伸。填充第三狭缝SL3A的狭缝绝缘层22可以延伸至第二源极层13的凹部来完全填充第二源极层13的凹部。
参考图7，图示了根据一个实施例的半导体器件的结构的剖面图。图7是图6的改进例子且显示了与图6的区域C相应的改进例子的结构。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图7中，填充第三狭缝SL3A的狭缝绝缘层22可以延伸至第二源极层13的凹部并且包括间隙AG。所述间隙AG可以是空气隙。间隙AG可以配置在相邻沟道层16之间的狭窄空间中。间隙AG可以配置在加固图案14与沟道层16之间的狭窄空间中。间隙AG可以在第三狭缝SL3A在水平方向上延伸的方向上延伸。第三狭缝SL3A在水平方向延伸的方向可以定义为与衬底10的表面平行的方向。
参考图8，图示了根据一个实施例的半导体器件的结构的剖视图。图8是图6的改进例子。在下文中，省略了有关参考图1和图2针对上述的实施例描述的通用内容的描述。
在图8中，可以在第三狭缝SL3A的侧壁上形成狭缝绝缘层22来开放穿过层叠结构ST的第三狭缝SL3A的中心部。狭缝绝缘层22可以在第二源极层13的凹部表面之上延伸。位于第三狭缝SL3A外面的狭缝绝缘层22可以基本上平行于层叠结构ST的顶面延伸。由狭缝绝缘层22开放的第三狭缝SL3A的中心部可以由共源极线29填充。所述共源极线29可以延伸以接触第二源极层13。共源极线29可以在第三狭缝SL3A在水平方向上延伸的方向上延伸。共源极线29可以将外部施加的源电压传递至第二源极层13。共源极线29可以包括多晶硅或具有比多晶硅低的电阻的金属材料。
在参考图1至图8的上述实施例中，在加固图案14与层叠结构ST之间未形成任何层，甚至未形成刻蚀阻挡层24。可替代地，加固图案14可以直接接触层叠结构ST的第二绝缘层20的底层。
参考图9A至图12A、图9B至图12B以及图13至图16，图示了制造根据一个实施例的半导体器件的方法的剖视图。图9A、图10A、图11A和图12A是布局视图，图9B、图10B、图11B和图12B是分别从图9A、图10A、图11A和图12A的A-A’线截取的剖视图。
在图9A和图9B中，可以在衬底30上形成第一绝缘层31。此外，可以在第一绝缘层上31形成第一源极层32。第一源极层32可以是包括掺杂多晶硅层、金属层等的导电层。
接下来，可以在第一源极层32上形成第一牺牲层34。在第一牺牲层34形成之前，可以在第一源极层32上形成第二牺牲层33。第一牺牲层34可以包括相对于第二牺牲层33具有高刻蚀选择性的材料。例如，第一牺牲层34可以包括无掺杂多晶硅层或掺杂多晶硅层。此外，第二牺牲层33可以包括氧化物或氮化物。
接下来，第一狭缝SL1A和SL1B可以穿过第一牺牲层34而形成。另外，可以在每个第一狭缝SL1A和SL1B中形成加固图案35。第一狭缝SL1A和SL1B可以足够深以穿过第一牺牲层34来暴露第二牺牲层33、第一源极层32或第一绝缘层31。在形成第一狭缝SL1A和SL1B之后，可以在第一源极层32上形成加固层以填充第一狭缝SL1A和SL1B。接下来，可以使加固层平坦化直到暴露第一牺牲层34的表面，以便可以形成加固图案。如以上参考图1和图2的描述，第一狭缝SL1A和SL1B可以包括A型第一狭缝SL1A和B型第一狭缝SL1B。如以上参考图3的描述，可以不形成B型第一狭缝SL1B。加固图案35可以是包括氧化物、氮化物等的绝缘层。如图9A和图9B所示，加固图案35可以包括线形图案和岛形图案。然而，加固图案35的位置和形状可以改变。
在图10A和图10B中，可以在加固图案35穿过的第一牺牲层34之上形成层叠结构ST。层叠结构ST可以包括相互交替层叠的第三牺牲层36和第二绝缘层37。第三牺牲层36可以具有相对于第二牺牲层37的高刻蚀选择性。例如，第三牺牲层36可以包括氮化物。此外，第二绝缘层37可以包括氧化物。
第三牺牲层36和第二绝缘层37可以具有相同或不同的厚度。另外，在第二绝缘层37之中的离衬底30最远的顶层和第二绝缘层37的离衬底30最近的底层可以具有与***于其间的其他绝缘层相比更大的厚度。第二绝缘层37的底层可以布置为与第三牺牲层36的底层相比更靠近衬底30。换句话说，第二绝缘层37的底层可以定义层叠结构ST的底层。
在形成层叠结构ST之前，可以形成刻蚀阻挡层EBL。可以形成刻蚀阻挡层EBL来防止层叠结构ST的底层(即第二绝缘层37的底层)在随后的刻蚀过程期间被刻蚀和变薄。刻蚀阻挡层EBL可以包括相对于第二绝缘层37具有高刻蚀选择性的材料。例如，刻蚀阻挡层EBL可以包括与第三牺牲层36相同的材料。
接下来，第一开口OP1可以穿过层叠结构ST、刻蚀阻挡层EBL和第一牺牲层34而形成。第一开口OP1可以完全穿过第一牺牲层34以延伸至第二牺牲层33或第一源极层32。另外，第一开口OP1可以位于单元区或接触区。位于单元区的第一开口OP1可以是沟道孔。另外，位于接触区的第一开口OP1可以是虚设孔。沟道孔可以不与加固图案35重叠，而虚设孔可以不与加固图案35重叠，或可以与加固图案35重叠。
在第一存储层38可以在第一开口OP1中形成之后，可以在其中形成沟道层39。当沟道层39具有中心开放部时，可以在沟道层39中形成间隙填充绝缘层40。
在图11A和图11B中，第二狭缝SL2可以从第三牺牲层36之中的最远离衬底30的顶层穿过层叠结构ST到至少一个剩余的第三牺牲层36而形成。第二狭缝SL2可以形成在位于单元区的加固图案35之上。第二狭缝SL2可以与加固图案35重叠。
接下来，可以在第二狭缝SL2中形成隔离绝缘图案41。形成在第二狭缝SL2中的隔离绝缘层41可以穿过层叠结构ST的上部并且与位于单元区的加固图案重叠。形成第二狭缝SL2之后，可以形成绝缘层以填充第二狭缝SL2。接下来，可以使绝缘层平坦化来形成隔离绝缘图案41。隔离绝缘图案41可以与第二狭缝SL2一样形成在层叠结构ST之上。
在图12A和图12B中，第三狭缝SL3A和SL3B可以穿过层叠结构ST和刻蚀阻挡层EBL而形成。每个第三狭缝SL3A和SL3B的上部和下部可以具有相等的宽度。在替选方案中，其上部可以比其下部宽。如以上参考图1和图2的描述，第三狭缝SL3A和SL3B可以包括A型第三狭缝SL3A和B型第三狭缝SL3B。第三狭缝SL3A和SL3B可以用作去除第一牺牲层34的路径和用于形成第二源极层的路径。第三狭缝SL3A和SL3B可以足够深以完全穿过层叠结构ST和刻蚀阻挡层EBL来暴露第一牺牲层34。另外，第三狭缝SL3A和SL3B可以位于相邻存储块MB之间的边界或接触区中。
图13中，第一牺牲层34可以经由第三狭缝SL3A(图12A中的SL3B)选择性地去除来形成第二开口OP2,以便围绕沟道层39的部分第一存储层38可以由第二开口OP2暴露。可以不去除而是保留形成在第一牺牲层34中的加固图案35，加固图案35支撑层叠结构ST来保持第二开口OP2。换句话说，第二开口OP2可以由加固图案35稳定地保持。此外，加固图案35可以防止形成在第二开口OP2之上的层叠结构ST的倾斜或倒塌。图13还图示了区域D。将参考与区域D有关的图17A至图17D详细描述在区域D中执行的过程。
接下来，可以在第三狭缝SL3A(图12A的SL3B)中形成保护层42。保护层42可以形成在第三狭缝SL3A(图12A的SL3B)的侧壁上来保持第二开口O P2与第三狭缝SL3A(图12A的SL3B)之间的连接。然而，第三狭缝SL3A(图12A的SL3B)的底面可以不完全由保护层42堵塞。保护层42可以是锥形的以使得其厚度可以从第三狭缝SL3A(图12A的SL3B)上部至邻近衬底30的其下部逐渐减少。另外，保护层42可以与第三狭缝SL3A(图12A的SL3B)一样形成在层叠结构ST之上。例如，可以利用具有较差的台阶覆盖性的沉积方法，诸如等离子体增强化学气相沉积(PE-CVD)形成保护层42。如上所述，通过在第三狭缝SL3A(图12A的SL3B)的侧壁上形成锥形的保护层42，可以减小每个第三狭缝SL3A(图12A的SL3B)上部和下部之间的宽度差。保护层42可以包括相对于第一牺牲层34具有高刻蚀选择性的材料，并且包括氮化物。在第三狭缝SL3A(图12A的SL3B)中形成保护层42之后，可以去除第一牺牲层34。
在图14中，可以去除由第二开口OP2暴露的第一存储层38，以便可以通过第二开口OP2部分地暴露沟道层39。当第一存储层38延伸至第一源极层32时，部分第一存储层38可以保留在第一源极层32中。
当去除第一存储层38时，还可以去除第二牺牲层33和通过第二开口OP2暴露的刻蚀阻挡层EBL。另外，可以刻蚀未被保护层42覆盖且通过第三狭缝SL3A(图12A的SL3B)下部暴露的第三牺牲层36和第二绝缘层37。当刻蚀包括在第一存储层38中的多个层时，可以选择性地刻蚀第三牺牲层36或第二绝缘层37。因此，非平坦性可以形成在每个第三狭缝SL3A(图12A的SL3B)的下部。例如，未被保护层42阻挡的第二绝缘层37可以比第三牺牲层36被刻蚀得更深。在一个例子中，可以保留被刻蚀的第三牺牲层36以便被刻蚀的第三牺牲层36相比第二绝缘层37可以向第三狭缝SL3A(图12A的SL3B)的内部更凸出。将参考图17A至图17D详细描述去除第一存储层38的过程。
在图15中，可以在第二开口OP2中形成电耦接至沟道层39的第二源极层43。例如，利用由第二开口OP2暴露的沟道层39作为种子，第二源极层43可以从沟道层39选择地生长。第二源极层43可以包括多晶硅层。
在图16中，去除剩余的保护层42之后，可以经由第三狭缝SL3A(图12A的SL3B)来选择性地去除第三牺牲层36来形成第三开口OP3。由于第二绝缘层37可以由沟道层39和隔离绝缘图案41支撑，因此可以增加结构稳定性。
另外，根据上述非平坦结构，由于选择性地刻蚀位于层叠结构ST下部的一些第二绝缘层37，因此可以增加每个第三狭缝SL3A(图12A的SL3B)的下宽度。因此，与如图12B所示的第三狭缝SL3A(图12A的SL3B)的初始结构相比，可以减小第三狭缝SL3A的最终结构的上部和下部之间的宽度差。
接下来，可以在第三开口OP3中形成导电层44。例如，在第三狭缝SL3A(图12A的SL3B)的内壁上和第三开口OP3中形成导电材料。此外，通过去除形成在第三狭缝SL3A(图12A的SL3B)的内壁中的导电材料，可以形成导电层44。导电层44可以被第三狭缝SL3A(图12A的SL3B)隔离。由于第三狭缝SL3A(图12A的SL3B)的下宽度的增加，可以容易地去除形成在第三狭缝SL3A(图12A的SL3B)内壁上的导电材料，以便导电层44可以容易地被第三狭缝SL3A隔离。
导电层44可以包括钨(W)。另外，在第三开口OP3中形成导电层44之前，可以在第三开口OP3中进一步形成第二存储层45或阻挡层。阻挡层可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化钨(WNx)等。
接下来，可以在每个第三狭缝SL3A(图12A的SL3B)中形成狭缝绝缘层46。狭缝绝缘层46可以包括氧化物。
根据上述制造方法，可以在第一牺牲层34中形成加固图案35。因此，可以在由加固图案35支撑的稳定结构中执行形成第二开口OP2的过程、去除第一存储层38的过程以及形成第二源极层43的过程。另外，通过形成隔离绝缘层41，可以简单地使上选择栅电极绝缘。此外，可以在由隔离绝缘图案41支撑的稳定结构中执行去除第三牺牲层36的过程。另外，通过利用保护层42，可以选择性地去除由第二开口OP2暴露的第一存储层38。另外，同时，可以增加每个第三狭缝SL3A(图12A的SL3B)的下宽度。
参考图17A至图17D，图示了说明根据一个实施例的制造半导体器件的方法的部分放大图。图17A是图13的区域D的放大图。图17B至图17D是图14的区域D的放大图。去除第一存储层的顺序过程参考图17A至图17D被描述如下。
在图17A中，第一存储层38可以包括围绕沟道层39的沟道绝缘层38C、围绕沟道绝缘层38C的数据储存层38B和围绕数据储存层38B的电荷阻挡层38A。沟道绝缘层38C和电荷阻挡层38A可以包括氧化物。此外，数据储存层38B可以包括氮化物。另外，第三牺牲层36可以包括氮化物，第二绝缘层37可以包括氧化物，第二牺牲层33可以包括氧化物，另外，如图13至图15所示，保护层42可以包括氮化物。
当形成第二开口OP2时，电荷阻挡层38A、刻蚀阻挡层EBL和第二牺牲层33的一部分可以由第二开OP2暴露。刻蚀阻挡层EBL可以形成为具有与数据储存层38B相比更大的厚度，以便在数据储存层38B的刻蚀过程期间不被去除。更具体地，刻蚀阻挡层EBL的厚度可以是数据储存层38B的2.5倍。
在图17B中，通过执行刻蚀过程去除由第二开口OP2暴露的电荷阻挡层38A来暴露数据储存层38B。可以刻蚀由第二开口OP2暴露的第二牺牲层33和暴露在第三狭缝下部的第二绝缘层37。另外，可以保留形成在第一源极层32或第二牺牲层33中的部分电荷阻挡层38A。
参考图17C，通过执行刻蚀过程来去除由第二开口OP2暴露的数据储存层38B，可以暴露沟道绝缘层38C。也可以对刻蚀阻挡层EBL进行刻蚀。当刻蚀阻挡层EBL的厚度与数据储存层38B的厚度相近时，在数据储存层38B的刻蚀过程期间可以去除刻蚀阻挡层EBL以暴露第二绝缘层37的底层。如以上参考图17A的描述，当刻蚀阻挡层EBL的厚度大于数据储存层38B的厚度时，可以在数据储存层38B的刻蚀过程期间减少刻蚀阻挡层EBL的厚度。即使当执行数据储存层38B的刻蚀过程直到暴露沟道绝缘层38C时，也可以不完全去除而保留具有相当大厚度的刻蚀阻挡层EBL以保护第二绝缘层37的底层。
另外，当刻蚀数据储存层38B时，也可以刻蚀保护层42至预定厚度。结果，可以通过刻蚀的保护层42由每个第三狭缝的底部暴露一些第三牺牲层36和第二绝缘层37。保护层42的厚度可以在从每个第三狭缝顶部至其底部、朝着衬底30的向下方向上逐渐减少。因此，当刻蚀保护层42时，可以在从邻近衬底30排列的下层方向上依次地暴露第三牺牲层36和第二绝缘层37。结果，邻近衬底30的第三牺牲层36的下层可以被刻蚀得比其上层深，从而在每个第三狭缝的下部形成为非平坦。
参考图17D，可以通过执行刻蚀过程来去除由第二开口OP2暴露的沟道绝缘层38C而暴露沟道层39。当刻蚀沟道绝缘层38C时，如图17C所示的剩余的刻蚀阻挡层EBL可以保护第二绝缘层37的底层。因此，可以避免第二绝缘层37的底层的厚度损失以保持目标厚度。当刻蚀沟道绝缘层38C时，可以去除如图17C所示、由第二开口OP2暴露的第二牺牲层33以暴露第一源极层32。另外，当刻蚀沟道绝缘层38C时，可以去除部分电荷阻挡层38A。
另外，当刻蚀沟道绝缘层38C时，可以将未被保护层42覆盖的、且由第三狭缝下部暴露的一些第二绝缘层37刻蚀至预定厚度。可以去除如图17C所示、在刻蚀沟道绝缘层38C以暴露沟道层39之后剩余的刻蚀阻挡层EBL。结果，可以暴露第二绝缘层37的底层的底面。
当刻蚀上述第一存储层38时，可以刻蚀具有不同的刻蚀选择性的第二绝缘层37和第三牺牲层36至不同厚度。因此，在刻蚀第一存储层38之后，保留在第三狭缝下部的第二绝缘层37和第三牺牲层36可以定义非平坦度。第三牺牲层36的刻蚀的侧壁与第二绝缘层37的刻蚀的侧壁相比可以向每个第三狭缝的内部进一步凸出。
参考图18至图21，图示了说明根据实施例的半导体器件的制造方法并且显示了形成保护层的改进的例子的剖视图。在下文中，省略了上述已描述的实施例的通用内容的描述。
在图18中，可以在衬底50上形成第一绝缘层51、第一源极层52、第二牺牲层53、第一牺牲层54和加固图案55。可以在其上形成包括相互交替层叠的第三牺牲层56和第二绝缘层57的层叠结构ST。在形成层叠结构ST之前，可以进一步形成刻蚀阻挡层EBL。接下来，可以在其上形成存储层58、沟道层59和间隙填充绝缘层60。此外，可以从距离衬底50最远的第三牺牲层56的顶层穿过层叠结构ST至至少一个剩余的层来形成第二狭缝SL2。第二狭缝SL2可以用隔离绝缘图案61填充。
接下来，可以穿过层叠结构ST和刻蚀阻挡层EBL形成第三狭缝SL3A以暴露第一牺牲层54。可以在第三狭缝SL3A中形成保护层62、63、64。例如，可以在第三狭缝SL3A和层叠结构ST的表面上形成具有均匀厚度的第一保护层62。第一保护层62可以是由具有优良台阶覆盖的沉积法诸如低压化学气相沉积(LP-CVD)形成的氮化物层。相应地，可以在第一保护层62上形成锥形的、以便其厚度从顶部至底部向着衬底50逐渐减小的第二保护层63。第二保护层63可以是由具有较差的台阶覆盖性的沉积法诸如等离子增强化学气相沉积(PE-CVD)形成的氮化物层。接下来，可以在第二保护层63上形成相对于第一保护层62和第二保护层63具有高刻蚀选择性的第三保护层64。第三保护层64可以是通过物理气相沉积(PVD)法形成的氮化钛(TiN)层。通过PVD法，可以形成第三保护层64以在层叠结构ST上具有悬垂形状，并且包括开口，第三狭缝SL3A经由此开口开放。
参考图19，可以去除形成在第三狭缝SL3A底面的第一保护层62以暴露第一牺牲层54。可以暴露形成在第三狭缝SL3A的底面的、且未被第三保护层64覆盖的部分第一保护层62。此外，由第三保护层64来保护形成在第三狭缝SL3A侧壁的部分第一保护层62。因此，当执行刻蚀过程以去除第一保护层62时，可以去除未被第三保护层64覆盖的部分第一保护层62。可以由第三保护层64来保护形成在第三狭缝SL3A侧壁和层叠结构ST上部的第一保护层62和第二保护层63。结果，可以在第三狭缝SL3A的侧壁上形成具有间隔层(spacer)形状的第一保护层图案62A。
接下来，可以利用第一保护层图案62A、第二保护层63和第三保护层64作为刻蚀阻挡层，通过刻蚀过程去除第一牺牲层54，以便可以形成第二开口OP2，且可以由第二开口OP2来暴露部分存储层58。
参考图20，可以去除由第二开口OP2暴露的第一存储层58以暴露沟道层59。
例如，当第一存储层58包括沟道绝缘层、数据储存层和电荷阻挡层时，可以首先除去由第二开口OP2暴露的电荷阻挡层。可以部分地去除由第二开口OP2暴露的第二牺牲层53。此外，可以去除第三保护层64。接下来，可以去除由第二开口OP2暴露的数据储存层。也可以去除由第二开口OP2暴露的刻蚀阻挡层EBL。另外，可以部分地去除第一保护层图案62A和第二保护层63。因此，可以由邻近衬底50的第三狭缝SL3A的下部来暴露第三牺牲层56和第二绝缘层57。可以部分地去除暴露的第三牺牲层56。接下来，可以去除由第二开口OP2暴露的沟道绝缘层。可以去除由第二开口OP2暴露的第二牺牲层53以暴露第一源极层52。另外，可以部分地去除由第三狭缝SL3A下部暴露的第二绝缘层57以在第三狭缝SL3A的下部形成非平坦性。
参考图21，可以形成电耦接至由第二开口OP2暴露的部分沟道层59的第二源极层65。可以按照与以上参考图16描述的方式基本相同的方式来执行随后的过程。
根据上述过程，可以通过结合各种沉积法来形成多个保护层62至64，而且所述保护层被用作刻蚀阻挡物以刻蚀第一存储层58。因此，可以选择性地去除第一存储层58。此外，可以增加第三狭缝SL3A的下宽度。
参考图22至图25，图示了说明根据一个实施例的制造半导体器件的方法的、且显示了形成保护层的改进的例子的剖视图。在下文中，省略了上述已描述的实施例的通用内容的描述。
在图22中，可以在衬底70之上形成第一绝缘层71、第一源极层72、第二牺牲层73、第一牺牲层74和加固图案75。可以在其上形成包括相互交替层叠的第三牺牲层76和第二绝缘层77的层叠结构ST。在形成层叠结构ST之前，可以进一步形成刻蚀阻挡层EBL。接下来，在形成第一存储层78、沟道层79和间隙填充绝缘层80之后，可以形成第二狭缝SL2和隔离绝缘图案81。
可以穿过层叠结构ST和刻蚀阻挡层EBL形成第三狭缝SL3A以暴露第一牺牲层74。可以在第三狭缝SL3A中形成保护层82、84。例如，可以在第三狭缝SL3A和层叠结构ST的表面上形成具有均匀厚度的第一保护层82。第一保护层82可以是由具有优良台阶覆盖性的沉积法诸如低压化学气相沉积(LP-CVD)形成的氮化物层。另外，第一保护层82与参考图18的上述第一保护层62相比可以具有较大厚度。接下来，可以在第一保护层82上形成相对于第一保护层82具有高刻蚀选择性的第二保护层84。第二保护层84可以是通过物理气相沉积(PVD)法形成的氮化钛(TiN)层。通过PVD法，可以形成第二保护层84以在层叠结构ST上具有悬垂形状，并且包括开口，第三狭缝SL3A经由此开口开放。
在图23中，可以去除形成在第三狭缝SL3A底面的第一保护层82以暴露第一牺牲层74，以便可以在第三狭缝SL3A的侧壁上形成具有间隔层形状的第一保护层图案82A。
接下来，可以利用第一保护层图案82A和第二保护层84作为刻蚀阻挡物，通过刻蚀过程去除第一牺牲层74，以便可以形成第二开口OP2，且可以由第二开口OP2来暴露部分第一存储层78。
图24中，可以去除由第二开口OP2暴露的第一存储层78来暴露沟道层79。
例如，当第一存储层78包括沟道绝缘层、数据储存层和电荷阻挡层时，可以首先除去由第二开口OP2暴露的电荷阻挡层。此时，可以部分地去除由第二开口OP2暴露的第二牺牲层73。此外，可以去除第二保护层84。接下来，可以通过刻蚀过程去除由第二开口OP2暴露的数据储存层。也可以经由第二开口OP2去除部分刻蚀阻挡层EBL。当刻蚀阻挡层EBL与数据储存层相比具有较大厚度时，当刻蚀数据储存层以暴露沟道绝缘层时，刻蚀阻挡层EBL可以不被完全去除而是保护离衬底70最近的第二绝缘层77的底层。
另外，可以部分地去除第一保护层图案82A。第一保护层图案82A可以如此厚以致于第一保护层图案82A可以以减少的厚度保留。因此，第三牺牲层76和第二绝缘层77可以不被第三狭缝SL3A暴露且由第一保护层图案84A来保护。接下来，可以去除由第二开口OP2暴露的沟道绝缘层。可以去除由第二开口OP2暴露的第二牺牲层73以暴露第一源极层72。另外，当刻蚀沟道绝缘层时，剩余的刻蚀阻挡层EBL可以保护第二绝缘层77的底层。因此，可以保持第二绝缘层77的底层的厚度。在刻蚀沟道绝缘层以暴露沟道层79之后，可以经由第二开口OP2去除剩余的刻蚀阻挡层EBL。
图25中，可以形成电连接由第二开口OP2暴露的部分沟道层79的第二源极层85。可以按照与以上参考图16描述的方式基本相同的方式来执行随后的过程。
根据上述过程，可以通过结合各种沉积法来形成多层保护层82和84，而且所述保护层被用作刻蚀阻挡物以形成第一存储层78。因此，可以选择性地去除第一存储层78。
参考图26至图28，图示了说明根据一个实施例制造半导体器件的方法的、且显示了形成第二源极层的改进的例子的剖视图。在下文中，省略了上述已描述的实施例的通用内容的描述。
在图26中，可以在衬底90之上形成第一绝缘层91、第一源极层92和层叠结构ST。层叠结构ST包括相互交替层叠的第三牺牲层96和第二绝缘层97。可以在第一源极层92和层叠结构ST之间形成加固图案95。可以在加固图案95和层叠结构ST之间进一步形成刻蚀阻挡层EBL。
包括第一存储层98、沟道层99和间隙填充绝缘层100的穿通结构可以穿过层叠结构ST。穿通结构可以延伸至第一源极层92。第二狭缝SL2可以穿过层叠结构ST的上部。第二狭缝SL2可以完全被隔离绝缘图案101填充。此外，隔离绝缘图案101可以延伸以覆盖层叠结构ST的顶面。第三狭缝SL3A可以穿过隔离绝缘图案101和层叠结构ST。第三狭缝SL3A的侧壁可以由第一保护层图案102A来保护。
第一保护层图案102A可以在隔离绝缘图案101的顶面上延伸。第三狭缝SL3A可以连接至第二开口OP2。第二开口OP2可以配置在层叠结构ST和第一源极层92之间。第二开口OP2的形状可以由加固图案95保持。
可以经由第二开口OP2去除刻蚀阻挡层EBL，以便刻蚀阻挡层EBL仅保留在加固图案95上。可以经由第二开口OP2去除部分第一存储层98。此外，可以由第二开口OP2暴露沟道层99的下部。
可以通过依次执行参考图22至图24的上述过程来形成上述结构。形成上述结构之后，可以通过从由第二开口OP2暴露沟道层99和第一源极层92生长硅来形成第二源极层103。通过控制第二源极层103被生长成的厚度，第二源极层103可以延伸至预定厚度并且可以不完全填充第二开口OP2。可以在由第二开口OP2暴露的沟道层99和第一源极层92的暴露的表面上形成第二源极层103，以便在第二源极层103的表面上形成凹部CA。凹部CA的深度可以大于每个第三牺牲层96的厚度。
参考图27，可以通过去除第一保护层图案102A由第三狭缝SL3A暴露第三牺牲层96。
参考图28，可以经由第三狭缝SL3A去除第三牺牲层96，以便可以在第二绝缘层97之间形成第三开口OP3。接下来，可以用导电材料填充第三开口OP3。导电材料可以包括低电阻金属材料，诸如钨(W)。在第三狭缝SL3A的侧壁上和第二源极层103的凹部CA表面形成所述导电材料。形成导电材料之前，可以进一步形成第二存储层105或阻挡层。阻挡层可以包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、氮化钨(WNx)等。
接下来，可以通过去除形成在第三狭缝SL3A侧壁上的导电材料来形成导电层104。导电层104可以由第三狭缝SL3A分离并且填充第三开口OP3。导电材料可以保留在凹部CA中，或可以从凹部CA完全去除，这取决于凹部CA的区域。例如，当凹部CA的深度大于第三牺牲层96的每个厚度和第三开口OP3的厚度时，凹部CA可以不完全由导电材料填充。另外，非常薄层的导电材料可以形成在凹部CA的表面。在这个例子中，通过执行刻蚀过程来去除导电材料，可以完全去除形成在凹部CA中的导电材料。即使当导电材料保留在凹部CA中时，剩余的导电材料也可以与填充第三开口OP3的导电层104分离。因此，剩余的导电材料可以不影响驱动。
接下来，可以在第三狭缝SL3A中形成狭缝绝缘层106。狭缝绝缘层106可以包括氧化物。狭缝绝缘层106可以延伸至第二源极层103的凹部CA。凹部CA可以完全由狭缝绝缘层106填充，或者包括参考图7描述的间隙。
参考图29至图31，图示了说明根据一个实施例的半导体器件的制造方法且显示了形成狭缝绝缘层的改进例子的剖视图。在下文中，省略了上述已描述的实施例的通用内容的描述。
在图29中，可以在衬底110之上形成第一绝缘层111、第一源极层112和层叠结构ST。层叠结构ST包括相互交替层叠的第二绝缘层117和导电层119。可以在第一源极层112和层叠结构ST之间形成加固图案115。可以在加固图案115上形成刻蚀阻挡层EBL。可以由加固图案115来保持层叠结构ST和第一源极层112之间的间隙。
包括第一存储层118、沟道层119和间隙填充绝缘层120的穿通结构可以穿过层叠结构ST。穿通结构可以延伸至第一源极层112。第一存储层118可以划分为保留在第一源极层112和沟道层119之间的第一部分和保留在层叠结构ST和沟道层119之间的第二部分。当***由加固图案115保持的间隙时，第一部分和第二部分可以相互分离。沟道层119的下部可以暴露在第一部分和第二部分之间。
第二狭缝SL2可以穿过层叠结构ST的上部。隔离绝缘图案121可以完全填充第二狭缝SL2。此外，隔离绝缘图案121可以延伸以覆盖层叠结构ST的顶面。第三狭缝SL3A可以穿过隔离绝缘图案121和层叠结构ST。
可以在每个沟道层119的下部表面上形成第二源极层113，所述沟道层119暴露在第一存储层118的第一部分和第二部分与第一源极层112表面之间。在第二源极层113的表面形成凹部CA。
第二存储层125可以围绕导电层124。第二存储层125可以从导电层124的表面延伸至第三狭缝SL3A的侧壁。第二存储层125可以从第三狭缝SL3A的侧壁延伸至第二源极层113的凹部CA的表面。第二存储层125可以从第三狭缝SL3A的侧壁延伸至隔离绝缘图案121的顶部。
可以利用以上参考图26至图28的上述过程形成上述结构。在形成上述结构之后，可以在第三狭缝SL3A的表面和凹部CA的表面上形成狭缝绝缘层126。根据一个实施例，狭缝绝缘层126相比以上参考图28的所述狭缝绝缘层可以具有较小厚度，以便可以开放第三狭缝SL3A的中心部。换句话说，第三狭缝SL3A可以不完全由狭缝绝缘层126来填充并且具有开放的中心部。
接下来，可以在狭缝绝缘层126上形成相对于狭缝绝缘层126具有高刻蚀选择性的保护层128。保护层128可以包括通过物理气相沉积(PVD)法形成的氮化钛(TiN)层。通过PVD法，可以形成保护层128以具有悬垂结构。保护层128还可以包括开口，第三狭缝SL3A经由此开口而开放。
参考图30，可以去除形成在第三狭缝SL3A底面的部分狭缝绝缘层126和部分第二存储层125以暴露第二源极层113。可以去除未被保护层128覆盖且暴露在第三狭缝SL3A底面的部分狭缝绝缘层126和部分第二存储层125。形成在第三狭缝SL3A侧壁和隔离绝缘图案121顶部上的狭缝绝缘层126和第二存储层125可以由保护层128来保护。因此，可以在第三狭缝SL3A的侧壁上形成具有间隔层形状的狭缝绝缘层126A。狭缝绝缘层126A可以保留在层叠结构ST之下。另外，第二存储层125可以由第二存储层图案125A分离。
参考图31，可以去除保护层128。接下来，第三狭缝SL3A开放的中心部可以由导电材料诸如金属来填充。此外，可以通过平坦化处理、诸如化学机械抛光(CMP)处理使导电材料的表面平坦化。可以执行平坦化处理直至暴露狭缝绝缘层图案126A。结果，可以在第三狭缝SL3A中形成接触第二源极层113的共源极线129。第二存储层图案125A可以由共源极线129分离。另外，狭缝绝缘图案126A也可以由共源极线129分离。
参考图32和图33，图示了说明根据一个实施例的半导体器件的制造方法且显示了形成刻蚀阻挡层和加固图案的过程的改进例子的剖面图。在下文中，省略了上述已描述的实施例的通用内容的描述。
在图32中，可以在衬底130上形成第一绝缘层131。此外，可以在第一绝缘层131上形成第一源极层132。第一源极层132可以包括导电层，上述导电层包括掺杂多晶硅层、金属层等。
接下来，可以在第一源极层132上形成第一牺牲层134。在形成第一牺牲层134之前，可以进一步形成第二牺牲层133。第一牺牲层134可以包括相对于第二牺牲层133具有高刻蚀选择性的材料。例如，第一牺牲层134可以包括无掺杂多晶硅层、掺杂多晶硅层等，第二牺牲层133可以包括氧化物或氮化物。
可以在第一牺牲层134上形成刻蚀阻挡层EBL。刻蚀阻挡层EBL可以包括相对于以下将描述的第二绝缘层137具有高刻蚀选择性的材料，以便保护第二绝缘层137。例如，刻蚀阻挡层EBL可以包括氮化物。刻蚀阻挡层EBL可以具有与第一存储层138的数据储存层相比较大的厚度。例如，刻蚀阻挡层EBL可以是数据储存层厚度的2.5倍。
接下来，第一狭缝SL1A可以穿过第一牺牲层34和刻蚀阻挡层EBL而形成。可以在第一狭缝SL1A中形成加固图案135。第一狭缝SL1A可以足够深以穿过第一牺牲层134和刻蚀阻挡层EBL而暴露第二牺牲层133、第一源极层132或第一绝缘层131。为了形成加固图案135，可以以依序方式来执行用加固层填充第一狭缝SL1A的过程以及使加固层平坦化直至暴露刻蚀阻挡层EBL的过程。加固图案135可以是绝缘层。当刻蚀阻挡层EBL具有相对于加固层的刻蚀选择性时，刻蚀阻挡层EBL可以在加固层的平坦化处理期间发挥平坦化截止层的作用。加固层可以包括相对于刻蚀阻挡层EBL具有高刻蚀选择性的氧化物。
接下来，可以在加固图案135穿过的刻蚀阻挡层EBL之上形成层叠结构ST。如以上参考图10A和图10B的描述，层叠结构ST可以包括相互交替层叠的第三牺牲层136和第二绝缘层137。
接下来，第一开口OP1可以穿过层叠结构ST、刻蚀阻挡层EBL和第一牺牲层134而形成。可以利用如以上参考图10A和图10B所述的基本上相同的过程来形成第一开口OP1。
接下来，通过执行以上参考图10A和10B的过程，可以在第一开口OP1中形成第一存储层138、沟道层139和间隙填充绝缘层140。如以上参考图17A的描述，每个第一存储层138可以包括沟道绝缘层、数据储存层和电荷阻挡层。
在图33中，可以利用以上参考图11A和图11B的过程来形成第二狭缝SL2和隔离绝缘层141。接下来，通过利用以上参考图12A和图12B的所述过程，第三狭缝SL3A可以穿过层叠结构ST而形成。接下来，可以通过经由第三狭缝SL3A去除如图32所示的第一牺牲层134来形成第二开口OP2。
接下来，可以在第三狭缝SL3A的侧壁上形成保护层142。可以利用以上参考图13的所述过程、以上参考图18和图19的所述过程或以上参考图22至图24的所述过程来形成保护层142。
在形成保护层142之后，可以通过利用以上参考图17A至17D的所述过程来去除由第二开口OP2暴露的每个第一存储层138的一部分以暴露沟道层139。如图32所示的刻蚀阻挡层EBL可以保留来避免层叠结构ST的底部第二绝缘层137的厚度损失。在暴露沟道层139之后，可以去除如图32所示的刻蚀阻挡层EBL。
接下来，可以以依序方式执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。可以根据上述实施例中的一个来执行这些过程。
例如，可以利用以上参考图15和图16的上述过程来执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。
在一个例子中，可以利用以上参考图21的上述过程来执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。
在一个例子中，可以利用以上参考图25的上述过程来执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。
在一个例子中，可以利用以上参考图26至图28的上述过程来执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。
在一个例子中，可以利用以上参考图29至图31的上述过程来执行形成第二源极层的过程、形成第二存储层的过程、形成导电层的过程、去除保护层142的过程以及形成狭缝绝缘层的过程。在这个例子中，在去除保护层142之后，可以进一步执行以上参考图31的所述形成共源极线的过程。
参考图34，图示了说明根据一个实施例的存储器***的配置的框图。
如图34所示，根据一个实施例的存储器***1000可以包括存储器件1200和控制器1100。
存储器件1200可以用作储存各种类型的数据，诸如文本、图像和软件代码。存储器件1200可以是非易失性存储器并且包括图1至图33所示的所述结构。存储器件1200可以包括定义了单元区和位于单元区两侧的接触区的衬底。存储器1200还可以包括第一源极层，形成在衬底之上；第二源极层，形成在第一源极层之上；加固图案，形成在第二源极层中；层叠结构，包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层；沟道层，穿过层叠结构和第二源极层且电耦接至源极层；以及隔离绝缘图案，穿过至少一个顶部导电层。由于存储器件1200以上述方式配置和制造，因此将省略详细描述。
控制器1100可以电耦接至主机和存储器件1200。控制器1100可以响应于主机的请求而访问存储器件1200。例如，控制器1100可以控制存储器件1200的读取、写入、擦除和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、错误校正码(ECC)电路1140和存储器接口1150。
RAM 1110可以用作CPU 1120的操作存储器、存储器件1200与主机之间的高速缓冲存储器、以及存储器件1200与主机之间的缓冲存储器。RAM 1110可以由静态随机存取存储器(SRAM)或只读存储器(RAM)替代。
CPU 1120可以配置成用于控制控制器1100的整体操作。例如，CPU 1120可以配置成操作固件、诸如存储在RAM 1110中的闪存转换层(FTL)。
主机接口1130可以与主机连接。例如，控制器1100可以通过各种接口协议与主机通信，上述各种接口协议包括通用串行总线(USB)协议、多媒体卡(MMC)协议、外设组件互连(PCI)协议、PCI-express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机***接口(SCSI)协议、增强小型磁盘接口(ESDI)协议、集成驱动电路(IDE)协议、私有协议、或它们的组合等
ECC电路1140可以利用错误校正码(ECCs)检测和校正从存储器件1200读取的数据中所包含的错误。
存储器接口1150可以与存储器件1200连接。例如，存储器接口1150可以包括NAND接口或NOR接口。
例如，控制器1100还可以包括配置为暂时储存数据的缓冲存储器。所述缓冲存储器可以暂时储存通过主机接口1130从外部传输的数据。在可替选方案中，缓冲存储器可以暂时储存通过存储器接口1150从存储器件1200传输的数据。控制器1100还可以包括储存代码数据以与主机连接的只读存储器(ROM)。
由于根据一个实施例的存储器***1000包括考虑到容易制造且具有改善的特性的存储器件1200，因此存储器***1000的特性也可以得到改善。
参考图35，图示了说明根据一个实施例的存储***的结构的框图。在下文中，省略了上述组件的重复性描述。
如图35所示，根据一个实施例的存储***1000’可以包括存储器件1200’和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150等。
存储器件1200’可以是非易失性存储器。存储器件1200’可以包括以上如图1至图31所述的存储串。另外，存储器件1200’可以包括：单元区；衬底，定义了单元区和位于单元区两侧的接触区；第一源极层，形成在衬底之上；第二源极层，形成在第一源极层之上；加固图案，形成在第二源极层中；层叠结构，包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层；沟道层，穿过层叠体和第二源极层且电耦接至第二源极层；以及隔离绝缘图案，穿过至少一个顶部导电层。由于存储器件1200’以与存储器件1200相同的方式配置和制造，因此将省略其详细描述。
存储器件1200’可以是由多个存储芯片组成的多芯片封装体。所述多个存储芯片被划分为多个组。所述多个组可以通过第一至第k信道CH1至CHk与控制器1100通信。另外，包括在一个组中的存储芯片可以适用于通过公共信道与控制器1100通信。存储***1000’可改变成使得一个存储芯片可以电耦接至单个信道。
如上所述，根据一个实施例，由于存储***1000’包括存储器件1200’，所述存储器件1200’具有改善的集成度、容易制造、且具有改善的特性，因此，存储***1000’的集成度和特性也可以得到改善。另外，由于存储器件1200’可以利用多芯片封装体而形成，因此存储***1000’的数据存储容量和驱动速度可以进一步提高。
参考图36，图示了说明根据一个实施例的计算***的结构的框图。在下文中，省略了上述组件的重复性描述。
如图36所示，根据一个实施例的计算***2000可以包括存储器件2100、CPU 2200、随机存取存储器(RAM)2300、用户接口2400、电源2500和***总线2600。
存储器件2100可以储存经由用户接口2400输入的数据以及由CPU 2200处理的数据。存储器件2100可以电耦接至CPU 2200、RAM 2300、用户接口2400和电源2500。例如，存储器件2100可以通过控制器电耦接至***总线2600，或直接电耦接至***总线2600。当存储器件2100直接电耦接至***总线2600时，控制器的功能可以由CPU 2200和RAM 2300来执行。
存储器件2100可以是非易失性存储器。存储器2100可以包括以上参考图1至图33的所述存储串。存储器件2100可以包括：衬底，其上定义了单元区和位于单元区两侧的接触区；第一源极层，形成在衬底之上；第二源极层，形成在第一源极层之上；加固图案，形成在第二源极层中；层叠体，包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层；沟道层，穿过层叠结构和第二源极层、且电耦接至第二源极层；以及隔离绝缘图案，穿过至少一个顶部导电层。由于存储器件2100以与存储器件1200或1200’相同的方式配置和制造，因此将省略其详细描述。
另外，如以上参考图35所述，存储器件2100可以是由多个存储芯片组成的多芯片封装体。
具有上述结构的计算***2000可以是诸如计算机、超级移动PC(UMPC)、工作站、上网本、个人数字助理(PDAs)、便携式计算机、网络本、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航仪、黑匣子、数字照相机、三维(3D)电视、数字录音机、数字音频播放器、数字图像记录仪、数字图像播放器、数字录像机、数字视频播放器、无线环境中的信息收发设备等电子设备的各种组件中的一种、用于家庭网络的各种电子设备中的一种、用于计算机网络的各种电子设备中的一种、用于远程信息处理网络中的各种电子设备中的一种、RFID设备、和/或用于计算***的各种设备中的一种等等。
如上所述，由于根据一个实施例的计算***2000包括具有改善的集成度、容易制造以及具有改善的特性的存储器件2100，因此计算***2000的数据存储容量和特性可以得到改善。
参考图37，描述了示出根据一个实施例的计算***的框图。
如图37所示，根据一个实施例的计算***3000可以包括具有操作***3200、应用程序3100、文件***3300和转换层3400的软件层。计算***3000可以包括诸如存储器件3500的硬件层。
操作***3200可以管理计算***3000的软件、硬件资源。操作***3200可以控制中央处理单元的程序运行。应用程序3100可以包括由计算***3000运行的各种应用程序。应用程序3100可以是由操作***3200运行的实用程序。
文件***3300可以表示逻辑结构，所述逻辑结构配置为管理存在于计算***3000中的数据、文件。文件***3300可以整理文件和数据，且根据给定规则将他们储存在存储器件3500中。文件***3300可以基于计算***3000中所使用的操作***3200来确定。例如，当操作***3200是基于Microsoft Windows的***时，文件***3300可以是文件分配表(FAT)或NT文件***(NTFS)。另外，当操作***3200是基于Unix/Linux的***时，文件***3300可以是扩展文件***(EXT)、Unix文件***(UFS)或日志文件***(JFS)。
参考图37，操作***3200、应用程序3100和文件***3300用单独的模块来描述。然而，应用程序3100和文件***3300可以包括在操作***3200中。
转换层3400可以响应于文件***3300的请求来转换适合存储器件3500的地址。例如，转换层3400可以将由文件***3300产生的逻辑地址转换为存储器件3500的物理地址。逻辑地址和物理地址的映射信息可以储存在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)、通用快闪存储链路层(ULL)等。
存储器件3500可以是非易失性存储器，且可以包括以上参考图1至图33的所述存储串。存储器件3500可以包括：衬底，其上定义了单元区和位于单元区两侧的接触区；第一源极层，形成在衬底之上；第二源极层，形成在第一源极层之上；加固图案，形成在第二源极层中；层叠体，包括在第二源极层和加固图案之上相互交替层叠的导电层和绝缘层；沟道层，穿过层叠结构和第二源极层且电耦接至第二源极层；以及隔离绝缘图案，穿过至少一个顶部导电层。由于存储器件3500以与存储器件1200、1200’或2100相同的方式配置和制造，因此将省略其详细描述。
具有上述结构的计算***3000可以分为在上层区域中执行的操作***层和在下层区域中执行的控制器层。应用程序3100、操作***3200和文件***3300可以包括在操作***层中，且由操作存储器来驱动。转换层3400可以包括在操作***层或控制器层中。
如上所述，由于根据一个实施例的计算***3000包括具有改善的集成度、容易制造以及具有改善的特性的存储器件3500，因此，进而计算***3000的数据存储容量和特性可以得到改善。
根据一个实施例，半导体器件可以包括形成在源极层上的加固图案。因此，在制造半导体器件过程期间，可以增加结构稳定性，改善制造产量。另外，可以利用保护层容易地形成电耦接至沟道层的源极层。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体器件，包括：
衬底，在所述衬底中定义了单元区和位于所述单元区两侧的接触区；
第一源极层，形成在所述衬底之上；
第二源极层，形成在所述第一源极层之上；
加固图案，形成在所述第二源极层中；
层叠结构，包括在所述第二源极层和所述加固图案之上交替地层叠的导电层和绝缘层；
沟道层，穿过所述层叠结构和所述第二源极层且电耦接至所述第二源极层；以及
隔离绝缘图案，穿过所述导电层的至少一个顶部导电层。
技术方案2.如权利要求1所述的半导体器件，其中，所述隔离绝缘图案位于所述加固图案之上且与所述加固图案重叠。
技术方案3.如权利要求1所述的半导体器件，其中，所述加固图案包括位于所述单元区和所述接触区的边界的线形图案。
技术方案4.如权利要求1所述的半导体器件，其中，所述加固图案包括位于所述单元区或所述接触区中的线形图案。
技术方案5.如权利要求4所述的半导体器件，其中，所述隔离绝缘图案与位于所述单元区中的所述线形图案重叠。
技术方案6.如权利要求1所述的半导体器件，其中，所述加固图案包括与相邻存储块之间的边界邻近的岛形图案。
技术方案7.如权利要求1所述的半导体器件，其中，所述加固图案包括绝缘材料。
技术方案8.如权利要求1所述的半导体器件，还包括：
狭缝绝缘层，所述狭缝绝缘层穿过所述层叠结构而与所述第二源极层接触，并且不与所述加固图案重叠。
技术方案9.如权利要求1所述的半导体器件，还包括：***至所述沟道层与所述层叠结构之间的存储层。
技术方案10.如权利要求1所述的半导体器件，其中，在所述沟道层的表面和所述第一源极层的表面上形成所述第二源极层以在所述第二源极层的表面定义凹部。
技术方案11.如权利要求10所述的半导体器件，还包括：填充所述第二源极层的所述凹部的狭缝绝缘层。
技术方案12.如权利要求11所述的半导体器件，还包括：形成在所述狭缝绝缘层中的间隙。
技术方案13.如权利要求1所述的半导体器件，还包括：
狭缝，穿过所述层叠结构；
狭缝绝缘层，形成在所述狭缝的侧壁上，其中，所述狭缝的中心部由所述狭缝绝缘层开放；以及
共源极线，填充所述狭缝的所述中心部且与所述第二源极层接触。
技术方案14.如权利要求1所述的半导体器件，还包括：
数据储存层，布置在每个沟道层与所述层叠结构之间；以及
刻蚀阻挡层，形成在所述加固图案与所述层叠结构之间。
技术方案15.如权利要求14所述的半导体器件，其中，所述刻蚀阻挡层具有比所述数据储存层厚的厚度。
技术方案16.一种制造半导体器件的方法，所述方法包括：
形成第一牺牲层；
形成包括交替地层叠在所述第一牺牲之上的第二牺牲层和绝缘层的层叠结构；
形成穿过所述层叠结构和所述第一牺牲层的沟道层、以及围绕所述沟道层的存储层；
形成穿过所述层叠结构的狭缝；
在所述狭缝的内壁上形成保护层；
利用所述保护层作为刻蚀阻挡物来去除所述第一牺牲层，据此形成暴露所述存储层的开口；
去除由所述开口暴露的存储层；以及
在所述开口中形成与所述沟道层接触的源极层。
技术方案17.如权利要求16所述的方法，还包括：
当去除所述存储层时，通过部分地去除未被形成在所述狭缝的侧壁上部的保护层覆盖的绝缘层而在狭缝的下部形成非平坦结构。
技术方案18.如权利要求16所述的方法，其中，形成所述保护层包括：形成锥形的保护层以使所述保护层的厚度从所述狭缝的顶部至底部逐渐减小。
技术方案19.如权利要求16所述的方法，其中，形成所述保护层包括：
在去除所述第一牺牲层之前，在所述狭缝中形成具有均匀厚度的第一保护层；
在所述第一保护层之上形成第二保护层，其中，所述第二保护层包括相对于所述第一保护层具有刻蚀选择性的材料并且具有悬垂形状；以及
去除形成在所述狭缝的底面的所述第一保护层来暴露所述第一牺牲层。
技术方案20.如权利要求19所述的方法，其中，所述第一保护层包括利用低压化学气相沉积LP-CVD法形成的氮化物层，所述第二保护层包括利用物理气相沉积PVD法形成的氮化钛层。
技术方案21.如权利要求19所述的方法，还包括：
在形成所述第二保护层之前，在所述第一保护层之上形成第三保护层，其中，所述第三保护层呈锥形，以使所述第三保护层的厚度从所述狭缝的顶部至底部逐渐减小。
技术方案22.如权利要求21所述的方法，其中，所述第三保护层包括利用等离子体增强化学气相沉积PE-CVD法形成的氮化物层。
技术方案23.如权利要求16所述的方法，还包括：在所述第一牺牲层中形成加固图案。
技术方案24.如权利要求16所述的方法，还包括：穿过所述第二牺牲层的至少一个顶部第二牺牲层的隔离绝缘图案。
技术方案25.一种制造半导体器件的方法，所述方法包括：
形成牺牲层；
在所述牺牲层中形成加固图案；
在所述牺牲层和所述加固图案之上形成层叠结构；
形成穿过所述层叠结构和所述牺牲层的沟道层；
形成穿过所述层叠结构且暴露所述牺牲层的狭缝；
经由所述狭缝去除所述牺牲层来形成开口，其中，所述开口由所述加固图案支撑；以及
形成源极层且在所述开口中与所述沟道层接触。
技术方案26.如权利要求25所述的方法，还包括：
形成穿过所述层叠结构上部且与所述加固图案重叠的隔离绝缘图案。
技术方案27.如权利要求25所述的方法，其中，所述牺牲层形成在另一源极层之上，所述源极层与所述另一源极层接触。
技术方案28.如权利要求27所述的方法，其中，形成所述源极层包括：从所述沟道层和所述另一源极层选择性地生长所述源极层。
技术方案29.如权利要求28所述的方法，其中，所述源极层形成在所述沟道层的表面和所述另一源极层的表面，以便在所述源极层的表面定义凹部。
技术方案30.如权利要求29所述的方法，还包括：
在形成所述源极层之后，在所述狭缝和所述源极层的所述凹部中形成狭缝绝缘层。
技术方案31.如权利要求30所述的方法，其中，在布置于所述凹部中的所述狭缝绝缘层中形成间隙。
技术方案32.如权利要求30所述的方法，其中，在所述狭缝的侧壁和所述凹部的表面上形成所述狭缝绝缘层来开放所述狭缝的中心部。
技术方案33.如权利要求32所述的方法，还包括：
在开放所述狭缝的所述中心部的所述狭缝绝缘层之上形成保护层；
利用所述保护层作为刻蚀阻挡物来刻蚀所述狭缝绝缘层的底面来暴露所述源极层；
去除所述保护层；以及
形成填充所述狭缝的所述中心部且与所述源极层接触的共源极线。
技术方案34.如权利要求33所述的方法，其中，所述保护层包括相对于所述狭缝绝缘层具有刻蚀选择性的材料，并且具有悬垂结构。
技术方案35.如权利要求25所述的方法，其中，每个沟道层被包括数据储存层的存储层围绕，
在形成所述牺牲层与形成所述加固图案之间或者在形成加固图案与形成所述层叠结构之间，还包括形成具有比所述数据储存层厚的厚度的刻蚀阻挡层，以及
在经由开口去除存储层的一部分之后、在形成所述源极层之前，还包括去除所述刻蚀阻挡层。

Claims (10)

1.一种半导体器件，包括：
衬底，在所述衬底中定义了单元区和位于所述单元区两侧的接触区；
第一源极层，形成在所述衬底之上；
第二源极层，形成在所述第一源极层之上；
加固图案，形成在所述第二源极层中；
层叠结构，包括在所述第二源极层和所述加固图案之上交替地层叠的导电层和绝缘层；
沟道层，穿过所述层叠结构和所述第二源极层且电耦接至所述第二源极层；以及
隔离绝缘图案，穿过所述导电层的至少一个顶部导电层。
2.如权利要求1所述的半导体器件，其中，所述隔离绝缘图案位于所述加固图案之上且与所述加固图案重叠。
3.如权利要求1所述的半导体器件，其中，所述加固图案包括位于所述单元区和所述接触区的边界的线形图案。
4.如权利要求1所述的半导体器件，其中，所述加固图案包括位于所述单元区或所述接触区中的线形图案。
5.如权利要求4所述的半导体器件，其中，所述隔离绝缘图案与位于所述单元区中的所述线形图案重叠。
6.如权利要求1所述的半导体器件，其中，所述加固图案包括与相邻存储块之间的边界邻近的岛形图案。
7.如权利要求1所述的半导体器件，其中，所述加固图案包括绝缘材料。
8.如权利要求1所述的半导体器件，还包括：
狭缝绝缘层，所述狭缝绝缘层穿过所述层叠结构而与所述第二源极层接触，并且不与所述加固图案重叠。
9.一种制造半导体器件的方法，所述方法包括：
形成第一牺牲层；
形成包括交替地层叠在所述第一牺牲之上的第二牺牲层和绝缘层的层叠结构；
形成穿过所述层叠结构和所述第一牺牲层的沟道层、以及围绕所述沟道层的存储层；
形成穿过所述层叠结构的狭缝；
在所述狭缝的内壁上形成保护层；
利用所述保护层作为刻蚀阻挡物来去除所述第一牺牲层，据此形成暴露所述存储层的开口；
去除由所述开口暴露的存储层；以及
在所述开口中形成与所述沟道层接触的源极层。
10.一种制造半导体器件的方法，所述方法包括：
形成牺牲层；
在所述牺牲层中形成加固图案；
在所述牺牲层和所述加固图案之上形成层叠结构；
形成穿过所述层叠结构和所述牺牲层的沟道层；
形成穿过所述层叠结构且暴露所述牺牲层的狭缝；
经由所述狭缝去除所述牺牲层来形成开口，其中，所述开口由所述加固图案支撑；以及
形成源极层且在所述开口中与所述沟道层接触。
CN201510398142.2A 2015-03-11 2015-07-08 半导体器件及其制造方法 Active CN105977257B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150033817 2015-03-11
KR10-2015-0033817 2015-03-11
KR1020150054732A KR20160109971A (ko) 2015-03-11 2015-04-17 반도체 장치 및 그 제조 방법
KR10-2015-0054732 2015-04-17

Publications (2)

Publication Number Publication Date
CN105977257A true CN105977257A (zh) 2016-09-28
CN105977257B CN105977257B (zh) 2021-01-26

Family

ID=56888306

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510398142.2A Active CN105977257B (zh) 2015-03-11 2015-07-08 半导体器件及其制造方法

Country Status (2)

Country Link
US (1) US9508730B2 (zh)
CN (1) CN105977257B (zh)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074934A (zh) * 2016-11-14 2018-05-25 爱思开海力士有限公司 半导体装置及其制造方法
CN108511511A (zh) * 2017-02-28 2018-09-07 东芝存储器株式会社 半导体装置及其制造方法
CN108630697A (zh) * 2017-03-21 2018-10-09 爱思开海力士有限公司 半导体器件及其制造方法
CN108666319A (zh) * 2017-03-30 2018-10-16 三星电子株式会社 半导体存储器件和制造该半导体存储器件的方法
CN109075174A (zh) * 2018-07-27 2018-12-21 长江存储科技有限责任公司 多堆叠层三维存储器件及其制造方法
CN109148472A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体装置及其制造方法
CN109509756A (zh) * 2017-09-12 2019-03-22 爱思开海力士有限公司 半导体器件及其制造方法
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110137175A (zh) * 2018-02-08 2019-08-16 中芯国际集成电路制造(上海)有限公司 三维nand存储器及其形成方法
CN110277402A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN110491878A (zh) * 2018-05-15 2019-11-22 东芝存储器株式会社 半导体存储装置
CN110600477A (zh) * 2019-08-16 2019-12-20 长江存储科技有限责任公司 光掩模、三维存储器件的制备方法及三维存储器件
CN110634874A (zh) * 2018-06-21 2019-12-31 三星电子株式会社 三维半导体存储器件
CN110854124A (zh) * 2018-08-21 2020-02-28 东芝存储器株式会社 半导体存储装置及其制造方法
CN110914989A (zh) * 2019-06-17 2020-03-24 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN111106125A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造垂直存储器装置的方法
CN111354731A (zh) * 2018-12-21 2020-06-30 三星电子株式会社 三维半导体存储器件
CN111370424A (zh) * 2020-04-16 2020-07-03 中国科学院微电子研究所 三维闪存及其制作方法
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN111863831A (zh) * 2019-04-30 2020-10-30 爱思开海力士有限公司 半导体装置的制造方法
CN111916459A (zh) * 2019-05-07 2020-11-10 爱思开海力士有限公司 半导体装置的制造方法
CN112151547A (zh) * 2020-09-23 2020-12-29 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN112310197A (zh) * 2019-08-01 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法
CN112635482A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 非易失性存储器装置及其制造方法
US10985181B2 (en) 2017-02-28 2021-04-20 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
CN112864160A (zh) * 2019-11-26 2021-05-28 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN112885839A (zh) * 2020-06-18 2021-06-01 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN113035881A (zh) * 2019-12-09 2021-06-25 爱思开海力士有限公司 半导体存储器装置以及该半导体存储器装置的制造方法
CN113284903A (zh) * 2020-02-20 2021-08-20 爱思开海力士有限公司 半导体装置以及该半导体装置的制造方法
CN113302740A (zh) * 2019-01-18 2021-08-24 美光科技公司 存储器阵列和用于形成存储器阵列的方法
CN113345906A (zh) * 2020-03-03 2021-09-03 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113629060A (zh) * 2020-05-07 2021-11-09 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN113745235A (zh) * 2019-06-17 2021-12-03 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
CN114014262A (zh) * 2021-10-13 2022-02-08 电子科技大学 一种石墨烯量子点阵列的微纳复合制备方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170104000A1 (en) * 2015-10-13 2017-04-13 Joo-Hee PARK Vertical memory devices
KR102607838B1 (ko) * 2016-06-01 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102385564B1 (ko) 2017-06-13 2022-04-12 삼성전자주식회사 반도체 소자
KR102369654B1 (ko) 2017-06-21 2022-03-03 삼성전자주식회사 반도체 장치
JP6842386B2 (ja) * 2017-08-31 2021-03-17 キオクシア株式会社 半導体装置
KR102401178B1 (ko) 2017-11-03 2022-05-24 삼성전자주식회사 3차원 반도체 소자
US10446566B2 (en) * 2017-12-15 2019-10-15 Micron Technology, Inc. Integrated assemblies having anchoring structures proximate stacked memory cells
JP2019121717A (ja) * 2018-01-09 2019-07-22 東芝メモリ株式会社 半導体記憶装置
KR102631939B1 (ko) 2018-02-07 2024-02-02 삼성전자주식회사 3차원 반도체 메모리 장치
KR102624619B1 (ko) 2018-04-30 2024-01-15 삼성전자주식회사 3차원 반도체 메모리 장치
KR102624170B1 (ko) 2018-04-30 2024-01-12 삼성전자주식회사 3차원 반도체 메모리 장치
KR102618494B1 (ko) 2018-06-15 2023-12-27 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102635659B1 (ko) * 2018-07-12 2024-02-14 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102627897B1 (ko) * 2018-09-18 2024-01-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US11121146B2 (en) * 2018-10-15 2021-09-14 Micron Technology, Inc. Forming terminations in stacked memory arrays
WO2020082252A1 (en) * 2018-10-24 2020-04-30 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and fabricating methods thereof
KR102644525B1 (ko) 2018-11-07 2024-03-07 삼성전자주식회사 수직형 반도체 소자
KR102460073B1 (ko) * 2018-12-11 2022-10-28 삼성전자주식회사 채널 홀을 갖는 반도체 소자
KR102671289B1 (ko) * 2019-04-11 2024-06-03 에스케이하이닉스 주식회사 수직형 반도체 장치 및 그 제조 방법
KR20200126826A (ko) 2019-04-30 2020-11-09 삼성전자주식회사 반도체 메모리 소자
KR20200141117A (ko) 2019-06-10 2020-12-18 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210001071A (ko) 2019-06-26 2021-01-06 삼성전자주식회사 수직형 반도체 소자
KR20210052753A (ko) 2019-10-31 2021-05-11 삼성전자주식회사 반도체 소자
KR102650930B1 (ko) * 2019-11-28 2024-03-22 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스 및 그 제조 방법
KR20210092363A (ko) * 2020-01-15 2021-07-26 삼성전자주식회사 3차원 반도체 메모리 소자
KR20210109703A (ko) 2020-02-27 2021-09-07 삼성전자주식회사 3차원 반도체 메모리 소자
US11139386B2 (en) 2020-03-03 2021-10-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20210125268A (ko) 2020-04-08 2021-10-18 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
CN111788686B (zh) * 2020-04-27 2021-08-31 长江存储科技有限责任公司 三维存储器件及用于形成其的方法
JP7311646B2 (ja) 2020-04-27 2023-07-19 長江存儲科技有限責任公司 三次元メモリデバイスおよびその形成方法
US11251190B2 (en) 2020-05-13 2022-02-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
KR20220013819A (ko) * 2020-07-27 2022-02-04 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR20220040143A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
US11723196B2 (en) 2020-10-05 2023-08-08 Micron Technology, Inc. Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related systems

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043673A1 (en) * 2010-08-20 2012-02-23 Sung-Il Chang Three-dimensional semiconductor memory device
CN103456737A (zh) * 2012-06-04 2013-12-18 爱思开海力士有限公司 半导体器件及其制造方法
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101736982B1 (ko) 2010-08-03 2017-05-17 삼성전자 주식회사 수직 구조의 비휘발성 메모리 소자
KR101809512B1 (ko) 2011-03-09 2017-12-15 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101807250B1 (ko) * 2011-07-11 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR20130072516A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20130075348A (ko) * 2011-12-27 2013-07-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
KR102103520B1 (ko) 2013-12-02 2020-04-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20150067811A (ko) 2013-12-09 2015-06-19 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20160020210A (ko) 2014-08-13 2016-02-23 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043673A1 (en) * 2010-08-20 2012-02-23 Sung-Il Chang Three-dimensional semiconductor memory device
CN103456737A (zh) * 2012-06-04 2013-12-18 爱思开海力士有限公司 半导体器件及其制造方法
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108074934A (zh) * 2016-11-14 2018-05-25 爱思开海力士有限公司 半导体装置及其制造方法
CN108074934B (zh) * 2016-11-14 2021-11-30 爱思开海力士有限公司 半导体装置及其制造方法
CN113380814A (zh) * 2017-02-28 2021-09-10 东芝存储器株式会社 半导体装置
CN113380815A (zh) * 2017-02-28 2021-09-10 东芝存储器株式会社 半导体装置
US11910608B2 (en) 2017-02-28 2024-02-20 Kioxia Corporation Semiconductor device and method for manufacturing same
CN113394225A (zh) * 2017-02-28 2021-09-14 东芝存储器株式会社 半导体装置
CN113380814B (zh) * 2017-02-28 2024-04-12 铠侠股份有限公司 半导体装置
CN108511511B (zh) * 2017-02-28 2021-06-29 东芝存储器株式会社 半导体装置及其制造方法
CN108511511A (zh) * 2017-02-28 2018-09-07 东芝存储器株式会社 半导体装置及其制造方法
US11515327B2 (en) 2017-02-28 2022-11-29 Kioxia Corporation Semiconductor device and method for manufacturing same
US10985181B2 (en) 2017-02-28 2021-04-20 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
CN113380815B (zh) * 2017-02-28 2024-04-16 铠侠股份有限公司 半导体装置
CN113394225B (zh) * 2017-02-28 2023-11-21 铠侠股份有限公司 半导体装置
CN108630697A (zh) * 2017-03-21 2018-10-09 爱思开海力士有限公司 半导体器件及其制造方法
CN108666319A (zh) * 2017-03-30 2018-10-16 三星电子株式会社 半导体存储器件和制造该半导体存储器件的方法
CN108666319B (zh) * 2017-03-30 2021-09-28 三星电子株式会社 半导体存储器件和制造该半导体存储器件的方法
CN109148472B (zh) * 2017-06-16 2023-06-16 爱思开海力士有限公司 半导体装置及其制造方法
CN109148472A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体装置及其制造方法
CN109509756A (zh) * 2017-09-12 2019-03-22 爱思开海力士有限公司 半导体器件及其制造方法
CN109509756B (zh) * 2017-09-12 2023-09-05 爱思开海力士有限公司 半导体器件及其制造方法
CN110137175A (zh) * 2018-02-08 2019-08-16 中芯国际集成电路制造(上海)有限公司 三维nand存储器及其形成方法
CN110277402A (zh) * 2018-03-13 2019-09-24 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
US11621274B2 (en) 2018-03-13 2023-04-04 SK Hynix Inc. Semiconductor device and manufacturing method of the semiconductor device
CN110491878B (zh) * 2018-05-15 2023-09-01 铠侠股份有限公司 半导体存储装置
CN110491878A (zh) * 2018-05-15 2019-11-22 东芝存储器株式会社 半导体存储装置
CN110634874B (zh) * 2018-06-21 2024-01-30 三星电子株式会社 三维半导体存储器件
CN110634874A (zh) * 2018-06-21 2019-12-31 三星电子株式会社 三维半导体存储器件
US10868031B2 (en) 2018-07-27 2020-12-15 Yangtze Memory Technologies Co., Ltd. Multiple-stack three-dimensional memory device and fabrication method thereof
US11968832B2 (en) 2018-07-27 2024-04-23 Yangtze Memory Technologies Co., Ltd. Multiple-stack three-dimensional memory device and fabrication method thereof
CN109075174A (zh) * 2018-07-27 2018-12-21 长江存储科技有限责任公司 多堆叠层三维存储器件及其制造方法
CN110854124A (zh) * 2018-08-21 2020-02-28 东芝存储器株式会社 半导体存储装置及其制造方法
CN110854124B (zh) * 2018-08-21 2023-11-24 铠侠股份有限公司 半导体存储装置及其制造方法
CN111106125A (zh) * 2018-10-29 2020-05-05 三星电子株式会社 制造垂直存储器装置的方法
CN111354731A (zh) * 2018-12-21 2020-06-30 三星电子株式会社 三维半导体存储器件
CN113302740A (zh) * 2019-01-18 2021-08-24 美光科技公司 存储器阵列和用于形成存储器阵列的方法
CN109920793A (zh) * 2019-03-29 2019-06-21 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111863831A (zh) * 2019-04-30 2020-10-30 爱思开海力士有限公司 半导体装置的制造方法
CN111863831B (zh) * 2019-04-30 2024-03-05 爱思开海力士有限公司 半导体装置的制造方法
CN111916459A (zh) * 2019-05-07 2020-11-10 爱思开海力士有限公司 半导体装置的制造方法
CN111916459B (zh) * 2019-05-07 2023-08-08 爱思开海力士有限公司 半导体装置的制造方法
CN110914989A (zh) * 2019-06-17 2020-03-24 长江存储科技有限责任公司 不具有栅极线缝隙的三维存储器件及用于形成其的方法
CN113745235A (zh) * 2019-06-17 2021-12-03 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
CN113745235B (zh) * 2019-06-17 2024-04-26 长江存储科技有限责任公司 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法
US11963356B2 (en) 2019-06-17 2024-04-16 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device without gate line slits and method for forming the same
CN112310197A (zh) * 2019-08-01 2021-02-02 爱思开海力士有限公司 半导体装置及其制造方法
CN112310197B (zh) * 2019-08-01 2024-01-26 爱思开海力士有限公司 半导体装置及其制造方法
CN110600477A (zh) * 2019-08-16 2019-12-20 长江存储科技有限责任公司 光掩模、三维存储器件的制备方法及三维存储器件
CN112635482A (zh) * 2019-10-08 2021-04-09 爱思开海力士有限公司 非易失性存储器装置及其制造方法
US11889697B2 (en) 2019-11-26 2024-01-30 SK Hynix Inc. 3D non-volatile semiconductor device and manufacturing method of the device
CN112864160A (zh) * 2019-11-26 2021-05-28 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN112864160B (zh) * 2019-11-26 2024-04-05 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN113035881B (zh) * 2019-12-09 2024-05-28 爱思开海力士有限公司 半导体存储器装置以及该半导体存储器装置的制造方法
CN113035881A (zh) * 2019-12-09 2021-06-25 爱思开海力士有限公司 半导体存储器装置以及该半导体存储器装置的制造方法
CN113284903A (zh) * 2020-02-20 2021-08-20 爱思开海力士有限公司 半导体装置以及该半导体装置的制造方法
CN113345906A (zh) * 2020-03-03 2021-09-03 美光科技公司 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN111370424B (zh) * 2020-04-16 2022-09-27 中国科学院微电子研究所 三维闪存及其制作方法
CN111370424A (zh) * 2020-04-16 2020-07-03 中国科学院微电子研究所 三维闪存及其制作方法
CN113629060A (zh) * 2020-05-07 2021-11-09 爱思开海力士有限公司 半导体装置及半导体装置的制造方法
CN112885839A (zh) * 2020-06-18 2021-06-01 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112885839B (zh) * 2020-06-18 2021-12-28 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112151547A (zh) * 2020-09-23 2020-12-29 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN114014262A (zh) * 2021-10-13 2022-02-08 电子科技大学 一种石墨烯量子点阵列的微纳复合制备方法

Also Published As

Publication number Publication date
CN105977257B (zh) 2021-01-26
US9508730B2 (en) 2016-11-29
US20160268263A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
CN105977257A (zh) 半导体器件及其制造方法
US10049743B2 (en) Semiconductor device and method of manufacturing the same
KR102343847B1 (ko) 3차원 반도체 메모리 장치
US9466612B2 (en) Semiconductor memory devices and methods of forming the same
US10199389B2 (en) Non-volatile memory device
US9515086B2 (en) Semiconductor device, electronic device, and method of fabricating the same
US8772857B2 (en) Vertical memory devices and methods of manufacturing the same
KR20150104817A (ko) 반도체 장치 및 그 제조 방법
KR20150067811A (ko) 반도체 장치 및 그 제조 방법
KR20170096733A (ko) 반도체 장치 및 그 제조 방법
KR20170086347A (ko) 반도체 장치 및 그 제조 방법
CN110349958A (zh) 三维半导体存储器件
US9153598B2 (en) Memory device comprising a memory cell and a selection transistor
US9502332B2 (en) Nonvolatile memory device and a method for fabricating the same
KR20160109971A (ko) 반도체 장치 및 그 제조 방법
KR20170073982A (ko) 반도체 장치 및 그 제조 방법
KR20170139338A (ko) 반도체 장치 및 그 제조 방법
KR20170022481A (ko) 반도체 장치 및 그 제조 방법
KR20170099209A (ko) 반도체 장치 및 그 제조 방법
JP2020184614A (ja) 半導体装置の製造方法
KR20150120031A (ko) 반도체 장치 및 그 제조 방법
KR20160045457A (ko) 반도체 장치 및 그 제조 방법
KR20170023656A (ko) 반도체 장치 및 그 제조 방법
CN112201659A (zh) 半导体装置以及制造半导体装置的方法
US11444094B2 (en) Three-dimensional semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant