KR101841770B1 - 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 - Google Patents
산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 Download PDFInfo
- Publication number
- KR101841770B1 KR101841770B1 KR1020110089280A KR20110089280A KR101841770B1 KR 101841770 B1 KR101841770 B1 KR 101841770B1 KR 1020110089280 A KR1020110089280 A KR 1020110089280A KR 20110089280 A KR20110089280 A KR 20110089280A KR 101841770 B1 KR101841770 B1 KR 101841770B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- electrode
- region
- data line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 239000010408 film Substances 0.000 claims abstract description 73
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 68
- 230000001681 protective effect Effects 0.000 claims description 27
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 8
- 239000011651 chromium Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 239000011733 molybdenum Substances 0.000 claims description 8
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 239000011787 zinc oxide Substances 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 2
- 230000007547 defect Effects 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 229910007541 Zn O Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 206010020710 Hyperphagia Diseases 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 235000020830 overeating Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 산화물 박막 트랜지스터 평판 표시장치 및 그 제조방법을 개시한다. 개시된 본 발명의 산화물 박막 트랜지스터 평판 표시장치 제조방법은, 화소 영역과 패드 콘택 영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 화소 영역과 패드 콘택 영역에 각각 게이트 전극과 링크 라인을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막기판과 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여, 화소 영역에 화소 전극을 형성하는 단계; 상기 화소 전극이 형성된 기판 상에 산화물층을 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극과 대응되는 게이트 절연막 상에 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하고, 패드 콘택 영역의 데이터 라인이 형성될 영역에 보조에치스톱퍼를 형성하는 단계; 상기와 같이 에치스톱퍼가 기판 상에 형성되면, 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 라인을 형성하는 단계; 상기 소스 및 드레인 전극이 형성된 기판 상에 보호막을 형성하고, 콘택홀 공정을 진행하여 패드 콘택 영역의 데이터 라인 상부와 링크 라인 상부를 노출하는 단계; 및 상기 콘택홀이 형성된 기판 상에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 화소 전극을 형성하고, 패드 콘택 영역에 상기 데이터 라인과 링크 라인을 연결하는 연결전극을 형성하는 단계를 포함한다.
Description
본 발명은 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그 제조방법에 관한 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치(OLED) 등이 각광 받고 있다.
유기발광 표시장치는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점이 있다. 유기발광 표시장치는 3색(R, G, B) 서브 화소로 구성된 다수의 화소들이 매트릭스 형태로 배열되고, 셀 구동부 어레이와 유기발광 어레이가 형성된 기판이 인캡슐레이션(Encapsulation)된 구조로 그 기판을 통해 빛을 방출함으로써 화상을 표시한다.
유기발광 표시장치에서 색상을 표현하기 위해서는 적, 녹, 청의 빛을 각각 발광하는 유기 발광층을 사용하게 되는데, 유기 발광층은 두 개의 전극 사이에 형성되어 유기발광다이오드를 형성한다.
또한, 유기발광 표시장치는 보다 빠른 구동 특성을 갖는 박막 트랜지스터를 요구하기 때문에 최근에는 비정질 실리콘막(a-Si)을 대신하여 IGZO(Indium Gallium Zinc Oxide)와 같은 산화막을 사용한다.
도 1은 일반적으로 사용되고 있는 평판 표시장치를 개략적으로 도시한 도면이다.
도 1에 도시된 바와 같이, 평판 표시장치(10)는 복수의 화소 부가 정의되어 영상을 표시하는 화소 영역(15)과, 상기 화소 영역(15)의 주변에 배치되는 데이터 구동회로(12)를 포함한다. 게이트 구동회로는 데이터 구동회로(12)에 포함되거나, 화소 영역(15)의 인접 영역에 형성될 수 있다.
상기 화소 영역(15)에는 서로 교차하는 게이트 라인 및 데이터 라인들에 의해 매트릭스 형상의 화소부들이 정의되며, 각 화소부에는 상기 게이트 라인 및 데이터 라인에 연결된 화소 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다.
또한, 상기 화소 영역(15)과 데이터 구동회로(12) 사이에는 다수의 링크라인들이 형성되어 있는데, 상기 다수의 링크 라인들은 화소 영역(15)으로부터 인출되는 게이트 라인 및 데이터 라인과 접속되어 있다.
특히, 다수의 링크 라인들은 저저항 배선인 게이트 라인 형성시 기판 상에 형성하는데, 데이터 라인은 절연층을 사이에 두고 게이트 라인 상층에 위치하기 때문에 패드 콘택 영역에서 연결전극에 의해 두 개의 라인을 서로 연결하고 있다.
도 2는 종래 기술에 따른 평판 표시장치의 패드 콘택 영역에서 핀홀 불량이 발생되는 모습을 도시한 도면이고, 도 3은 도 2의 X-X'와 A 영역을 절단한 단면도이다.
도 2 및 도 3을 참조하면, 화소 영역에 형성되는 TFT는 기판(100) 상에 게이트 전극(101)과, 상기 게이트 전극(101) 상부에 게이트 절연막(102)을 사이에 두고, 채널층(104)과 오믹콘택층(105)을 포함하는 액티브층과 소스/드레인 전극(107a, 107b)으로 구성된다.
또한, 평판 표시장치의 화소 영역에 형성되는 박막 트랜지스터는 드레인 전극(107b)과 화소 전극(110)이 보호막(109) 상에 형성된 콘택홀을 통해 서로 연결된다.
이와 대응되게, 패드 콘택 영역에는 화소 영역의 외곽에 형성되는 링크 라인(150)과 데이터 라인(160)이 연결전극(170)에 의해 연결된다. 4 마스크 공정의 회절 마스크 또는 하프톤 마스크를 이용하는 경우에는 상기 데이터 라인(160) 하측에는 오믹콘택층패턴(105a)과 채널층패턴(104a)이 남아 있다.
하지만, 도 2와 도 3의 패드 콘택 영역을 보면, 기판(100) 상에 형성되어 있는 링크 라인(150) 상에는 게이트 절연막(102)과 보호막(109)이 적층되어 있고, 데이터 라인(160) 상에는 보호막(109)이 형성되어 있어, 콘택홀 형성을 위한 식각 깊이가 서로 다르다.
이로 인하여, 상부에 보호막(109) 만 존재하는 데이터 라인(160)의 경우에는 과식각에 의해 핀홀(pin hole) 불량이 발생된다. 즉, 기판(100) 상에 형성된 링크라인(150)에 콘택홀을 형성하기 위해서는 게이트 절연막(102)과 보호막(109)을 모두 식각해야 하는데, 이와 대응되는 데이터 라인(160) 상에는 보호막(109)만이 존재하여 데이터 라인(160)에 형성되는 콘택홀의 경우에는 데이터 라인(160)을 뚫고 하부에 형성된 게이트 절연막(102)까지 식각되는 핀홀 불량이 발생된다.
상기 핀홀 불량은 데이터 라인(160)과 게이트 절연막(102)을 손상시켜, 콘택홀 영역에 형성되는 금속막이 단선되는 등 여러가지 불량을 야기하는 문제가 있다.
본 발명은, 박막 트랜지스터 영역에 에치스톱퍼를 형성할 때, 패드 콘택 영역의 데이터 라인 하측에 보조에치스톱퍼를 형성하여, 콘택홀 형성 공정시 데이터 라인 영역에서 발생되는 핀홀 불량을 방지한 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명은, 추가 마스크 공정 없이 보호막의 콘택홀 형성 영역에서 발생되는 핀홀(pin hole) 불량을 제거한 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 산화물 박막 트랜지스터 평판 표시장치 제조방법은, 화소 영역과 패드 콘택 영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 화소 영역과 패드 콘택 영역에 각각 게이트 전극과 링크 라인을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막기판과 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여, 화소 영역에 화소 전극을 형성하는 단계; 상기 화소 전극이 형성된 기판 상에 산화물층을 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극과 대응되는 게이트 절연막 상에 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하고, 패드 콘택 영역의 데이터 라인이 형성될 영역에 보조에치스톱퍼를 형성하는 단계; 상기와 같이 에치스톱퍼가 기판 상에 형성되면, 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 라인을 형성하는 단계; 상기 소스 및 드레인 전극이 형성된 기판 상에 보호막을 형성하고, 콘택홀 공정을 진행하여 패드 콘택 영역의 데이터 라인 상부와 링크 라인 상부를 노출하는 단계; 및 상기 콘택홀이 형성된 기판 상에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 화소 전극을 형성하고, 패드 콘택 영역에 상기 데이터 라인과 링크 라인을 연결하는 연결전극을 형성하는 단계를 포함한다.
또한, 본 발명에 따른 산화물 박막 트랜지스터 평판 표시장치 제조방법은, 화소 영역과 패드 콘택 영역으로 구분되는 기판을 제공하는 단계; 상기 기판의 화소 영역과 패드 콘택 영역에 각각 게이트 전극과 링크 라인을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막과 산화물층을 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극과 대응되는 게이트 절연막 상에 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하고, 패드 콘택 영역의 데이터 라인이 형성될 영역에 보조에치스톱퍼를 형성하는 단계; 상기와 같이 에치스톱퍼가 기판 상에 형성되면, 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 라인을 형성하는 단계; 상기 소스 및 드레인 전극이 형성된 기판 상에 제1 보호막과 투명성 도전물질로된 금속막을 연속하여 형성한 다음, 화소 영역의 제1 보호막 상에 공통 전극을 형성하는 단계; 상기 공통 전극이 형성된 기판 상에 제2 보호막을 형성하고, 콘택홀 공정을 진행하여 드레인 전극, 데이터 라인 및 링크 라인 상부에 콘택홀을 형성하는 단계; 및 상기 제2 보호막 상에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 공통 전극과 대응하는 제2 보호막 상에 화소 전극을 형성하고, 패드 콘택 영역에 상기 데이터 라인과 링크 라인을 연결하는 연결전극을 형성하는 단계를 포함한다.
또한, 본 발명의 산화물 박막 트랜지스터 평판 표시장치는, 화소 영역과 패드 콘택 영역으로 구획되는 기판; 상기 기판의 화소 영역에 게이트 전극, 게이트 절연막, 산화물로 된 채널층, 소스 및 드레인 전극을 포함한 박막 트랜지스터; 상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되면서 기판 상에 형성된 화소 전극; 상기 화소 전극 상에 보호막을 사이에 두고 형성된 공통 전극; 상기 기판의 패드 콘택 영역에 형성된 링크 라인; 상기 링크 라인의 인접 영역의 게이트 절연막 상에 형성된 데이터 라인; 상기 링크 라인과 데이터 라인을 전기적으로 연결시키는 연결전극; 및 상기 연결전극과 콘택되는 데이터 라인의 하측에 형성된 보조에치스톱퍼를 포함한다.
본 발명의 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그 제조방법은, 박막 트랜지스터 영역에 에치스톱퍼를 형성할 때, 패드 콘택 영역의 데이터 라인 하측에 보조에치스톱퍼를 형성하여, 콘택홀 형성 공정시 데이터 라인 영역에서 발생되는 핀홀 불량을 방지한 효과가 있다.
본 발명의 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그 제조방법은, 추가 마스크 공정 없이 보호막의 콘택홀 형성 영역에서 발생되는 핀홀(pin hole) 불량을 제거한 효과가 있다.
도 1은 일반적으로 사용되고 있는 평판 표시장치를 개략적으로 도시한 도면이다.
도 2는 종래 기술에 따른 평판 표시장치의 패드 콘택 영역에서 핀홀 불량이 발생되는 모습을 도시한 도면이다.
도 3은 도 2의 X-X'와 A 영역을 절단한 단면도이다.
도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 6은 본 발명의 제1 및 제2 실시예에 따른 평판 표시장치의 패드 콘택영역을 도시한 도면이다.
도 2는 종래 기술에 따른 평판 표시장치의 패드 콘택 영역에서 핀홀 불량이 발생되는 모습을 도시한 도면이다.
도 3은 도 2의 X-X'와 A 영역을 절단한 단면도이다.
도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 6은 본 발명의 제1 및 제2 실시예에 따른 평판 표시장치의 패드 콘택영역을 도시한 도면이다.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 4a 내지 도 4e를 참조하면, 화소 영역과 패드 콘택 영역으로 구분되는 기판(200)의 전면에 게이트 금속막을 형성하고, 마스크 공정을 진행하여 화소 영역에 게이트 전극(201)을 형성한다. 이때, 패드 콘택 영역에는 데이터 구동회로부와 연결되는 링크 라인들(250)을 형성한다.
상기 게이트 금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.
상기와 같이, 기판(200) 상에 게이트 전극(201)이 형성되면, 게이트 절연막(202)을 형성한다. 상기 게이트 절연막(202)은 실리콘 산화물(SiOx) 단일층을 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속으로 증착하여 형성할 수 있다.
그런 다음, 기판(200) 전면에 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여, 화소 영역에 화소 전극(209)을 형성한다. 상기 투명성 도전물질은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질일 수 있다.
상기와 같이, 기판(200) 상에 화소 전극(209)이 형성되면, 도 4c에 도시한 바와 같이, 기판(200) 상에 산화물층을 형성하고, 마스크 공정을 진행하여 상기 게이트 전극(201)과 대응되는 게이트 절연막(202) 상에 채널층(214)을 형성한다.
상기 산화물층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.
상기와 같이, 기판(200) 상에 채널층(214)이 형성되면, 도 4d에 도시한 바와 같이, 기판(200)의 전면에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(214) 상에 에치스톱퍼(230)를 형성한다. 이때, 패드 콘택 영역에서 데이터 라인이 형성되고, 링크 라인(250)과 연결을 위해 콘택홀이 형성될 영역에 보조에치스톱퍼(280)를 동시에 형성한다.
상기와 같이, 기판(200) 상에 에치스톱퍼(230)가 형성되면, 도 4e에 도시한 바와 같이, 기판(200) 전면에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(214) 양측에 소스 전극(217a)과 드레인 전극(217b)을 형성하여 박막 트랜지스터를 완성한다. 이때, 화소 영역에는 제1 스토리지 전극(220)이 형성된다.
또한, 패드 콘택 영역에는 소스 전극(217a)과 전기적으로 연결되어 있는 데이터 라인(260)이 형성된다.
상기 소스/드레인 금속막은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.
상기와 같이, 소스/드레인 전극(217a, 217b)들이 기판(200) 상에 형성되면, 도 4f에 도시한 바와 같이, 기판(200) 전면에 보호막(219)을 형성하고, 마스크 공정을 진행하여 콘택홀 공정을 진행한다.
본 발명의 제1 실시예에서는 화소전극(209)이 공통전극 하측에 형성되어, 드레인 전극(217b)과 직접 콘택되는 구조이므로 드레인 전극(217b) 영역에는 콘택홀을 형성하지 않는다.
패드 콘택 영역에는, 상기 데이터 라인(260)과 링크 라인(250)을 연결하기 위해 상기 보조에치스톱퍼(280)와 대응되는 데이터 라인(260)의 상부에 제1콘택홀(C1)을 형성하고, 링크 라인(250) 상에도 제2 콘택홀(C2)을 형성한다.
하지만, 상기 링크 라인(250) 상에는 게이트 절연막(202)와 보호막(219)이 적층되어 있고, 상기 데이터 라인(260) 상에는 보호막(219)이 형성되어 있어, 상기 제1 콘택홀(C1)과 제2 콘택홀(C2)의 식각 깊이가 서로 다르다.
따라서, 제2 콘택홀(C2)을 형성하는 동안, 데이터 라인(260)도 물리적으로 식각될 수밖에 없는데, 이때, 데이터 라인(260) 하측에 형성된 보조에치스톱퍼(280)가 게이트 절연막(202)까지 과식각되는 것을 방지한다.
따라서, 본 발명에서는 추가 마스크 공정 없이, 패드 콘택 영역에서 발생되던 핀홀 불량이 발생되지 않는다.
상기와 같이, 제1 및 제 2 콘택홀(C1, C2)들이 형성되면, 도 4g에 도시한 바와 같이, 기판(200)의 전면에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 화소 전극(209) 상부에 슬릿 형태의 공통 전극(225)들과 상기 제1 스토리지 전극(220)과 대응되는 보호막(219) 상에 제2 스토리지 전극(221)을 형성한다.
또한, 패드 콘택 영역에는 상기 데이터 라인(260)과 링크 라인(250)을 전기적으로 연결하기 위한 연결전극(235)이 형성된다.
상기 데이터 라인(260)과 링크 라인(250)들을 상기 연결전극(235)과 제1 및 제 2 콘택홀(C1, C2)을 통해 각각 전기적으로 연결된다.
본 발명의 제1 실시예는 박막 트랜지스터 영역에 에치스톱퍼를 형성할 때, 패드 콘택 영역의 데이터 라인 하측에 보조에치스톱퍼를 형성하여, 콘택홀 형성 공정시 데이터 라인 영역에서 발생되는 핀홀 불량을 방지한 효과가 있다.
또한, 본 발명의 제1 실시예는 추가 마스크 공정 없이 보호막의 콘택홀 형성 영역에서 발생되는 핀홀(pin hole) 불량을 제거한 효과가 있다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 평판 표시장치의 제조방법을 도시한 도면이다.
도 5a 내지 도 5e를 참조하면, 화소 영역과 패드 콘택 영역으로 구분되는 기판(300)의 전면에 게이트 금속막을 형성하고, 마스크 공정을 진행하여 화소 영역에 게이트 전극(301)을 형성한다. 패드 콘택 영역에는 데이터 구동회로부와 연결되는 링크 라인들(350)을 형성한다.
상기 게이트 금속막은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta) 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 등의 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.
상기와 같이, 기판(300) 상에 게이트 전극(301)이 형성되면, 게이트 절연막(302)을 형성한다. 상기 게이트 절연막(302)은 실리콘 산화물(SiOx) 단일층을 형성하거나, 실리콘 질화물(SiNx) 및 실리콘 산화물(SiOx)을 연속으로 증착하여 형성할 수 있다.
상기와 같이, 게이트 전극(301)이 형성되면, 도 5b에 도시한 바와 같이, 기판(300) 상에 산화물층을 형성하고, 마스크 공정을 진행하여 상기 게이트 전극(301)과 대응되는 게이트 절연막(202) 상에 채널층(314)을 형성한다.
상기 산화물층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO 로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.
상기와 같이, 기판(300) 상에 채널층(314)이 형성되면, 도 5c에 도시한 바와 같이, 기판(300)의 전면에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(314) 상에 에치스톱퍼(330)를 형성한다. 이때, 패드 콘택 영역에서 데이터 라인이 형성되고, 링크 라인(350)과 연결을 위해 콘택홀이 형성될 영역에 보조에치스톱퍼(380)를 동시에 형성한다.
상기와 같이, 기판(300) 상에 에치스톱퍼(330)가 형성되면, 도 5d에 도시한 바와 같이, 기판(300) 전면에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 채널층(314) 양측에 소스 전극(317a)과 드레인 전극(317b)을 형성하여 박막 트랜지스터를 완성한다. 이때, 화소 영역에는 제1 스토리지 전극(320)이 형성된다.
또한, 패드 콘택 영역에는 소스 전극(317a)과 전기적으로 연결되어 있는 데이터 라인(360)이 형성된다.
상기 소스/드레인 금속막은 알루미늄, 알루미늄 합금, 텅스텐, 구리,니켈, 크롬, 몰리브덴, 티타늄, 백금, 탄탈 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 인듐-틴-옥사이드, 인듐-징크-옥사이드와 같은 투명한 도전물질과 불투명 도전물질이 적층된 다층 구조로 형성할 수 있다.
상기와 같이, 소스/드레인 전극(317a, 317b)들이 기판(300) 상에 형성되면, 도 5e에 도시한 바와 같이, 기판(300) 전면에 제1 보호막(319)과 투명성 도전물질로된 금속막을 형성하고, 마스크 공정을 진행하여 화소 영역의 제1 보호막(319) 상에 공통전극(325)을 형성한다. 화소 영역에는 상기 제1 스토리지 전극(320)과 대응되고, 상기 공통 전극(325)와 일체로 형성되는 제2 스토리지 전극(321)이 공통전극(325)으로부터 확장 형성된다.
그런 다음, 도 5f에 도시한 바와 같이, 기판(300)의 전면에 제2 보호막(329)을 형성한 다음, 상기 드레인 전극(317b)과 대응되는 영역에 제 3 콘택홀(C3), 상기 데이터 라인(360)과 링크 라인(350)을 연결하기 위해 상기 보조에치스톱퍼(380)와 대응되는 데이터 라인(360)의 상부에 제4 콘택홀(C4)을 형성하고, 링크 라인(350) 상에도 제5 콘택홀(C5)을 형성한다.
하지만, 상기 링크 라인(350) 상에는 게이트 절연막(302)와 제1 및 제2 보호막(319, 329)이 적층되어 있고, 상기 데이터 라인(360) 상에는 제1 및 제2 보호막(319, 329)이 형성되어 있어, 상기 제4 콘택홀(C4)과 제5 콘택홀(C5)의 식각 깊이가 서로 다르다.
따라서, 제5 콘택홀(C5)을 형성하는 동안, 데이터 라인(360)도 물리적으로 식각될 수밖에 없는데, 이때, 데이터 라인(360) 하측에 형성된 보조에치스톱퍼(380)가 게이트 절연막(302)까지 과식각되는 것을 방지한다.
따라서, 본 발명에서는 추가 마스크 공정 없이, 패드 콘택 영역에서 발생되던 핀홀 불량이 발생되지 않는다.
상기와 같이, 제3, 4 및 제5 콘택홀(C3, C4, C5)들이 형성되면, 도 5g에 도시한 바와 같이, 기판(300)의 전면에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 공통 전극(325) 상부에 슬릿 형태의 화소 전극(309)을 형성한다.
또한, 패드 콘택 영역에는 상기 데이터 라인(360)과 링크 라인(350)을 전기적으로 연결하기 위한 연결전극(335)이 형성된다.
상기 데이터 라인(360)과 링크 라인(350)들을 상기 연결전극(335)과 제4 및 제 5 콘택홀(C4, C5)을 통해 각각 전기적으로 연결된다.
본 발명의 제2 실시예는 박막 트랜지스터 영역에 에치스톱퍼를 형성할 때, 패드 콘택 영역의 데이터 라인 하측에 보조에치스톱퍼를 형성하여, 콘택홀 형성 공정시 데이터 라인 영역에서 발생되는 핀홀 불량을 방지한 효과가 있다.
또한, 본 발명의 제2 실시예는 추가 마스크 공정 없이 보호막의 콘택홀 형성 영역에서 발생되는 핀홀(pin hole) 불량을 제거한 효과가 있다.
도 6은 본 발명의 제1 및 제2 실시예에 따른 평판 표시장치의 패드 콘택영역을 도시한 도면으로서, 도시된 바와 같이, 화소 영역 외곽에는 기판 상에 형성되어 있는 패드 링크 라인(PL)이 형성되어 있고, 이와 소정의 거리를 두고, 게이트 절연막 상에는 데이터 라인(DL)이 형성되어 있다.
이들은 연결전극(CE)에 의해 서로 연결되는데, 상기 연결전극(CE)은 패드 링크 라인(PL)과 데이터 라인(DL) 상에 각각 형성된 콘택홀들을 통해 패드 링크 라인(PL)과 데이터 라인(DL)에 연결된다. 과식각에 의한 핀홀 불량을 방지하기 위한 보조에치스톱퍼(AES)는 상기 데이터 라인(DL)의 콘택홀과 중첩되면서, 상기 데이터 라인(DL)의 하측에 형성된다.
이와 같이, 본 발명에서는 추가 마스크 공정 없이 콘택홀으로 인하여 발생되는 핀홀 불량 및 접속 불량을 제거한 효과가 있다.
200: 기판 201: 게이트 전극
202: 게이트 절연막 209: 화소 전극
214: 채널층 230: 에치스톱퍼
280: 보조에치스톱퍼 225: 공통전극
202: 게이트 절연막 209: 화소 전극
214: 채널층 230: 에치스톱퍼
280: 보조에치스톱퍼 225: 공통전극
Claims (13)
- 화소 영역과 패드 콘택 영역으로 구분되는 기판을 제공하는 단계;
상기 기판의 화소 영역과 패드 콘택 영역에 각각 게이트 전극과 링크 라인을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막기판과 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여, 화소 영역에 화소 전극을 형성하는 단계;
상기 화소 전극이 형성된 기판 상에 산화물층을 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극과 대응되는 게이트 절연막 상에 채널층을 형성하는 단계;
상기 채널층이 형성된 기판 상에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하고, 패드 콘택 영역의 데이터 라인이 형성될 영역에 보조에치스톱퍼를 형성하는 단계;
상기와 같이 에치스톱퍼가 기판 상에 형성되면, 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 라인을 형성하는 단계;
상기 소스 및 드레인 전극이 형성된 기판 상에 보호막을 형성하고, 콘택홀 공정을 진행하여 패드 콘택 영역의 데이터 라인 상부와 링크 라인 상부를 노출하는 단계; 및
상기 콘택홀이 형성된 기판 상에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 화소 전극을 형성하고, 패드 콘택 영역에 상기 데이터 라인과 링크 라인을 연결하는 연결전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta)과 같은 불투명 도전물질들 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제1항에 있어서, 상기 화소 전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 중 어느 하나인 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제1항에 있어서, 상기 화소 전극과 드레인 전극은 직접 콘택되는 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제1항에 있어서, 상기 보조에치스톱퍼는 상기 보호막 상에 콘택홀을 형성할 때, 상기 데이터 라인 하측의 게이트 절연막이 과식각되는 것을 방지하는 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제1항에 있어서, 상기 산화물층은 IGZO(Indium Gallium Zinc Oxide)와 같은 물질인 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 화소 영역과 패드 콘택 영역으로 구분되는 기판을 제공하는 단계;
상기 기판의 화소 영역과 패드 콘택 영역에 각각 게이트 전극과 링크 라인을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 게이트 절연막과 산화물층을 형성한 다음, 마스크 공정을 진행하여 상기 게이트 전극과 대응되는 게이트 절연막 상에 채널층을 형성하는 단계;
상기 채널층이 형성된 기판 상에 절연층을 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 에치스톱퍼를 형성하고, 패드 콘택 영역의 데이터 라인이 형성될 영역에 보조에치스톱퍼를 형성하는 단계;
상기와 같이 에치스톱퍼가 기판 상에 형성되면, 기판의 전면에 금속막을 형성한 다음, 마스크 공정을 진행하여 소스 및 드레인 전극과 데이터 라인을 형성하는 단계;
상기 소스 및 드레인 전극이 형성된 기판 상에 제1 보호막과 투명성 도전물질로된 금속막을 연속하여 형성한 다음, 화소 영역의 제1 보호막 상에 공통 전극을 형성하는 단계;
상기 공통 전극이 형성된 기판 상에 제2 보호막을 형성하고, 콘택홀 공정을 진행하여 드레인 전극, 데이터 라인 및 링크 라인 상부에 콘택홀을 형성하는 단계; 및
상기 제2 보호막 상에 투명성 도전막을 형성하고, 마스크 공정을 진행하여, 화소 영역의 공통 전극과 대응하는 제2 보호막 상에 화소 전극을 형성하고, 패드 콘택 영역에 상기 데이터 라인과 링크 라인을 연결하는 연결전극을 형성하는 단계를 포함하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제7항에 있어서, 상기 게이트 전극은 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 니켈(nickel; Ni), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 백금(platinum; Pt), 탄탈(tantalum; Ta)과 같은 불투명 도전물질들 중 어느 하나를 선택하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제7항에 있어서, 상기 화소 전극은 인듐-틴-옥사이드(Indium Tin Oxide; ITO), 인듐-징크-옥사이드(Indium Zinc Oxide; IZO) 중 어느 하나인 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제7항에 있어서, 상기 화소 전극은 상기 제1 및 제 2 보호막에 형성된 콘택홀을 통하여 상기 드레인 전극과 콘택되는 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제7항에 있어서, 상기 보조에치스톱퍼는 상기 보호막 상에 콘택홀을 형성할 때, 상기 데이터 라인 하측의 게이트 절연막이 과식각되는 것을 방지하는 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 제7항에 있어서, 상기 산화물층은 IGZO와 같은 물질인 것을 특징으로 하는 산화물 박막 트랜지스터 평판 표시장치 제조방법.
- 화소 영역과 패드 콘택 영역으로 구획되는 기판;
상기 기판의 화소 영역에 게이트 전극, 게이트 절연막, 산화물로 된 채널층, 소스 및 드레인 전극을 포함한 박막 트랜지스터;
상기 박막 트랜지스터의 드레인 전극과 전기적으로 연결되면서 기판 상에 형성된 화소 전극;
상기 화소 전극 상에 보호막을 사이에 두고 형성된 공통 전극;
상기 기판의 패드 콘택 영역에 형성된 링크 라인;
상기 링크 라인의 인접 영역의 게이트 절연막 상에 형성된 데이터 라인;
상기 링크 라인과 데이터 라인을 전기적으로 연결시키는 연결전극; 및
상기 연결전극과 콘택되는 데이터 라인의 하측에 형성된 보조에치스톱퍼를 포함하는 산화물 박막 트랜지스터를 구비한 평판 표시장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110089280A KR101841770B1 (ko) | 2011-09-02 | 2011-09-02 | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 |
| US13/587,611 US8853686B2 (en) | 2011-09-02 | 2012-08-16 | Flat panel display device with oxide thin film transistor and method for fabricating the same |
| CN201210303214.7A CN102983152B (zh) | 2011-09-02 | 2012-08-23 | 具有氧化物薄膜晶体管的平板显示器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110089280A KR101841770B1 (ko) | 2011-09-02 | 2011-09-02 | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130025764A KR20130025764A (ko) | 2013-03-12 |
| KR101841770B1 true KR101841770B1 (ko) | 2018-03-26 |
Family
ID=47752421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110089280A KR101841770B1 (ko) | 2011-09-02 | 2011-09-02 | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8853686B2 (ko) |
| KR (1) | KR101841770B1 (ko) |
| CN (1) | CN102983152B (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103325792A (zh) * | 2013-05-23 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
| KR102066020B1 (ko) * | 2013-06-28 | 2020-01-14 | 엘지디스플레이 주식회사 | 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법 |
| EP2874187B1 (en) | 2013-11-15 | 2020-01-01 | Evonik Operations GmbH | Low contact resistance thin film transistor |
| KR102068596B1 (ko) * | 2013-12-30 | 2020-01-21 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 제조방법 |
| KR101669060B1 (ko) * | 2014-05-02 | 2016-11-10 | 엘지디스플레이 주식회사 | 표시장치 및 이를 제조하는 방법 |
| KR102297760B1 (ko) * | 2014-12-31 | 2021-09-03 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터를 구비한 액정표시장치 |
| CN104617039A (zh) * | 2015-01-27 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP6587511B2 (ja) * | 2015-11-06 | 2019-10-09 | 株式会社ジャパンディスプレイ | 有機ｅｌ表示装置の製造方法 |
| CN105609567A (zh) * | 2016-03-29 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板、显示装置 |
| JP6625212B2 (ja) * | 2016-06-09 | 2019-12-25 | シャープ株式会社 | 表示装置及びその製造方法 |
| CN105895639A (zh) | 2016-06-29 | 2016-08-24 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示器件 |
| CN107017268B (zh) * | 2017-04-19 | 2019-12-20 | 京东方科技集团股份有限公司 | Pin单元器件及其制备方法和指纹识别传感器及其制备方法 |
| CN107634002A (zh) * | 2017-09-26 | 2018-01-26 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
| KR102413606B1 (ko) * | 2017-12-29 | 2022-06-24 | 엘지디스플레이 주식회사 | 구동 회로 내장형 표시패널 및 이를 이용한 영상 표시장치 |
| KR20200143565A (ko) * | 2019-06-13 | 2020-12-24 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6746959B2 (en) * | 1996-07-26 | 2004-06-08 | Lg Philips Lcd Co., Ltd. | Liquid crystal display and method |
| TWI242671B (en) * | 2003-03-29 | 2005-11-01 | Lg Philips Lcd Co Ltd | Liquid crystal display of horizontal electronic field applying type and fabricating method thereof |
| KR100538328B1 (ko) * | 2003-06-20 | 2005-12-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101076426B1 (ko) * | 2004-06-05 | 2011-10-25 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101240652B1 (ko) * | 2006-04-24 | 2013-03-08 | 삼성디스플레이 주식회사 | 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101055011B1 (ko) * | 2006-09-27 | 2011-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 |
| KR20080060861A (ko) * | 2006-12-27 | 2008-07-02 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
-
2011
- 2011-09-02 KR KR1020110089280A patent/KR101841770B1/ko active IP Right Grant
-
2012
- 2012-08-16 US US13/587,611 patent/US8853686B2/en active Active
- 2012-08-23 CN CN201210303214.7A patent/CN102983152B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8853686B2 (en) | 2014-10-07 |
| KR20130025764A (ko) | 2013-03-12 |
| US20130056726A1 (en) | 2013-03-07 |
| CN102983152A (zh) | 2013-03-20 |
| CN102983152B (zh) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101841770B1 (ko) | 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법 | |
| US10714557B2 (en) | Substrate for display device and display device including the same | |
| US9362533B2 (en) | Organic light emitting display device and method for manufacturing the same | |
| KR102137392B1 (ko) | 표시 장치 및 그 제조 방법 | |
| US8749725B2 (en) | Flat panel display apparatus and method of manufacturing the same | |
| CN102983141B (zh) | 具有氧化物薄膜晶体管的平板显示装置及其制造方法 | |
| JP2020076975A (ja) | 表示装置 | |
| KR102311454B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20200060071A (ko) | 표시 장치 | |
| KR102320187B1 (ko) | 유기발광표시장치 및 그 제조방법 | |
| KR102029389B1 (ko) | 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법 | |
| KR20220017984A (ko) | 유기발광표시장치 및 그 제조방법 | |
| CN113870693A (zh) | 显示装置和提供其的方法 | |
| KR102312576B1 (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| KR20150011868A (ko) | 유기발광다이오드소자 및 이의 제조방법 | |
| KR20210084869A (ko) | 표시 장치 | |
| KR20140077023A (ko) | 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법 | |
| KR101330376B1 (ko) | 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법 | |
| KR102517447B1 (ko) | 유기전계 발광표시장치 및 그 제조방법 | |
| US20240047615A1 (en) | Display device and method of manufacturing the same | |
| KR102173492B1 (ko) | 유기발광다이오드 표시장치 및 이의 제조방법 | |
| KR20220030492A (ko) | 표시 장치 및 표시 장치의 제조 방법 | |
| KR20110063022A (ko) | 어레이 기판 및 이의 제조 방법 | |
| KR20120002785A (ko) | 어레이 기판 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |