CN105514052B - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN105514052B
CN105514052B CN201410487436.8A CN201410487436A CN105514052B CN 105514052 B CN105514052 B CN 105514052B CN 201410487436 A CN201410487436 A CN 201410487436A CN 105514052 B CN105514052 B CN 105514052B
Authority
CN
China
Prior art keywords
basalis
those
layer
semiconductor package
package part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410487436.8A
Other languages
English (en)
Other versions
CN105514052A (zh
Inventor
张宏达
邱世冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105514052A publication Critical patent/CN105514052A/zh
Application granted granted Critical
Publication of CN105514052B publication Critical patent/CN105514052B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)

Abstract

一种半导体封装件及其制法，半导体封装件包括基底层、多个导电柱、半导体元件以及封装胶体。基底层具有相对的第一与第二表面及容置部。导电柱形成基底层的第二表面上，并具有相对的第一与第二端部，且第二端部远离基底层的第二表面。半导体元件容置于基底层的容置部内，并具有相对的主动面与被动面，且主动面外露于基底层的第一表面。封装胶体形成于基底层的第二表面上以包覆导电柱及半导体元件，并具有相对的第三与第四表面，且导电柱的第二端部外露出封装胶体的第四表面。藉此，本发明可用于具有精细间距的导电柱的半导体封装件上。

Description

半导体封装件及其制法
技术领域
本发明关于一种半导体封装件及其制法，特别是指一种具有导电柱的半导体封装件及其制法。
背景技术
目前在半导体封装件中，常以多个导通球(如焊球或凸块)作为电性连接的导电元件，并将封装胶体包覆晶片及该些导通球，且将各该导通球的两端部分别外露于该封装胶体的上下表面，再将增层结构等设置于该封装胶体上，进而透过该些导通球电性连接该晶片至该增层结构。
图1A至图1G为绘示现有技术的半导体封装件1及其制法的剖视示意图。
如图1A所示，先提供一具有第一剥离层101的第一承载板10，并设置晶片11与多个导通球12于该第一剥离层101上。该晶片11具有多个焊垫111及相对的主动面11a与被动面11b，各该导通球12具有宽度W1、及相对的第一端部12a与第二端部12b。
如图1B所示，形成一具有相对的第一表面13a与第二表面13b的封装胶体13于该第一剥离层101上，以藉由该封装胶体13包覆该晶片11及该些导通球12，并移除部分该导通球12以使其具有长度L1而外露出该第二端部12b。
如图1C所示，设置第二承载板14于图1B的封装胶体13的第二表面13b上，并将图1B的整体结构上下倒置，再去除该第一剥离层101以移除该第一承载板10。
如图1D所示，形成增层结构15于该晶片11的主动面11a与该封装胶体13的第一表面13a上。该增层结构15具有至少一介电层151、多个形成于该介电层151内的导电盲孔152、及至少一形成于该介电层151上的线路层153，且该线路层153具有多个电性接触垫154。
如图1E所示，形成绝缘保护层16于该增层结构15上，并形成多个凸块底下金属层161于该绝缘保护层16上以电性连接该些电性接触垫154。
如图1F所示，形成一具有第二剥离层171的第三承载板17于该绝缘保护层16上。
如图1G所示，将图1F的整体结构上下倒置，并移除该第二承载板14，且去除该第二剥离层171以移除该第三承载板17，再形成多个焊球18于该些凸块底下金属层161上，藉此形成半导体封装件1。
上述现有技术的缺点在于：该些导通球12的宽度W1较宽，以致其无法用于具有精细间距(fine pitch)的半导体封装件1上。另外，该半导体封装件1的制程中需使用到第三承载板17，亦会增加承载板的成本。此外，该晶片11容易受到该封装胶体13的冲击、压合或作用力而产生位移。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
本发明提供一种半导体封装件及其制法，可用于具有精细间距的导电柱的半导体封装件上。
本发明的半导体封装件，其包括：基底层，其具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部；多个导电柱，其形成于该基底层的第二表面上，各该导电柱具有相对的第一端部与第二端部，且该第二端部远离该基底层的第二表面；半导体元件，其容置于该基底层的容置部内，并具有相对的主动面与被动面，且该主动面外露于该基底层的第一表面；以及封装胶体，其形成于该基底层的第二表面上以包覆该些导电柱及该半导体元件，并具有相对的第三表面与第四表面，且该些导电柱的第二端部外露出该封装胶体的第四表面。
该基底层可为介电层、绝缘层、中介层、基板或另一封装胶体。该导电柱可为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体，且形成该导电柱的材质可为金、银、铜、锡、镍或其任意组合的合金。
该半导体封装件可包括晶种层，其形成于该导电柱的第一端部上或该导电柱与该基底层之间。
本发明另提供一种半导体封装件的制法，其包括：提供一具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部的基底层；形成多个具有相对的第一端部与第二端部的导电柱于该基底层的第二表面上，且该第二端部远离该基底层的第二表面；将具有相对的主动面与被动面的半导体元件容置于该基底层的容置部内，且该主动面外露于该基底层的第一表面；以及形成一具有相对的第三表面与第四表面的封装胶体于该基底层的第二表面上以包覆该些导电柱及该半导体元件，其中，该些导电柱的第二端部并外露出该封装胶体的第四表面。
形成该些导电柱前，可包括下列步骤：形成该具有该容置部的基底层于一第一承载板上；形成一具有多个贯穿孔的阻层于该基底层的第二表面上及对应该容置部的第一承载板上；填充导电材料于该些贯穿孔内以形成该些导电柱于该基底层的第二表面上；以及移除该阻层以外露出该些导电柱。
该半导体封装件的制法可包括：形成晶种层于该基底层的第二表面、该容置部的壁面与该第一承载板的第一剥离层上。
形成该些导电柱前，可包括下列步骤：形成该具有该容置部与多个通孔的基底层于一第一承载板上；形成具有多个贯穿孔的阻层于该基底层的第二表面上及该对应容置部的第一承载板上，其中，该些贯穿孔分别对应该些通孔；填充导电材料于该些通孔与该些贯穿孔内以形成该些导电柱于该第一承载板上，其中，部分该导电柱嵌埋于该基底层的通孔内；以及移除该阻层以外露出该导电柱未嵌埋于该基底层的通孔内的部分。
该半导体封装件的制法可包括：形成晶种层于该基底层的第二表面、该容置部的壁面、该些通孔的壁面与部分该第一承载板的第一剥离层上。
该半导体封装件的制法可包括：自该第四表面薄化该封装胶体的厚度以外露出该些导电柱的第二端部。
该半导体封装件及其制法可包括：形成第一线路层于该封装胶体的第四表面上以电性连接该些导电柱的第二端部，其中，该第一线路层具有多个第一电性接触垫。
该半导体封装件及其制法可包括：形成第一绝缘保护层于该封装胶体的第四表面上以包覆该第一线路层，其中，该第一绝缘保护层具有多个第一开孔以分别外露出该些第一电性接触垫。
该半导体封装件的制法可包括：将具有第二剥离层的第二承载板设置于该第一绝缘保护层上，供该第二剥离层包覆该第一绝缘保护层及该些外露于该第一开孔的第一电性接触垫。
该半导体封装件及其制法可包括：设置半导体装置于该第一绝缘保护层上，且该半导体装置透过多个导电元件分别电性连接该些外露于该第一开孔的第一电性接触垫。
该半导体封装件及其制法可包括：形成多个通孔于该基底层中，以分别外露出该些导电柱的第一端部。
该半导体封装件及其制法可包括：形成增层结构于该基底层的第一表面与该半导体元件的主动面上，并电性连接该增层结构至该些导电柱的第一端部及该半导体元件的焊垫，其中，该增层结构具有至少一介电层、多个导电盲孔及至少一第二线路层，且该第二线路层具有多个第二电性接触垫。
该介电层形成于该基底层的第一表面与该半导体元件的主动面上，最内层的该些导电盲孔分别电性连接该些导电柱的第一端部，且该第二线路层电性连接该些导电盲孔。
该半导体封装件及其制法可包括：形成第二绝缘保护层于最外层的该介电层与该第二线路层上，其中，该第二绝缘保护层具有多个第二开孔以分别外露出最外层的该些第二电性接触垫。
该半导体封装件及其制法可包括：将多个凸块底下金属层分别形成于该些外露于该第二开孔的第二电性接触垫上；以及形成多个焊球于该些凸块底下金属层上。
该基底层可具有多个贯穿该第一表面与该第二表面的通孔，供各该导电柱的一部分嵌埋于该基底层的对应通孔中，且该导电柱的第一端部外露于该基底层的第一表面。
该半导体封装件的制法可包括：形成粘着层于该半导体元件与该基底层之间的间隙内。
由上可知，本发明的半导体封装件及其制法中，主要是提供一具有容置部的基底层，并将多个导电柱形成于该基底层上、或将该些导电柱的一部分嵌埋于该基底层的通孔内，且将半导体元件容置于该基底层的容置部内，再以封装胶体包覆该些导电柱及该半导体元件。
因此，本发明可用于具有精细间距的导电柱的半导体封装件上，加上该半导体封装件的制程中无须使用到第三承载板，故能降低承载板的成本。
同时，该些导电柱嵌埋于该封装胶体内的长度相对较短，从而减少该些导电柱受到该封装胶体的冲击、压合或作用力而发生受损、弯折或倾斜的情形。
另外，该半导体元件可直接嵌入该基底层的容置部内，或再以该粘着层固定该半导体元件的位置，进而避免该半导体元件受到该封装胶体的冲击、压合或作用力而产生位移。
符号说明
1、2、2' 半导体封装件
10、20 第一承载板
101、201 第一剥离层
11 晶片
11a、25a 主动面
11b、25b 被动面
111、251 焊垫
12 导通球
12a、24a 第一端部
12b、24b 第二端部
13、26 封装胶体
13a、21a 第一表面
13b、21b 第二表面
14、29 第二承载板
15、30 增层结构
151、301 介电层
152、302 导电盲孔
153 线路层
154 电性接触垫
16 绝缘保护层
161、32 凸块底下金属层
17 第三承载板
171、291 第二剥离层
18、33 焊球
21 基底层
211 容置部
212 壁面
213 通孔
22 晶种层
23 阻层
231 贯穿孔
24、24’ 导电柱
25 半导体元件
26a 第三表面
26b 第四表面
27 第一线路层
271 第一电性接触垫
28 第一绝缘保护层
281 第一开孔
303 第二线路层
304 第二电性接触垫
31 第二绝缘保护层
311 第二开孔
34 半导体装置
341 导电元件
35 粘着层
351 间隙
L1、L2、L3 长度
S 切割线
W1、W2、W3、W4 宽度。
附图说明
图1A至图1G为绘示现有技术的半导体封装件及其制法的剖视示意图；
图2A至图2R为绘示本发明的半导体封装件及其制法的第一实施例的剖视示意图；以及
图3A至图3R为绘示本发明的半导体封装件及其制法的第二实施例的剖视示意图，其中，图3G'为图3G的另一实施例。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
同时，本说明书中所引用的如「上」、「一」、「第一」、「第二」、「表面」、「主动面」、「被动面」、「端部」等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2R为绘示本发明的半导体封装件2及其制法的第一实施例的剖视示意图。
如图2A所示，提供一第一承载板20且其可具有第一剥离层201，该第一剥离层201可为离型膜(release film)、胶片或粘着层等。
如图2B所示，形成基底层21于该第一剥离层201上。在其他实施例中，若该第一承载板20未具有该第一剥离层201，则可直接形成该基底层21于该第一承载板20上。
该基底层21具有相对的第一表面21a与第二表面21b、及贯穿该第一表面21a与第二表面21b的容置部211(如开孔)，该第一表面21a面向该第一剥离层201，该容置部211具有宽度W2并外露出该基底层21的壁面212及部分该第一剥离层201。
该基底层21可为介电层、绝缘层、中介层、基板或封装胶体等，且该介电层的材质可为聚酰亚胺(Polyimide,PI)、苯并环丁烯(Benezocy-clobutene,BCB)或聚对二唑苯(Polybenzoxazole,PBO)等，但不以此为限。
如图2C所示，以溅镀或其他方式，形成晶种层(seed layer)22于该基底层21的第二表面21b、该容置部211的壁面212与第一剥离层201上。该晶种层22可为导电层或溅镀材料层等。
如图2D所示，形成阻层23于该基底层21的第二表面21b及该容置部211的第一剥离层201上，并以激光钻孔或蚀刻等方式形成多个具有宽度W3的贯穿孔231于该阻层23内，以藉由该些贯穿孔231分别外露出部分该第二表面21b的晶种层22。
如图2E所示，填充导电材料于该些贯穿孔231内，以形成多个具有长度(高度)L2、宽度W3、及相对的第一端部24a与第二端部24b的导电柱24于该基底层21的第二表面21b的晶种层22上，且该第二端部24b远离该基底层21的第二表面21b。
该导电柱24的长度L2可小于现有技术图1B的导通球12的长度L1，但不以此为限。而且，该导电柱24可为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体等，形成该导电柱24的材质可为金、银、铜、锡、镍或其任意组合的合金等。
如图2F所示，移除图2E的阻层23以外露出该些导电柱24。接着，移除该些导电柱24的第一端部24a以外的晶种层22，以外露出该基底层21的部分第二表面21b、该容置部211的壁面212及该容置部211的第一剥离层201，使得该晶种层22仅形成于该些导电柱24的第一端部24a与该基底层21的第二表面21b之间。
如图2G所示，将具有多个焊垫251、相对的主动面25a与被动面25b的半导体元件25(如晶片)容置于该容置部211内并设置于该第一剥离层201上，该些焊垫251与该主动面25a外露于该基底层21的第一表面21a。该半导体元件25的宽度W4可等于或近似于该容置部211的宽度W2，使得该半导体元件25与该基底层21之间可不必具有图3G的间隙351，但不以此为限。
如图2H所示，形成一具有相对的第三表面26a与第四表面26b的封装胶体26于该基底层21的第二表面21b上，以藉由该封装胶体26包覆该些导电柱24及该半导体元件25。
如图2I所示，以研磨或其他方式，自该第四表面26b薄化该封装胶体26的厚度以外露出该些导电柱24的第二端部24b。
如图2J所示，形成第一线路层27于该封装胶体26的第四表面26b上以电性连接该些导电柱24的第二端部24b，且该第一线路层27具有多个第一电性接触垫271。
如图2K所示，形成第一绝缘保护层28于该封装胶体26的第四表面26b上以包覆该第一线路层27，其中，该第一绝缘保护层28具有多个第一开孔281以分别外露出该些第一电性接触垫271。该第一绝缘保护层28可为防焊层(solder mask)或绝缘层等。
如图2L所示，设置一具有第二剥离层291的第二承载板29于该第一绝缘保护层28上，供该第二剥离层291包覆该第一绝缘保护层28及该些外露于该第一开孔281的第一电性接触垫271。该第二剥离层291可为离型膜、胶片或粘着层等。
接着，去除图2K的第一剥离层201以移除第一承载板20，并外露出该基底层21的第一表面21a、与该半导体元件25的主动面25a及焊垫251。
如图2M所示，对图2L的整体结构上下倒置，并形成多个通孔213于该基底层21内，以藉由该些通孔213分别外露出该些导电柱24的第一端部24a或其上的晶种层22。
如图2N所示，形成增层结构30于该基底层21的第一表面21b与该半导体元件25的主动面25a上，并电性连接该增层结构30至该些导电柱24的第一端部24a的晶种层22及该半导体元件25的焊垫251。
该增层结构30可具有至少一(如二层)介电层301、多个(如三层且每层有多个)导电盲孔302、及至少一(如三层)第二线路层303，且该第二线路层303具有多个第二电性接触垫304。
在本实施例中，最内层的该介电层301形成于该基底层21的第一表面21a与该半导体元件25的主动面25a上，最内层的该些导电盲孔302分别电性连接该些导电柱24的第一端部24a的晶种层22，该第二线路层303电性连接该些导电盲孔302。
如图2O所示，形成第二绝缘保护层31于最外层的该介电层301与该第二线路层303上，且该第二绝缘保护层31具有多个第二开孔311以分别外露出最外层的该些第二电性接触垫304。接着，形成多个凸块底下金属层32于该些外露于该第二开孔311的第二电性接触垫304上。
如图2P所示，形成多个焊球33于该些凸块底下金属层32上。同时，去除图2O的第二剥离层291以移除该第二承载板29，进而外露出该第一绝缘保护层28与该些第一开孔281的第一电性接触垫271。
如图2Q所示，依据图2P的多个切割线S对其整体结构进行切单(singualtion)作业，并将切单后的结构上下倒置，以形成多个如图2Q所示的结构。
如图2R所示，设置例如为半导体晶片、半导体晶圆或半导体封装结构等的半导体装置34于该第一绝缘保护层28上，且该半导体装置34透过多个导电元件341(如焊球或焊线)分别电性连接该些外露于该第一开孔281的第一电性接触垫271，藉此形成半导体封装件2。
图3A至图3R为绘示本发明的半导体封装件2及其制法的第二实施例的剖视示意图，其中，图3G'为图3G的另一实施例。图3A至图3R的半导体封装件2'的制法大致相同于上述图2A至图2R的半导体封装件2的制法，故相同处不再重复叙述，其主要差异处如下：
在图3B中，形成具有一容置部211与多个通孔213的基底层21于第一承载板20的第一剥离层201上，且该容置部211与该些通孔213均贯穿该基底层21的第一表面21a及第二表面21b，以藉由该容置部211与该些通孔213分别外露出部分该第一剥离层201。该容置部211与该些通孔213可以激光钻孔或蚀刻等方式形成之。
在图3C中，形成晶种层22于该基底层21的第二表面21b、该容置部211的壁面212、该些通孔213的壁面与部分该第一剥离层201上。
在图3D中，形成具有多个贯穿孔231的阻层23于该晶种层22上。该些贯穿孔231均具有宽度W3并分别对应该些通孔213，且该些贯穿孔231可以激光钻孔或蚀刻等方式形成之。
在图3E中，填充导电材料于图3D的通孔213与贯穿孔231内以形成多个导电柱24’于该第一剥离层201的晶种层22上，且该导电柱24’的一部分(如下半部)嵌埋于该基底层21的通孔213内。该导电柱24’的长度L3可等于现有技术图1B的导通球12的长度L1，但不以此为限。
在图3F中，移除该阻层23以外露出该导电柱24’未嵌埋于该基底层21的通孔213内的部分(如上半部)。接着，移除该些导电柱24’以外的晶种层22，以外露出该基底层21的部分第二表面21b、该容置部211的壁面212及该容置部211的第一剥离层201，使得该晶种层22仅形成于该些导电柱24’的第一端部24a与该第一剥离层201之间、以及该基底层21的壁面与该些导电柱24’之间。
在图3G中，形成粘着层35于该容置部211的第一剥离层201上，且该粘着层35可为液态胶体或粘着材料等。接着，设置半导体元件25于该粘着层35上，该半导体元件25的宽度W4可小于该容置部211的宽度W2，使得该半导体元件25与该基底层21之间具有间隙351。该间隙351可具有微小的间距，并作为该粘着层35粘合及固定该半导体元件25之用。
在图3G'中，其为上述图3G的另一实施例，且图3G'可先将该半导体元件25设置于该容置部211的第一剥离层201上。
在图3H中，可将图3G的半导体元件25下压以接触该第一剥离层201，使得该半导体元件25的主动面25a与焊垫251外露于该基底层21的第一表面21a，并使该粘着层35改移至该半导体元件25与该基底层21之间的间隙351内。接着，对该粘着层35进行固化作业，以藉由该粘着层35贴合该半导体元件25至该基底层21的壁面212。
或者，可直接于填充液态胶体(或粘着材料)于图3G'的间隙351内，并对该液态胶体进行固化作业以形成图3H的粘着层35，以藉由该粘着层35贴合该半导体元件25至该基底层21的壁面212。
在图3I中，可将封装胶体26的第四表面26b直接齐平于该些导电柱24’的第二端部24b，故可不必进行上述图2H至图2I的薄化作业。而且，另一部分该导电柱24’嵌埋于该封装胶体26内，使得该封装胶体26内的部分该导电柱24’的长度L4小于全部该导电柱24’的长度L3，且该导电柱24’的长度L3可等于现有技术图1G的导通球12的长度L1。因此，本发明的导电柱24’嵌埋于该封装胶体26内的长度L4相对较短，从而免除或减少该导电柱24’的受损情形。
在图3M中，可将该些导电柱24’的第一端部24a的晶种层22直接外露于该基底层21的第一表面21a，故可不必形成如图2M的多个通孔213于该基底层21内。
在图3N中，可形成介电层301于该基底层21的第一表面21a、该半导体元件25的主动面25a与该粘着层35上，最内层的导电盲孔302形成于该介电层301内以电性连接该些导电柱24’的第一端部24a的晶种层22，该第二线路层303形成于该介电层301上以电性连接该些导电盲孔302。
本发明还提供一种如图2R所示的半导体封装件2。该半导体封装件2主要包括基底层21、多个导电柱24、半导体元件25以及封装胶体26。
该基底层21具有相对的第一表面21a与第二表面21b、及贯穿该第一表面21a与第二表面21b的容置部211(如开孔)。而且，该基底层21可为介电层、绝缘层、中介层、基板或封装胶体等，该介电层的材质可为聚酰亚胺(PI)、苯并环丁烯(BCB)或聚对二唑苯(PBO)等。
该些导电柱24分别形成于该基底层21的第二表面21b上，各该导电柱24具有相对的第一端部24a与第二端部24b，该第二端部24b远离该基底层21的第二表面21b。该导电柱24可具有长度(高度)L2且其可小于现有技术图1G的导通球12的长度(高度)L1，但不以此为限。该导电柱24可为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体等，形成该导电柱24的材质可为金、银、铜、锡、镍或其任意组合的合金等。
该半导体元件25容置于该基底层21的容置部211内，并具有相对的主动面25a与被动面25b，且该主动面25a外露于该基底层21的第一表面21a。
该封装胶体26形成于该基底层21的第二表面21b上以包覆该些导电柱24及该半导体元件25，并具有相对的第三表面26a与第四表面26b，且该些导电柱24的第二端部24b外露出该封装胶体26的第四表面26b。
该半导体封装件2可包括晶种层22，其形成于该导电柱24的第一端部24a上，且该晶种层22可为导电层或溅镀材料层等。同时，该基底层21可具有多个通孔213以分别外露出该些导电柱24的第一端部24a的晶种层22。
该半导体封装件2可包括第一线路层27，其形成于该封装胶体26的第四表面26b上以电性连接该些导电柱24的第二端部24b，且该第一线路层27具有多个第一电性接触垫271。
该半导体封装件2可包括第一绝缘保护层28，其形成于该封装胶体26的第四表面26b上以包覆该第一线路层27，且该第一绝缘保护层28具有多个第一开孔281以分别外露出该些第一电性接触垫271。
该半导体封装件2可包括半导体装置34，其设置于该第一绝缘保护层28上，并透过多个导电元件341(如焊球或焊线)分别电性连接该些外露于该第一开孔281的第一电性接触垫271。该半导体装置34可为半导体晶片、半导体晶圆或半导体封装结构等。
该半导体封装件2可包括增层结构30，其形成于该基底层21的第一表面21a与该半导体元件25的主动面25a上，并电性连接该些导电柱24的第一端部24a及该半导体元件25的焊垫251。该增层结构30可具有至少一(如二层)介电层301、多个(如三层且每层有多个)导电盲孔302及至少一(如三层)第二线路层303，且该第二线路层303具有多个第二电性接触垫304。
在本实施例中，该介电层301形成于该基底层21的第一表面21a与该半导体元件25的主动面25a上，最内层的该些导电盲孔302形成于该基底层21的通孔213内，以藉由该些导电盲孔302分别电性连接该些导电柱24的第一端部24a的晶种层22，且最内层的该第二线路层303形成于基底层21的第一表面21a以电性连接该些导电盲孔302。
该半导体封装件2可包括第二绝缘保护层31，其形成于最外层的该介电层301与该第二线路层303上，且该第二绝缘保护层31具有多个第二开孔311以分别外露出最外层的该些第二电性接触垫304。
该半导体封装件2可包括多个凸块底下金属层32与多个焊球33，该些凸块底下金属层32分别形成于该些外露于该第二开孔311的第二电性接触垫304上，且该些焊球33分别形成于该些凸块底下金属层32上。
本发明另提供一种如图3R所示的半导体封装件2'。图3R的半导体封装件2'大致相同于上述图2R的半导体封装件2，故相同处不再重复叙述，其主要差异处如下：
在图3R中，该基底层21可具有多个贯穿基底层21的第一表面21a与第二表面21b的通孔213，部分该导电柱24’嵌埋于该基底层21的通孔213内，另一部分该导电柱24’嵌埋于该封装胶体26内，且该导电柱24’的第一端部24a外露于该基底层21的第一表面21a。该晶种层22形成于该导电柱24’的第一端部24a、及该基底层21与该导电柱24’之间。
因该导电柱24’被嵌埋于该封装胶体26内的长度L4小于该导电柱24’的长度L3，且该导电柱24’的长度L3可等于现有技术图1G的导通球12的长度L1。因此，本发明的导电柱24’嵌埋于该封装胶体26内的长度L4相对较短，从而免除或减少该导电柱24’的受损情形。
该介电层301形成于该基底层21的第一表面21a、该半导体元件25的主动面25a与该粘着层35上，最内层的导电盲孔302形成于该介电层301内以电性连接该些导电柱24’的第一端部24a的晶种层22，该第二线路层303形成于该介电层301上以电性连接该些导电盲孔302。
该半导体封装件2'可包括粘着层35，形成于该半导体元件25与该基底层21之间的间隙351内，见图3G或图3G'。
由上可知，本发明的半导体封装件及其制法中，主要是提供一具有容置部的基底层，并将多个导电柱形成于该基底层上、或将该些导电柱的一部分嵌埋于该基底层的通孔内，且将半导体元件容置于该基底层的容置部内，再以封装胶体包覆该些导电柱及该半导体元件。
因此，本发明可用于具有精细间距的导电柱的半导体封装件上，加上该半导体封装件的制程中无须使用到第三承载板，故能降低承载板的成本。
同时，该些导电柱嵌埋于该封装胶体内的长度相对较短，从而减少该些导电柱受到该封装胶体的冲击、压合或作用力而发生受损、弯折或倾斜的情形。
另外，该半导体元件可直接嵌入该基底层的容置部内，或再以该粘着层固定该半导体元件的位置，进而避免该半导体元件受到该封装胶体的冲击、压合或作用力而产生位移。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (31)

1.一种半导体封装件，其包括：
基底层，其具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部；
多个导电柱，其形成于该基底层的第二表面上，各该导电柱具有相对的第一端部与第二端部，且该第二端部远离该基底层的第二表面；
半导体元件，其容置于该基底层的容置部内，并具有相对的主动面与被动面，且该半导体元件的主动面齐平于该基底层的第一表面；以及
封装胶体，其形成于该基底层的第二表面上以包覆该些导电柱及该半导体元件，并具有相对的第三表面与第四表面，且该些导电柱的第二端部外露出该封装胶体的第四表面。
2.如权利要求1所述的半导体封装件，其特征为，该基底层为介电层、绝缘层、中介层、基板或另一封装胶体。
3.如权利要求1所述的半导体封装件，其特征为，该导电柱为圆柱体、椭圆柱体、方形柱体、多边形柱体或球形柱体，且形成该导电柱的材质为金、银、铜、锡、镍或其任意组合的合金。
4.如权利要求1所述的半导体封装件，其特征为，该半导体封装件还包括晶种层，其形成于该导电柱的第一端部上、或该导电柱与该基底层之间。
5.如权利要求1所述的半导体封装件，其特征为，该半导体封装件还包括第一线路层，其形成于该封装胶体的第四表面上以电性连接该些导电柱的第二端部，且该第一线路层具有多个第一电性接触垫。
6.如权利要求5所述的半导体封装件，其特征为，该半导体封装件还包括第一绝缘保护层，其形成于该封装胶体的第四表面上以包覆该第一线路层，且该第一绝缘保护层具有多个第一开孔以分别外露出该些第一电性接触垫。
7.如权利要求6所述的半导体封装件，其特征为，该半导体封装件还包括半导体装置，其设置于该第一绝缘保护层上，并透过多个导电元件分别电性连接该些外露于该第一开孔的第一电性接触垫。
8.如权利要求1所述的半导体封装件，其特征为，该基底层还具有多个通孔以分别外露出该些导电柱的第一端部。
9.如权利要求1所述的半导体封装件，其特征为，该半导体封装件还包括增层结构，其形成于该基底层的第一表面与该半导体元件的主动面上，并电性连接该些导电柱的第一端部及该半导体元件的焊垫，该增层结构具有至少一介电层、多个导电盲孔及至少一第二线路层，且该第二线路层具有多个第二电性接触垫。
10.如权利要求9所述的半导体封装件，其特征为，该介电层形成于该基底层的第一表面与该半导体元件的主动面上，最内层的该些导电盲孔分别电性连接该些导电柱的第一端部，且该第二线路层电性连接该些导电盲孔。
11.如权利要求10所述的半导体封装件，其特征为，该半导体封装件还包括第二绝缘保护层，其形成于最外层的该介电层与该第二线路层上，且该第二绝缘保护层具有多个第二开孔以分别外露出最外层的该些第二电性接触垫。
12.如权利要求11所述的半导体封装件，其特征为，该半导体封装件还包括多个凸块底下金属层与多个焊球，该些凸块底下金属层分别形成于该些外露于该第二开孔的第二电性接触垫上，且该些焊球分别形成于该些凸块底下金属层上。
13.如权利要求1所述的半导体封装件，其特征为，该基底层还具有多个贯穿该第一表面与该第二表面的通孔，部分该导电柱嵌埋于该基底层的通孔内，且该导电柱的第一端部外露于该基底层的第一表面。
14.如权利要求1所述的半导体封装件，其特征为，该半导体封装件还包括粘着层，其形成于该半导体元件与该基底层之间的间隙内。
15.一种半导体封装件的制法，其包括：
提供一具有相对的第一表面与第二表面、及贯穿该第一表面与第二表面的容置部的基底层；
形成多个具有相对的第一端部与第二端部的导电柱于该基底层的第二表面上，且该第二端部远离该基底层的第二表面；
将具有相对的主动面与被动面的半导体元件容置于该基底层的容置部内，且该半导体元件的主动面齐平于该基底层的第一表面；以及
形成一具有相对的第三表面与第四表面的封装胶体于该基底层的第二表面上以包覆该些导电柱及该半导体元件，其中，该些导电柱的第二端部并外露出该封装胶体的第四表面。
16.如权利要求15所述的半导体封装件的制法，其特征为，形成该些导电柱前，还包括下列步骤：
形成该具有该容置部的基底层于一第一承载板上；
形成一具有多个贯穿孔的阻层于该基底层的第二表面上及对应该容置部的第一承载板上；
填充导电材料于该些贯穿孔内以形成该些导电柱于该基底层的第二表面上；以及
移除该阻层以外露出该些导电柱。
17.如权利要求16所述的半导体封装件的制法，其特征为，该制法还包括形成晶种层于该基底层的第二表面、该容置部的壁面与该第一承载板的第一剥离层上。
18.如权利要求15所述的半导体封装件的制法，其特征为，形成该些导电柱前，还包括下列步骤：
形成该具有该容置部与多个通孔的基底层于一第一承载板上；
形成具有多个贯穿孔的阻层于该基底层的第二表面上及对应该容置部的第一承载板上，其中，该些贯穿孔分别对应该些通孔；
填充导电材料于该些通孔与该些贯穿孔内以形成该些导电柱于该第一承载板上，其中，部分该导电柱嵌埋于该基底层的通孔内；以及
移除该阻层以外露出该导电柱未嵌埋于该基底层的通孔内的部分。
19.如权利要求18所述的半导体封装件的制法，其特征为，该制法还包括形成晶种层于该基底层的第二表面、该容置部的壁面、该些通孔的壁面与部分该第一承载板的第一剥离层上。
20.如权利要求15所述的半导体封装件的制法，其特征为，还包括自该第四表面薄化该封装胶体的厚度以外露出该些导电柱的第二端部。
21.如权利要求15所述的半导体封装件的制法，其特征为，该制法还包括形成第一线路层于该封装胶体的第四表面上以电性连接该些导电柱的第二端部，其中，该第一线路层具有多个第一电性接触垫。
22.如权利要求21所述的半导体封装件的制法，其特征为，该制法还包括形成第一绝缘保护层于该封装胶体的第四表面上以包覆该第一线路层，其中，该第一绝缘保护层具有多个第一开孔以分别外露出该些第一电性接触垫。
23.如权利要求22所述的半导体封装件的制法，其特征为，该制法还包括将具有第二剥离层的第二承载板设置于该第一绝缘保护层上，供该第二剥离层包覆该第一绝缘保护层及该些外露于该第一开孔的第一电性接触垫。
24.如权利要求22所述的半导体封装件的制法，其特征为，该制法还包括设置半导体装置于该第一绝缘保护层上，且该半导体装置透过多个导电元件分别电性连接该些外露于该第一开孔的第一电性接触垫。
25.如权利要求24所述的半导体封装件的制法，其特征为，该制法还包括形成多个通孔于该基底层中，以分别外露出该些导电柱的第一端部。
26.如权利要求15所述的半导体封装件的制法，其特征为，该制法还包括形成增层结构于该基底层的第一表面与该半导体元件的主动面上，并电性连接该增层结构至该些导电柱的第一端部及该半导体元件的焊垫，其中，该增层结构具有至少一介电层、多个导电盲孔及至少一第二线路层，且该第二线路层具有多个第二电性接触垫。
27.如权利要求26所述的半导体封装件的制法，其特征为，该介电层形成于该基底层的第一表面与该半导体元件的主动面上，最内层的该些导电盲孔分别电性连接该些导电柱的第一端部，且该第二线路层电性连接该些导电盲孔。
28.如权利要求27所述的半导体封装件的制法，其特征为，该制法还包括形成第二绝缘保护层于最外层的该介电层与该第二线路层上，其中，该第二绝缘保护层具有多个第二开孔以分别外露出最外层的该些第二电性接触垫。
29.如权利要求28所述的半导体封装件的制法，还包括：
将多个凸块底下金属层分别形成于该些外露于该第二开孔的第二电性接触垫上；以及
形成多个焊球于该些凸块底下金属层上。
30.如权利要求15所述的半导体封装件的制法，其特征为，该基底层还具有多个贯穿该第一表面与该第二表面的通孔，供各该导电柱的一部分嵌埋于该基底层的对应通孔中，且该导电柱的第一端部外露于该基底层的第一表面。
31.如权利要求15所述的半导体封装件的制法，其特征为，该制法还包括形成粘着层于该半导体元件与该基底层之间的间隙内。
CN201410487436.8A 2014-09-10 2014-09-22 半导体封装件及其制法 Active CN105514052B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103131117 2014-09-10
TW103131117A TWI584430B (zh) 2014-09-10 2014-09-10 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
CN105514052A CN105514052A (zh) 2016-04-20
CN105514052B true CN105514052B (zh) 2018-05-15

Family

ID=55438193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410487436.8A Active CN105514052B (zh) 2014-09-10 2014-09-22 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US9659806B2 (zh)
CN (1) CN105514052B (zh)
TW (1) TWI584430B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552282B (zh) * 2014-11-03 2016-10-01 矽品精密工業股份有限公司 封裝結構及其製法
CN109037179B (zh) * 2017-06-08 2021-07-06 矽品精密工业股份有限公司 电子封装件及其制法
US10361139B2 (en) * 2017-11-16 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10811298B2 (en) * 2018-12-31 2020-10-20 Micron Technology, Inc. Patterned carrier wafers and methods of making and using the same
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11495472B2 (en) * 2020-04-16 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondutor packages and methods of forming same
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982878A (zh) * 2010-02-05 2011-03-02 日月光半导体制造股份有限公司 嵌入式组件基板及其制造方法
CN103579204A (zh) * 2012-07-18 2014-02-12 台湾积体电路制造股份有限公司 包括电容器的封装结构及其形成方法
CN103811448A (zh) * 2012-11-07 2014-05-21 台湾积体电路制造股份有限公司 弯曲轮廓的堆叠封装件接头

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
US9064936B2 (en) * 2008-12-12 2015-06-23 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
JP2011009514A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法
TWI492349B (zh) * 2010-09-09 2015-07-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
TWI418009B (zh) * 2011-12-08 2013-12-01 Unimicron Technology Corp 層疊封裝的封裝結構及其製法
TWI473217B (zh) * 2012-07-19 2015-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9818734B2 (en) * 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9319401B2 (en) * 2014-01-27 2016-04-19 Bank Of America Corporation System and method for cross-channel authentication
KR20150091932A (ko) * 2014-02-04 2015-08-12 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9362161B2 (en) * 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
TWI591762B (zh) * 2014-06-30 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US10453785B2 (en) * 2014-08-07 2019-10-22 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming double-sided fan-out wafer level package
TWI584387B (zh) * 2014-08-15 2017-05-21 矽品精密工業股份有限公司 封裝結構之製法
TWI548043B (zh) * 2014-11-17 2016-09-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI571983B (zh) * 2014-11-25 2017-02-21 矽品精密工業股份有限公司 電子封裝件及其製法
TWI559488B (zh) * 2014-12-27 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982878A (zh) * 2010-02-05 2011-03-02 日月光半导体制造股份有限公司 嵌入式组件基板及其制造方法
CN103579204A (zh) * 2012-07-18 2014-02-12 台湾积体电路制造股份有限公司 包括电容器的封装结构及其形成方法
CN103811448A (zh) * 2012-11-07 2014-05-21 台湾积体电路制造股份有限公司 弯曲轮廓的堆叠封装件接头

Also Published As

Publication number Publication date
TWI584430B (zh) 2017-05-21
US20160071784A1 (en) 2016-03-10
CN105514052A (zh) 2016-04-20
TW201611214A (zh) 2016-03-16
US9659806B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
CN105514052B (zh) 半导体封装件及其制法
TWI533771B (zh) 無核心層封裝基板及其製法
JP3960479B1 (ja) 両面電極構造の半導体装置の製造方法
US10867907B2 (en) Package substrate and method of fabricating the same
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
CN104851842B (zh) 包括嵌入式表面安装器件的半导体器件及其形成方法
JP6254801B2 (ja) 半導体パッケージ
CN104025285B (zh) 多管芯封装结构
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
CN104347528B (zh) 半导体封装件及其制法
TW200915525A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
CN106252333B (zh) 多元件封装体与其制备方法
CN105633055B (zh) 半导体封装结构的制法
CN108962840A (zh) 电子封装件及其制法
CN104103531A (zh) 封装结构及其制作方法
CN103579171A (zh) 半导体封装件及其制造方法
TW201507098A (zh) 半導體裝置及其製造方法
CN104124212B (zh) 半导体封装件及其制法
CN103227164A (zh) 半导体封装构造及其制造方法
JP2017011075A (ja) 電子部品装置及びその製造方法
CN107403768A (zh) 包括贯穿模球连接体的半导体封装及其制造方法
CN106409813B (zh) 多元件封装体及其制备方法
CN102800633A (zh) 半导体组件结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant