CN107403768A - 包括贯穿模球连接体的半导体封装及其制造方法 - Google Patents

包括贯穿模球连接体的半导体封装及其制造方法 Download PDF

Info

Publication number
CN107403768A
CN107403768A CN201710152289.2A CN201710152289A CN107403768A CN 107403768 A CN107403768 A CN 107403768A CN 201710152289 A CN201710152289 A CN 201710152289A CN 107403768 A CN107403768 A CN 107403768A
Authority
CN
China
Prior art keywords
layer
semiconductor devices
tmbc
interconnection structure
connecting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710152289.2A
Other languages
English (en)
Inventor
成基俊
金钟薰
郑然丞
崔亨硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107403768A publication Critical patent/CN107403768A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

包括贯穿模球连接体的半导体封装及其制造方法。提供了一种制造半导体封装的结构和方法。该方法包括：将第一半导体器件和贯穿模球连接体(TMBC)设置在互连结构层的第一表面上；在互连结构层的第一表面上使模塑层凹陷以暴露各个TMBC的一部分；将外连接体附接至TMBC的暴露部分；以及将第二半导体器件安装在与模塑层相反的互连结构层的第二表面上。

Description

包括贯穿模球连接体的半导体封装及其制造方法
技术领域
本公开的实施方式涉及半导体封装，更具体地讲，涉及包括贯穿模球连接体的半导体封装及其制造方法。
背景技术
在电子行业中，随着多功能、较大存储容量和较小电子***或产品的发展，越来越需要包括多个半导体器件的单个统一封装。单个统一封装可被设计为减小封装的总尺寸并且具有各种功能。单个统一封装可被实现为包括具有不同功能的多个半导体芯片。这是为了一次处理大量数据。已提出了***封装(SIP)以提供单个统一封装。例如，许多努力集中在将至少一个微处理器和至少一个存储器芯片集成在单个***封装中。
发明内容
根据实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：在虚设晶圆上形成包括导电迹线图案和介电层的互连结构层；将载体晶圆附接至互连结构层的与虚设晶圆相反的第二表面；去除虚设晶圆以暴露互连结构层的与载体晶圆相反的第一表面；将至少一个第一半导体器件和贯穿模球连接体(TMBC)安装在互连结构层的第一表面上；在互连结构层的第一表面上使模塑层凹陷以暴露各个贯穿模球连接体(TMBC)的一部分；将外连接体分别附接至贯穿模球连接体(TMBC)的暴露部分；去除载体晶圆以暴露互连结构层的第二表面；以及将第二半导体器件安装在互连结构层的第二表面上。
根据另一实施方式，提供了一种制造半导体封装的方法。该方法包括以下步骤：将第一半导体器件和贯穿模球连接体(TMBC)安装在互连结构层的第一表面上；在互连结构层的第一表面上使模塑层凹陷以暴露各个贯穿模球连接体(TMBC)的一部分；将外连接体分别附接至贯穿模球连接体(TMBC)的暴露部分；以及将第二半导体器件安装在互连结构层的与第一半导体器件相反的第二表面上。
根据另一实施方式，一种半导体封装包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的与第一半导体器件相邻的第一表面上；模塑层，其被设置在互连结构层的第一表面上以暴露各个贯穿模球连接体(TMBC)的一部分；外连接体，分别附接至贯穿模球连接体(TMBC)的暴露部分；以及第二半导体器件，其被设置在互连结构层的与第一半导体器件相反的第二表面上。各个贯穿模球连接体(TMBC)包括铜球。
根据另一实施方式，提供了一种包括半导体封装的存储卡。该半导体封装包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的与第一半导体器件相邻的第一表面上；模塑层，其被设置在互连结构层的第一表面上以暴露各个贯穿模球连接体(TMBC)的一部分；外连接体，分别附接至贯穿模球连接体(TMBC)的暴露部分；以及第二半导体器件，其被设置在所述互连结构层的与第一半导体器件相反的第二表面上。各个贯穿模球连接体(TMBC)包括铜球。
根据另一实施方式，提供了一种包括半导体封装的电子***。该半导体封装包括：第一半导体器件，其被设置在互连结构层的第一表面上；贯穿模球连接体(TMBC)，其被设置在互连结构层的与第一半导体器件相邻第一表面上；模塑层，其被设置在互连结构层的第一表面上以暴露各个贯穿模球连接体(TMBC)的一部分；外连接体，分别附接至贯穿模球连接体(TMBC)的暴露部分；以及第二半导体器件，其被设置在互连结构层的与第一半导体器件相反的第二表面上。各个贯穿模球连接体(TMBC)包括铜球。
附图说明
鉴于附图和所附详细描述，本公开的各种实施方式将变得更显而易见，附图中：
图1至图19是示出根据实施方式的半导体封装的制造方法的横截面图；
图20是示出根据实施方式的半导体封装的横截面图；
图21是示出图20的半导体封装中所包括的半导体器件的横截面图；
图22是示出一般半导体封装的缺陷的横截面图；
图23是示出根据另一实施方式的半导体封装的横截面图；
图24是示出采用包括根据一些实施方式的至少一个封装的存储卡的电子***的框图；以及
图25是示出包括根据一些实施方式的至少一个封装的电子***的框图。
具体实施方式
本文所使用的术语可对应于考虑其在实施方式中的功能而选择的词，术语的含义可根据实施方式所属领域的普通技术人员而不同地解释。如果被详细定义，则术语可根据所述定义来解释。除非另外定义，否则本文所使用的术语(包括技术术语和科学术语)具有与实施方式所属领域的普通技术人员通常理解的含义相同的含义。
将理解，尽管本文中可使用术语第一、第二、第三等来描述各种元件，这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件相区分。这些术语仅用于将一个元件区别于另一元件，而非用于仅定义元件本身或者意指特定顺序。
根据以下实施方式的半导体封装可对应于***封装(SIP)。各个半导体封装可被实现为包括多个半导体器件，其中的至少两个半导体器件被设计为具有不同的功能。可通过利用划片工艺将包括电子电路的诸如晶圆的半导体基板分离成多片(具有半导体晶片形状或半导体芯片形状)来获得半导体器件。另选地，各个半导体器件可具有包括封装基板和安装在封装基板上的半导体晶片的封装形式。各个半导体器件可包括垂直地层叠以具有三维结构的多个半导体晶片，所述多个半导体晶片可通过穿透所述多个半导体晶片的硅穿孔(TSV)来彼此电连接。半导体晶片可对应于包括集成在半导体基板上的动态随机存取存储器(DRAM)电路、静态随机存取存储器(SRAM)电路、闪存电路、磁随机存取存储器(MRAM)电路、电阻随机存取存储器(ReRAM)电路、铁电随机存取存储器(FeRAM)电路或者相变随机存取存储器(PcRAM)电路的存储器芯片。半导体芯片或半导体封装可用在诸如移动电话的通信***、与生物技术或保健关联的电子***或者可穿戴电子***中。
在一些实施方式中，半导体芯片可对应于具有***芯片(SoC)形式的逻辑芯片。SoC可以是包括微处理器、微控制器、数字信号处理核心或者接口的专用集成电路(ASIC)芯片。SoC可包括中央处理单元(CPU)或者图形处理单元(GPU)。为了SoC高速操作，SoC必须高速地与存储数据的存储器芯片通信。即，可能需要短接口路径和高信号带宽以改进SoC的操作速度。例如，如果GPU芯片和高带宽存储器(HBM)芯片垂直地层叠在单个SIP中，则可减小GPU芯片与HBM芯片之间的接口路径以改进GPU芯片的操作速度。
在电子***中，存储器芯片与处理器芯片之间的通信中的瓶颈现象可能使电子***的性能劣化。因此，可采用诸如HBM芯片的高性能存储器芯片作为电子***的存储器芯片。HBM芯片可被配置为包括利用TSV技术垂直地层叠的多个存储器晶片以获得其高带宽。HBM芯片可包括垂直地层叠的多个TSV，其连接至各个存储器晶片以独立地控制相应存储器晶片。各个存储器晶片可被配置为包括两个存储器通道，可能需要充当输入/输出(I/O)引脚的多个TSV(例如，一百二十八个TSV)以用于各个存储器通道的操作。因此，由四个层叠的存储器晶片组成的HBM芯片可包括一千零二十四个TSV以独立地控制八个存储器通道。在这种情况下，八个存储器通道中的一个可通过TSV与八个存储器通道中的另一个独立地通信。因此，由于各个存储器通道通过TSV独立地并且直接地接收或输出信号，所以HBM芯片的信号带宽可加宽。
然而，如果TSV的数量增加以改进HBM芯片的带宽，则包括在HBM芯片中的互连线或焊盘的间距大小会减小。因此，以下实施方式提供具有利用互连结构层将存储器芯片电连接至ASIC芯片的配置的各种SIP，所述互连结构层利用能够形成精细图案的晶圆处理技术来实现。
贯穿说明书，相同的标号表示相同的元件。因此，即使没有参照附图提及或描述标号，也可参照另一附图提及或描述该标号。另外，即使图中未示出标号，也可参照另一附图提及或描述它。
图1至图19是示出根据实施方式的半导体封装的制造方法的横截面图。
图1示出在虚设晶圆900上形成互连结构层100的步骤。虚设晶圆900可以是具有彼此相反的第一表面901和第二表面902的晶圆。互连结构层100可形成在虚设晶圆900的第一表面901上。互连结构层100可利用硅处理技术或半导体处理技术来形成。互连结构层100可通过顺序地或交替地层叠多个介电层和多个导电层来形成。在这种情况下，包括在互连结构层100中的各个导电层可在层叠之后进行构图。互连结构层100可被形成为具有面向并接触虚设晶圆900的第一表面901的第一表面101并且具有与虚设晶圆900相反的第二表面102。多层互连结构可被设置在互连结构层100中以将设置在互连结构层100的第一表面101上的一些构件彼此电连接。互连结构层100可被形成为包括将导电迹线图案彼此电绝缘或物理上分离的多个层叠的介电层。
当形成互连结构层100时虚设晶圆900可用作支撑物或基板。虚设晶圆900可以是硅晶圆(硅晶圆可为裸露的)。另选地，虚设晶圆900可为非半导体晶圆。例如，虚设晶圆900可以是包括绝缘材料或介电材料的晶圆。在一些实施方式中，虚设晶圆900可以是蓝宝石晶圆或绝缘体硅(SOI)晶圆。如果裸硅晶圆用作虚设晶圆900，则互连结构层100可利用半导体晶圆处理设备和半导体晶圆处理技术来形成。
尽管以下结合晶圆处理技术描述用于形成互连结构层100的工艺，但本公开不限于此。例如，互连结构层100可通过改变或修改以下实施方式中所使用的工艺顺序或图案形状来形成。虚设晶圆900可提供具有平坦表面轮廓的第一表面901。因此，互连结构层100可被形成为包括具有精细间距的导电迹线图案。
图2至图4是示出互连结构层100的一部分并且示出形成互连结构层100的步骤的放大图。如图2所示，第一外导电迹线图案110可形成在虚设晶圆900的第一表面901上。具体地讲，诸如金属层的导电层可形成在虚设晶圆900的第一表面901上，并且导电层可利用光刻工艺和蚀刻工艺进行构图以形成第一外导电迹线图案110。第一外导电迹线图案110可由铜(Cu)层或铝(Al)层形成。
第一外导电迹线图案110可与包括在互连结构层100中的一些互连线相反应。第一外导电迹线图案110可被形成为具有焊盘形状。第一外导电迹线图案110可包括第一图案112以及具有基本上与第一图案112相同的形状的第二图案113。第一外导电迹线图案110的第一图案112和第二图案113可连接至如稍后所述设置的第一半导体器件。第一外导电迹线图案110还可包括第三图案114以及具有基本上与第三图案114相同的形状的第四图案115。第一外导电迹线图案110的第三图案114和第四图案115可连接至如稍后所述设置的外连接体(例如，焊球)。第一外导电迹线图案110的第三图案114和第四图案115可被形成为间距(或宽度)大于第一外导电迹线图案110的第一图案112和第二图案113的间距(或宽度)。因为虚设晶圆900的表面平整度比PCB更好地限定，所以即使第三图案114和第四图案115的间距不同于第一图案112和第二图案113的间距，所有第一外导电迹线图案110也可被构图以与在一般印刷电路板(PCB)上形成印刷电路图案的情况相比具有相反更精细的间距，。
如图3所示，第一介电层191可形成在虚设晶圆900的第一表面901上以覆盖第一外导电迹线图案110并使其彼此绝缘。第一介电层191可被形成为包括各种介电材料中的至少一种。例如，第一介电层191可由层间介电(ILD)层或金属间介电(IMD)层(由氧化硅层、氮化硅层或者诸如聚酰亚胺层的聚合物层组成)形成。第一介电层191可利用层压工艺、沉积工艺或涂覆工艺来形成。
第一内导电迹线图案120可形成在第一介电层191上。第一内导电迹线图案120可被形成为向第一外导电迹线图案110提供布线。例如，第一内导电迹线图案120可被形成为通过基本上穿透第一介电层191的通孔191v电连接至第一外导电迹线图案110。与第一内导电迹线图案120之一对应的第一图案120A可被形成为用作将第一外导电迹线图案110的第二图案113电连接至第一外导电迹线图案110的第三图案114的水平互连部分161。
如图4所示，第二介电层193可形成在第一介电层191上以覆盖第一内导电迹线图案120并且使其彼此绝缘。第二介电层193可被形成为包括各种介电材料中的至少一种。第二内导电迹线图案130可形成在第二介电层193上。第二内导电迹线图案130可被形成为向第一内导电迹线图案120提供布线。一些第二内导电迹线图案130可被形成为通过基本上穿透第二介电层193的通孔电连接至一些第一内导电迹线图案120。
第三介电层194可形成在第二介电层193上以覆盖第二内导电迹线图案130并使其彼此绝缘。第三介电层194可被形成为包括各种介电材料中的至少一种。第三内导电迹线图案140可形成在第三介电层194上。第三内导电迹线图案140可被形成为提供第二内导电迹线图案130的布线。一些第三内导电迹线图案140可被形成为通过基本上穿透第三介电层194的通孔电连接至一些第二内导电迹线图案130。
第四介电层195可形成在第三介电层194上以覆盖第三内导电迹线图案140并使其彼此绝缘。第四介电层195可被形成为包括各种介电材料中的至少一种。第二外导电迹线图案150可被形成为穿透第四介电层195。第二外导电迹线图案150可分别电连接至一些第三内导电迹线图案140。第一内导电迹线图案120之一、第二内导电迹线图案130之一以及第三内导电迹线图案140之一可构成将第一外导电迹线图案110的第一图案112之一电连接至第二外导电迹线图案150之一的第一垂直互连部分162。第一内导电迹线图案120中的另一个、第二内导电迹线图案130中的另一个以及第三内导电迹线图案140中的另一个可构成将第一外导电迹线图案110的第四图案115之一电连接至第二外导电迹线图案150之一的第二垂直互连部分163。
第一介电层至第四介电层191、193、194和195可构成使迹线图案110、120、130、140和150彼此绝缘的互连结构层100的主体。
图5示出在互连结构层100的第二表面102上形成第一凸块焊盘250的步骤，图6是示出图5所示的互连结构层100的一部分的放大图。如图5和图6所示，第一凸块焊盘250可形成在互连结构层100上。第一凸块焊盘250可以是如稍后所述安置诸如凸块的连接体的焊盘。第一凸块焊盘250可被形成为与第二外导电迹线图案150交叠。第一凸块焊盘250可分别电连接至第二外导电迹线图案150。第一凸块焊盘250中的一个焊盘250A可电连接至第一垂直互连部分162，第一凸块焊盘250中的另一焊盘250B可电连接至第二垂直互连部分163。第一凸块焊盘250可利用镀覆工艺来形成。第一凸块焊盘250可被形成为包括铜(Cu)。
图7是示出将载体晶圆800附接至与虚设晶圆900相反的互连结构层100的第二表面102的步骤的横截面图。在一个示例中，互连结构层100的第二表面102上的第一凸块焊盘250可在载体晶圆800被附接至互连结构层100的第二表面102之前形成。载体晶圆800可利用临时粘合层810接合至互连结构层100以保护第一凸块焊盘250。载体晶圆800可在后续工艺中用作用于抓握互连结构层100的支撑物。
图8是示出暴露互连结构层100的第一表面101的步骤的横截面图。具体地讲，可将虚设晶圆900从互连结构层100去除以暴露与载体晶圆800相反的互连结构层100的第一表面101。更具体地讲，可对虚设晶圆900进行磨削以减小虚设晶圆900的厚度，并且可对虚设晶圆900的剩余部分进行蚀刻以暴露互连结构层100的第一表面101。结果，可通过对虚设晶圆900进行磨削和蚀刻将互连结构层100与虚设晶圆900分离。
图9是示出在互连结构层100的第一表面101上形成第二凸块焊盘230的步骤的横截面图，图10是图9所示的互连结构层100的一部分的放大图。如图9和图10所示，第二凸块焊盘230可形成在互连结构层100的第一表面101上。诸如凸块的连接体可在后续工艺中安置并接合至第二凸块焊盘230。第二凸块焊盘230可被形成为分别与第一外导电迹线图案110的第一图案112和第二图案113交叠。第二凸块焊盘230可分别电连接至第一图案112和第二图案113。第二凸块焊盘230中的一个焊盘230A可电连接至第一垂直互连部分162，第二凸块焊盘230中的另一焊盘230B可电连接至水平互连部分161。第二凸块焊盘230可通过镀覆铜材料来形成。
图11是示出在互连结构层100的第一表面101上形成第三凸块焊盘240的步骤的横截面图，图12是图11所示的互连结构层100的一部分的放大图。如图11和图12所示，第三凸块焊盘240可形成在互连结构层100的第一表面101上。第三凸块焊盘240可被形成为具有与第二凸块焊盘230的间距不同的间距。例如，第三凸块焊盘240可被形成为具有大于第二凸块焊盘230的间距的间距。第三凸块焊盘240可形成为具有厚度不同于第二凸块焊盘230的厚度的导电层。例如，第三凸块焊盘240可被形成为包括厚度大于第二凸块焊盘230的厚度的铜层。
第三凸块焊盘240可被形成为分别与第一外导电迹线图案110的第三图案114和第四图案115交叠。第三凸块焊盘240可分别电连接至第三图案114和第四图案115。第三凸块焊盘240的一个焊盘240A可电连接至水平互连部分161，第三凸块焊盘240中的另一焊盘240B可电连接至第二垂直互连部分163。第三凸块焊盘240可通过镀覆铜材料来形成。
图13是示出将至少一个第一半导体器件300安装在互连结构层100的第一表面101上的步骤的横截面图。第一半导体器件300可利用第一芯片连接体630接合至第二凸块焊盘230。第一芯片连接体630可以是诸如微凸块的导电连接构件。第一半导体器件300中的一个可电连接至第三凸块焊盘240中的焊盘240A。例如，第一半导体器件300中的一个可通过第一芯片连接体630中的一个、第二凸块焊盘230中的一个(图12的230B)和水平互连部分(图12的161)电连接至第三凸块焊盘240。水平互连部分(图12的161)可由第一外导电迹线图案110的第二图案113中的一个、第一内导电迹线图案120的第一图案(图12的120A)和第一外导电迹线图案110的第三图案114中的一个组成。第一半导体器件300中的至少一个可电连接至第一凸块焊盘250中的一个或更多个焊盘。第一半导体器件300中的至少一个可通过第一芯片连接体630中的一个、第二凸块焊盘230中的另一个(图12的230A)和第一垂直互连部分(图12的162)电连接至第一凸块焊盘250中的一个或更多个焊盘。第一半导体器件300可以是存储器装置。例如，第一半导体器件300可以是DRAM装置。
图14是示出将至少一个贯穿模球连接体(TMBC)410B安装在互连结构层100的第一表面101上的步骤的横截面图。具体地讲，TMBC 410B可分别附接至第三凸块焊盘240。各个TMBC 410B可具有球形，例如铜球形。包含锡(Sn)的焊球具有约220摄氏度的低熔点。因此，基于锡(Sn)的焊球可不适合于TMBC 410B。铜球可具有比基于锡(Sn)的焊球的熔点高的熔点。因此，铜球可适合于TMBC 410B。另外，铜球可具有比基于锡(Sn)的焊球的电导率高的电导率。因此，铜球可更适合于TMBC 410B。涂覆有焊料层的铜球可分别被挑选并放置在第三凸块焊盘240上。随后，铜球可利用回流焊工艺接合至第三凸块焊盘240以提供附接至第三凸块焊盘240的TMBC 410B。涂覆在TMBC 410B铜球上的焊料层可包括镍焊料层或镍层。镍焊料层可以是例如镍-磷(Ni-P)层。在一些其它实施方式中，可在不使用涂覆有焊料层的铜球的情况下在第三凸块焊盘240的表面上形成焊料层，并且焊料层可回流以将TMBC 410B设置在第三凸块焊盘240上。
TMBC 410B距互连结构层100的第一表面101的高度H1可大于安装在第二凸块焊盘230上的第一半导体器件300的高度H2。为了设定大于高度H2的高度H1，具有相反长的直径的铜球可用于形成TMBC 410B，或者可增加第三凸块焊盘240的厚度。结果，TMBC 410B的下端410L可位于比第一半导体器件300的表面301低的水平。即，TMBC 410B可从第一半导体器件300向下突出。
图15是示出在互连结构层100的第一表面101上形成模塑层450A的步骤的横截面图。模塑层450A可利用晶圆模塑工艺来形成以覆盖TMBC 410B和第一半导体器件300。模塑层450A可由诸如环氧模塑料(EMC)材料的模塑构件形成。例如，EMC材料可被加热至约180摄氏度的铸模温度以提供液态EMC材料，液态EMC材料可涂覆并铸模在互连结构层100的第一表面101上以覆盖TMBC 410B和第一半导体器件300。经铸模的EMC材料453可通过铸模后固化工艺来固化以形成模塑层450A。铸模后固化工艺可在低于铸模温度的约175摄氏度的固化温度下执行。由于TMBC 410B的铜球的熔点高于模塑温度和固化温度，所以即使执行铸模工艺和铸模后固化工艺，TMBC 410B也可能没有转变。一般基于锡(Sn)的焊球可具有相反低的熔点。因此，如果TMBC 410B由基于锡(Sn)的焊球形成而不使用铜球，则在铸模工艺和铸模后固化工艺期间TMBC 410B可转变。因此，TMBC 410B可利用铜球而非基于锡(Sn)的焊球来形成，以提供稳定的球连接体。
图16是示出暴露TMBC 410B的表面410T的步骤的横截面图。具体地讲，包括互连结构层100的第一表面101上的模塑层450A的模塑材料453可凹陷(recess)以暴露各个TMBC410B的一部分。在模塑材料453凹陷的同时，TMBC 410B的暴露部分可被去除以提供TMBC410B的暴露和平坦的表面410T。可利用磨削工艺而使模塑层450A凹陷以提供模塑层450。在这种情况下，TMBC 410B的下端410L可在磨削工艺期间被去除。结果，TMBC 410B的表面410T可通过去除模塑层450A的一部分来暴露。由于在模塑层450A凹陷的同时TMBC 410B的下端410L被去除，所以TMBC 410B的暴露表面410T可具有平坦表面轮廓。可使模塑材料453凹陷以形成暴露第一半导体器件300的表面301的模塑层450A。由于在模塑层450A凹陷之后第一半导体器件300的表面301被暴露，所以从第一半导体器件300生成的热可有效地辐射到外部空间中。在模塑层450A凹陷以提供模塑层450的同时，第一半导体器件300可被部分地去除以使得第一半导体器件300的暴露表面301可与凹陷的模塑层450A的底表面451共面。结果，第一半导体器件300的暴露表面301、模塑层450A的凹陷表面的底表面451以及TMBC410B的暴露且平坦的表面410T可彼此共面。
图17是示出在TMBC 410B上形成外连接体420的步骤的横截面图。外连接体420可分别接合至TMBC 410B的暴露表面410T。各个外连接体420可具有焊球形状。外连接体420可由包括锡(Sn)、银(Ag)和铜(Cu)的基于锡的焊料形成。
图18是示出使载体晶圆800从互连结构层100脱离的步骤的横截面图。可通过降低临时粘合层(图17的810)的粘合强度来使载体晶圆800从互连结构层100脱离。例如，可通过将紫外(UV)线照射到临时粘合层(图17的810)上或者通过对临时粘合层(图17的810)施加热来使载体晶圆800从互连结构层100脱离。如果载体晶圆800从互连结构层100脱离，则互连结构层100的第二表面102和第一凸块焊盘250可暴露。
图19是示出将第二半导体器件500(可以是微处理器)设置在互连结构层100的第二表面102上的步骤的横截面图。具体地讲，第二半导体器件500可利用第二芯片连接体650来接合至第一凸块焊盘250。第二芯片连接体650可以是诸如微凸块的导电连接构件。第二半导体器件500可通过第一垂直互连部分(图12的162)电连接至第一半导体器件300。更具体地讲，第二半导体器件500可通过第二芯片连接体650、第一凸块焊盘250中的一些(图12的250A)、将第一外导电迹线图案110的第一图案112连接至一些第二外导电迹线图案150的一些第一垂直互连部分(图12的162)以及第二凸块焊盘230中的一些(图12的230A)电连接至第一半导体器件300。外连接体420可连接至被设置为与第二半导体器件500垂直地交叠的第二垂直互连部分(图12的163)。第二半导体器件500可通过与第一半导体300断开连接的其它第二垂直互连部分(图12的163)来电连接至一些外连接体420。更具体地讲，第二半导体器件500可通过一些第二芯片连接体650、第一凸块焊盘250中的一些(图12的250A)、将第一外导电迹线图案110的第二图案113连接至一些第二外导电迹线图案150的一些第二垂直互连部分(图12的163)以及第二凸块焊盘230中的一些(图12的230A)电连接至一些外连接体420。
在第二半导体器件500接合至第一凸块焊盘250之前，互连结构层100和模塑层450可通过划片工艺来分离成多片。第二半导体器件500可接合至任一片互连结构层100的第一凸块焊盘250以提供包括附接至互连结构层100的第一表面101和第二表面102的第一半导体器件300和第二半导体器件500的半导体封装10。
图20是示出根据实施方式的半导体封装10的结构的横截面图。图21是示出包括在图20的半导体封装10中的第一半导体器件300之一的横截面图。图20所示的半导体封装10可利用参照图1至图19描述的制造工艺来实现。在半导体封装10中，第二半导体器件500可被安装在与第一半导体器件300相反的互连结构层100的第二表面102上。由于第二半导体器件500利用焊接工艺通过第二芯片连接体650接合至第一凸块焊盘250，所以第二半导体器件500可被安装在互连结构层100的第二表面102上。第一半导体器件300可被设置在互连结构层100的第一表面101上。第一半导体器件300可被并排设置在互连结构层100的第一表面101上。由于第一半导体器件300利用焊接工艺通过第一芯片连接体630接合至第二凸块焊盘230，所以第一半导体器件300可被安装在互连结构层100的第一表面101上。
第二半导体器件500可具有不同于第一半导体器件300的功能，第一半导体器件300和第二半导体器件500可构成单个统一***封装(CIP)。第二半导体器件500或者各个第一半导体器件300可包括诸如硅基板的半导体基板(未示出)、诸如晶体管的有源装置(未示出)以及互连层。有源装置可形成在半导体基板上，并且互连层可形成在有源装置和半导体基板上。互连层可被形成为包括层间介电(ILD)层或金属间介电(IMD)层。第二半导体器件500可以是执行逻辑运算的逻辑器件，第一半导体器件300可以是用于存储数据的存储器器件。
第二半导体器件可以是例如中央处理单元(CPU)或者图形处理单元(GPU)。第二半导体器件500可按照包括保护芯片的模塑构件的芯片形式或者封装形式来提供。第二半导体器件500可被设置在互连结构层100的第二表面102上，并且第一半导体器件300可被设置在与第二半导体器件500相反的互连结构层100的第一表面101上。第二半导体器件500可被垂直地层叠在第一半导体器件300上。第二半导体器件500可通过接口物理层(PHY)与第一半导体器件300信号通信。由于第二半导体器件500被垂直地层叠在第一半导体器件300上，所以第二半导体器件500与各个第一半导体器件300之间的信号路径的长度可减小，以改进半导体封装10的操作速度。如果第二半导体器件500包括GPU并且第一半导体器件300是存储器装置，则第二半导体器件500与各个第一半导体器件300之间的信号路径的长度可减小，以改进包括GPU的半导体封装10的图像数据处理速度。
如图21所示，第一半导体器件300可包括垂直地层叠的多个半导体晶片310、300A、300B、300C和300D。例如，主晶片310、第一从晶片300A、第二从晶片300B、第三从晶片300C和第四从晶片300D可顺序地向下层叠。多个晶片310、300A、300B、300C和300D可通过硅通孔(TSV)结构彼此电连接，其包括TSV 311、321A、321B和321C、内部互连线312、322A、322B和322C以及连接凸块330。第一半导体器件300还可包括覆盖从晶片300A、300B、300C和300D的侧壁的侧模塑部330M。与第三从晶片300C相反的第四从晶片300D的顶表面300T可暴露，以改进半导体封装10的热发射效率。第四从晶片300D的顶表面300T可与第一半导体器件300的顶表面301(如图14中看到的下表面)相反应。与从晶片300A、300B、300C和300D相反的主晶片310的表面303也可暴露，并且第一芯片连接体630可附接至主晶片310的表面303。包括多个半导体晶片310、300A、300B、300C和300D的第一半导体器件300可以是诸如高宽带存储器(HBM)装置的高性能存储器装置。
在半导体封装10中，TMBC 410B可被设置在互连结构层100的第一表面101上。TMBC410B可被设置在互连结构层100的第一表面101上以与第一半导体器件300相邻。在一个示例中，第一凸块焊盘和第二凸块焊盘(图20的250和230)可在第一半导体器件300之前形成，并且TMBC 410B可被安装在互连结构层100的第一表面101上。各个TMBC 410B可包括铜球。在一些实施方式中，各个TMBC 410B可包括垂直地层叠以具有柱形的多个铜球。TMBC 410B可分别接合至第三凸块焊盘240。因此，TMBC 410B可通过第三凸块焊盘240电连接至互连结构层100。
在半导体封装10中，可设置模塑层450以覆盖互连结构层100的第一表面101并且填充TMBC 410B与第一半导体器件300之间的空间。外连接体420可分别附接至TMBC 410B。TMBC 410B可基本上穿透模塑层450以将互连结构层100电连接至外连接体420。TMBC 410B的下表面410T可在模塑层450的底表面暴露并且可具有平坦表面轮廓。由于TMBC 410B的下表面410T平坦，所以诸如焊球的外连接体420可更容易地附接至TMBC 410B的下表面410T。
互连结构层100可包括设置在介电体中的信号路径160(即，互连部分)。互连部分160可包括水平互连部分161，各个水平互连部分161将第二凸块焊盘230之一电连接至第三凸块焊盘240之一。互连部分160还可包括第一垂直互连部分162，各个第一垂直互连部分162将第二凸块焊盘230之一电连接至第一凸块焊盘250之一。另外，互连部分160还可包括第二垂直互连部分163，各个第二垂直互连部分163将第三凸块焊盘240之一电连接至第一凸块焊盘250之一。水平互连部分161可将第一半导体器件300电连接至一些外连接体420，第一垂直互连部分162可将第一半导体器件300电连接至第二半导体器件500，第二垂直互连部分163可将第二半导体器件500电连接至一些外连接体420。
半导体封装10的互连结构层100可通过沉积介电层和导电层并且通过对介电层和导电层进行构图来形成。因此，互连结构层100的厚度可减小。该互连结构层100可利用诸如晶圆处理技术或者硅处理技术的精细构图技术来形成。因此，互连部分160可被形成为包括具有精细间距的多个互连线。
图22是在与TMBC 410B对应的TMBC 410由焊球形成的情况下缺陷半导体封装的一部分的横截面图。由于TMBC 410被设置为基本上穿透模塑层450，可能重要的是防止在形成模塑层450的同时生成缺陷。
如果TMBC 410由焊球形成，则当外连接体(图20的420)附接至焊球410时焊球可能脱离模塑层450。外连接体(图20的420)可利用回流焊工艺附接至焊球410。在这种情况下，焊球410可能熔融并且模塑层450可能膨胀。因此，由于通过回流焊工艺而生成的热以及施加至焊球410的压力，至少一些焊球410可能不期望地脱离模塑层450。这是因为包含基于锡的焊料的焊球410可具有约220摄氏度的相反低的熔点。如果至少一个焊球410被去除，则模塑层450中可能提供空隙410V。
焊球410的损失可导致焊球410的连接故障。然而，根据实施方式，TMBC 410可由熔点高于锡(Sn)材料的熔点的金属球或无焊金属球形成，其中无焊金属球不包含焊料。因此，可防止在模塑层450中形成空隙410V。在一些实施方式中，TMBC 410可由熔点是锡(Sn)材料的至少两倍的金属球形成。例如，各个TMBC 410可被形成为包括铜球。在这种情况下，TMBC410还可具有高电导率以减小TMBC 410的电阻。铜球可涂覆有镍层或镍焊料层。
图23是示出根据另一实施方式的半导体封装20的横截面图。半导体封装20可被配置为包括封装基板700以及安装在封装基板700上的半导体封装10(示出于图19和图20)。封装基板700可将半导体封装10电连接至电子产品。封装基板700可包括诸如焊球的连接体710。封装基板700可以是印刷电路板(PCB)。半导体封装20还可包括利用热界面材料层740附接至第二半导体器件500的散热器750。散热器750也可利用硬化剂730附接至封装基板700。半导体封装10可被设置在被散热器750、硬化剂730和封装基板700环绕的空间中。
图24是示出包括存储卡7800的电子***的框图，该存储卡7800包括根据实施方式的至少一个半导体封装。存储卡7800包括诸如非易失性存储器装置的存储器7810以及存储器控制器7820。存储器7810和存储器控制器7820可存储数据或读取存储的数据。存储器7810和/或存储器控制器7820包括根据一些实施方式的至少一个半导体封装。
存储器7810可包括本公开的实施方式的技术所应用于的非易失性存储器装置。存储器控制器7820可控制存储器7810，使得响应于来自主机7830的读/写请求读出所存储的数据或者存储数据。
图25是示出包括根据实施方式的至少一个封装的电子***8710的框图。电子***8710可包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可通过提供数据移动的通路的总线8715彼此耦合。
在实施方式中，控制器8711可包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同的功能的逻辑装置。控制器8711或存储器8713可包括根据本公开的实施方式的一个或更多个半导体封装。输入/输出装置8712可包括选自键区、键盘、显示装置、触摸屏等中的至少一个。存储器8713是用于存储数据的装置。存储器8713可存储将要由控制器8711等执行的数据和/或命令。
存储器8713可包括诸如DRAM的易失性存储器装置和/或诸如闪存的非易失性存储器装置。例如，闪存可被安装到诸如移动终端或台式计算机的信息处理***。闪存可构成固态盘(SSD)。在这种情况下，电子***8710可在闪存***中稳定地存储大量数据。
电子***8710还可包括接口8714，其被配置为向通信网络发送数据以及从通信网络接收数据。接口8714可以是有线型或无线型。例如，接口8714可包括天线或者有线或无线收发器。
电子***8710可被实现为移动***、个人计算机、工业计算机或者执行各种功能的逻辑***。例如，移动***可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐***和信息发送/接收***中的任一个。
如果电子***8710是能够执行无线通信的设备，则电子***8710可用在诸如CDMA(码分多址)、GSM(全球移动通信***)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDAM(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)的通信***中。
为了例示性目的公开了本公开的实施方式。本领域技术人员将理解，在不脱离本公开和附图的范围和精神的情况下，可进行各种修改、添加和替代。
相关申请的交叉引用
本申请要求2016年5月18日提交的韩国专利申请No.10-2016-0061098的优先权，其整体以引用方式并入本文。

Claims (20)

1.一种半导体封装，所述半导体封装包括：
第一半导体器件，所述第一半导体器件被设置在互连结构层的第一表面上；
贯穿模球连接体(TMBC)，所述贯穿模球连接体(TMBC)被设置在所述互连结构层的与所述第一半导体器件相邻的所述第一表面上，其中，各个所述贯穿模球连接体(TMBC)包括铜球；
模塑层，所述模塑层被设置在所述互连结构层的所述第一表面上以暴露各个所述贯穿模球连接体(TMBC)的一部分；
外连接体，所述外连接体分别附接至所述贯穿模球连接体(TMBC)的暴露部分；以及
第二半导体器件，所述第二半导体器件被设置在所述互连结构层的与所述第一半导体器件相反的第二表面上。
2.根据权利要求1所述的半导体封装，其中，所述互连结构层包括：
介电体；
第一垂直互连部分，所述第一垂直互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述第二半导体器件；
第二垂直互连部分，所述第二垂直互连部分被设置在所述介电体中以将所述第二半导体器件电连接至所述外连接体中的一些连接体；以及
水平互连部分，所述水平互连部分被设置在所述介电体中以将所述第一半导体器件电连接至所述外连接体中的一些其它外连接体。
3.根据权利要求2所述的半导体封装，其中，连接至所述第二垂直互连部分的所述外连接体被设置为与所述第二半导体器件垂直地交叠。
4.根据权利要求1所述的半导体封装，其中，所述第一半导体器件被设置为与所述第二半导体器件交叠。
5.根据权利要求4所述的半导体封装，
其中，所述互连结构层被设置在所述第一半导体器件与所述第二半导体器件之间；并且
其中，所述互连结构层包括将所述第一半导体器件电连接至所述第二半导体器件的第一垂直互连部分。
6.根据权利要求1所述的半导体封装，所述半导体封装还包括：
第一凸块焊盘，所述第一凸块焊盘被设置在所述互连结构层的所述第二表面上并且连接至所述第二半导体器件；
第二凸块焊盘，所述第二凸块焊盘被设置在所述互连结构层的所述第一表面上并且连接至所述第一半导体器件；以及
第三凸块焊盘，所述第三凸块焊盘被设置在所述互连结构层的所述第一表面上并且连接至所述贯穿模球连接体(TMBC)，
其中，所述第三凸块焊盘的厚度大于所述第二凸块焊盘的厚度。
7.根据权利要求1所述的半导体封装，
其中，所述第二半导体器件包括微处理器；并且
其中，所述第一半导体器件包括高带宽存储器(HBM)装置。
8.根据权利要求1所述的半导体封装，其中，各个所述贯穿模球连接体(TMBC)包括无焊金属球。
9.根据权利要求8所述的半导体封装，其中，各个所述贯穿模球连接体(TMBC)包括铜球。
10.根据权利要求1所述的半导体封装，其中，所述模塑层被设置为暴露所述第一半导体器件的表面。
11.根据权利要求10所述的半导体封装，其中，所述模塑层具有基本上与所述第一半导体器件的暴露表面共面的表面。
12.根据权利要求11所述的半导体封装，其中，所述贯穿模球连接体(TMBC)的各个暴露部分具有位于基本上与所述第一半导体器件的暴露表面和所述模塑层的所述表面相同的水平上的平坦表面。
13.根据权利要求1所述的半导体封装，所述半导体封装还包括：
封装基板，所述封装基板附接至所述外连接体；以及
散热器，所述散热器利用热界面材料层附接至所述第二半导体器件，
其中，所述散热器延伸以附接至所述封装基板。
14.一种制造半导体封装的方法，所述方法包括以下步骤：
在虚设晶圆上形成包括导电迹线图案和介电层的互连结构层；
将载体晶圆附接至所述互连结构层的与所述虚设晶圆相反的第二表面；
去除所述虚设晶圆以暴露所述互连结构层的与所述载体晶圆相反的第一表面；
将至少一个第一半导体器件和贯穿模球连接体(TMBC)安装在所述互连结构层的所述第一表面上；
使在所述互连结构层的所述第一表面上的模塑层凹陷以暴露各个所述贯穿模球连接体(TMBC)的一部分；
将外连接体分别附接至所述贯穿模球连接体(TMBC)的暴露部分；以及
将第二半导体器件安装在所述互连结构层的所述第二表面上。
15.根据权利要求14所述的方法，其中，形成所述互连结构层的步骤包括：
在所述虚设晶圆上形成导电层；
对所述导电层进行构图；以及
形成覆盖所构图的导电层的所述介电层。
16.根据权利要求14所述的方法，所述方法还包括以下步骤：在所述载体晶圆附接至所述互连结构层的所述第二表面之前在所述互连结构层的所述第二表面上形成第一凸块焊盘，
其中，所述第一凸块焊盘连接至所述第二半导体器件。
17.根据权利要求14所述的方法，
其中，所述贯穿模球连接体(TMBC)由熔点高于锡(Sn)材料的熔点的金属材料形成；并且
其中，所述贯穿模球连接体(TMBC)被形成为具有球形。
18.根据权利要求14所述的方法，其中，使所述模塑层凹陷的步骤包括以下步骤：
形成覆盖设置在所述互连结构层的所述第一表面上的所述第一半导体器件和所述贯穿模球连接体(TMBC)的模塑材料；以及
使所述模塑材料凹陷以形成暴露所述第一半导体器件的表面的所述模塑层。
19.根据权利要求18所述的方法，其中，在所述模塑材料凹陷的同时，各个所述贯穿模球连接体(TMBC)的一部分凹陷以提供各个贯穿模球连接体(TMBC)的平坦表面。
20.一种制造半导体封装的方法，所述方法包括以下步骤：
将第一半导体器件和贯穿模球连接体(TMBC)安装在互连结构层的第一表面上；
在所述互连结构层的所述第一表面上使模塑层凹陷以暴露各个所述贯穿模球连接体(TMBC)的一部分；
将外连接体分别附接至所述贯穿模球连接体(TMBC)的暴露部分；以及
将第二半导体器件安装在所述互连结构层的与所述第一半导体器件相反的第二表面上。
CN201710152289.2A 2016-05-18 2017-03-15 包括贯穿模球连接体的半导体封装及其制造方法 Pending CN107403768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0061098 2016-05-18
KR1020160061098A KR102506697B1 (ko) 2016-05-18 2016-05-18 관통 몰드 볼 커넥터를 포함하는 반도체 패키지

Publications (1)

Publication Number Publication Date
CN107403768A true CN107403768A (zh) 2017-11-28

Family

ID=60330373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710152289.2A Pending CN107403768A (zh) 2016-05-18 2017-03-15 包括贯穿模球连接体的半导体封装及其制造方法

Country Status (4)

Country Link
US (1) US9847322B2 (zh)
KR (1) KR102506697B1 (zh)
CN (1) CN107403768A (zh)
TW (1) TWI713184B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636742B2 (en) * 2017-09-28 2020-04-28 Dialog Semiconductor (US) Limited Very thin embedded trace substrate-system in package (SIP)
US20190103289A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Techniques to reduce substrate reflow warpage
US10950529B2 (en) * 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package
US11075167B2 (en) 2019-02-01 2021-07-27 Dialog Semiconductor (Uk) Limited Pillared cavity down MIS-SIP
KR20220077762A (ko) * 2020-12-02 2022-06-09 에스케이하이닉스 주식회사 방열층을 포함한 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996895A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
CN103187314A (zh) * 2011-12-30 2013-07-03 旭德科技股份有限公司 封装载板及其制作方法
US20150279806A1 (en) * 2010-02-03 2015-10-01 Marvell World Trade Ltd. Recessed semiconductor substrates and associated techniques

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP3861669B2 (ja) 2001-11-22 2006-12-20 ソニー株式会社 マルチチップ回路モジュールの製造方法
US7170788B1 (en) * 2005-09-09 2007-01-30 Sandisk Corporation Last-first mode and apparatus for programming of non-volatile memory with reduced program disturb
US8138014B2 (en) * 2010-01-29 2012-03-20 Stats Chippac, Ltd. Method of forming thin profile WLCSP with vertical interconnect over package footprint
KR101898678B1 (ko) * 2012-03-28 2018-09-13 삼성전자주식회사 반도체 패키지
KR101394647B1 (ko) * 2012-04-03 2014-05-13 주식회사 네패스 반도체 패키지 및 그 제조방법
KR20140022255A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 패키지
US9385052B2 (en) * 2012-09-14 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages
US9704780B2 (en) * 2012-12-11 2017-07-11 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
KR102077153B1 (ko) * 2013-06-21 2020-02-14 삼성전자주식회사 관통전극을 갖는 반도체 패키지 및 그 제조방법
KR20150053579A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996895A (zh) * 2009-08-12 2011-03-30 新科金朋有限公司 半导体器件及其制造方法
US20150279806A1 (en) * 2010-02-03 2015-10-01 Marvell World Trade Ltd. Recessed semiconductor substrates and associated techniques
CN103187314A (zh) * 2011-12-30 2013-07-03 旭德科技股份有限公司 封装载板及其制作方法

Also Published As

Publication number Publication date
KR102506697B1 (ko) 2023-03-08
US9847322B2 (en) 2017-12-19
US20170338205A1 (en) 2017-11-23
TW201806115A (zh) 2018-02-16
TWI713184B (zh) 2020-12-11
KR20170130682A (ko) 2017-11-29

Similar Documents

Publication Publication Date Title
CN107464804B (zh) 包括散热器的半导体封装及其制造方法
US10943888B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
CN104253115B (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
CN107403768A (zh) 包括贯穿模球连接体的半导体封装及其制造方法
CN106910736A (zh) 半导体封装及其制造方法
CN108206178A (zh) 包括传热块的半导体封装及其制造方法
CN107546134A (zh) 制造晶片级封装的方法及由此制造的晶片级封装
CN108028239A (zh) 半导体封装结构及其制造方法
CN109148394A (zh) 形成多芯片封装架构的方法及由此形成的结构
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
TW200820410A (en) Semiconductor packaging structure
CN110299354A (zh) 半导体封装
CN108962840A (zh) 电子封装件及其制法
CN104396008B (zh) 半导体封装衬底、使用半导体封装衬底的封装***及用于制造封装***的方法
US10861825B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
TWI708293B (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
CN113299613A (zh) 半导体封装结构及其制造方法
CN110112117A (zh) 半导体封装
US20150137389A1 (en) Semiconductor package
CN105575942A (zh) 中介基板及其制法
CN111799234A (zh) 包括热传导网络结构的半导体封装件
CN202394967U (zh) 半导体封装构造
CN213150764U (zh) 一种覆晶芯片结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128