CN105489478A - 重掺ph衬底薄层外延过渡区的调控方法 - Google Patents

重掺ph衬底薄层外延过渡区的调控方法 Download PDF

Info

Publication number
CN105489478A
CN105489478A CN201510905793.6A CN201510905793A CN105489478A CN 105489478 A CN105489478 A CN 105489478A CN 201510905793 A CN201510905793 A CN 201510905793A CN 105489478 A CN105489478 A CN 105489478A
Authority
CN
China
Prior art keywords
substrate
epitaxial
growth
heavily doped
transition region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510905793.6A
Other languages
English (en)
Other versions
CN105489478B (zh
Inventor
张志勤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puxing Electronic Science & Technology Co Ltd Hebei
Original Assignee
Puxing Electronic Science & Technology Co Ltd Hebei
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puxing Electronic Science & Technology Co Ltd Hebei filed Critical Puxing Electronic Science & Technology Co Ltd Hebei
Priority to CN201510905793.6A priority Critical patent/CN105489478B/zh
Publication of CN105489478A publication Critical patent/CN105489478A/zh
Application granted granted Critical
Publication of CN105489478B publication Critical patent/CN105489478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明公开了一种重掺PH衬底薄层外延过渡区的调控方法，涉及外延层的生长方法技术领域。所述方法包括如下步骤：固定衬底外延生长时单片外延生长***的温度和TCS流量；在衬底外延生长时，CAP层生长和外延层生长使用相同的掺杂工艺；在外延层生长时，改变单片外延生长***中的VENT压力，使VENT压力大于或小于***的chamber压力，调节外延层过渡区的陡峭程度。所述方法在不改变TCS流量的情况下，通过调整VENT管路和腔体之间的压力匹配，影响外延层生长速率，从而影响和控制衬底至外延层的过渡区长度，过渡区更陡峭，可以显著提高外延层边缘电阻率数值。

Description

重掺PH衬底薄层外延过渡区的调控方法
技术领域
本发明涉及外延层的生长方法技术领域，尤其涉及一种重掺PH衬底薄层外延过渡区的调控方法。
背景技术
对于重掺PH衬底低压MOS器件用外延材料新品开发，电阻率（四探针，4PP测试）的测试结果受外延层过渡区影响大，过渡区越陡峭，4PP测试结果越高，过渡区越延缓，4PP测试结果越低；对于一般的外延工艺来说，外延电阻率可以通过调整掺杂剂量进行调整，外延厚度可以通过生长速率和生长时间进行调整，而外延过渡区还没有通用的方法进行调整。随着集成电路的发展，大尺寸低压MOS器件用外延材料的市场需求越来越大，目前市场上对于8英寸以上的低压MOS用外延材料需求量程井喷式发展。我们目前迫切需要一种能够准确控制重掺PH衬底低压MOS外延材料过渡区的调整方法。
外延生长过程中，过渡区的长度主要受外延炉型差异和生长温度等因素的影响，而对于同一炉型来说，在生长温度相同的情况下，主要受制于生长速率的影响，生长速率越高，过渡区越陡峭，生长速率越低，过渡区越延缓。常规的提升速率的方法，是加大TCS流量，产生大量的Si的沉积来获得相对相对高的生长速率，这样的方式有三方面的弊端，一是造成大量TCS的浪费，二是容易产生晶体缺陷，造成良率降低，三是获得过渡区陡峭幅度有限。
发明内容
本发明所要解决的技术问题是提供一种重掺PH衬底薄层外延过渡区的调控方法，所述方法在不改变TCS流量的情况下，通过调整VENT管路和腔体之间的压力匹配，影响外延层生长速率，不会造成大量TCS的浪费，良率高，获得的外延层过渡区陡峭幅度大。
为解决上述技术问题，本发明所采取的技术方案是：一种重掺PH衬底薄层外延过渡区的调控方法，其特征在于包括如下步骤：
1）固定衬底外延生长时单片外延生长***的温度和TCS流量；
2）在衬底外延生长时，CAP层生长和外延层生长使用相同的掺杂工艺；
3）在外延层生长时，改变单片外延生长***中的VENT压力，使VENT压力大于或小于***的chamber压力，调节外延层过渡区的陡峭程度。
进一步的技术方案在于：所述方法还包括：
外延生长前，对单片外延生长***进行腐蚀和基座包硅处理的步骤，以及对衬底表面进行前抛光HCL处理，去除衬底表面残留的局部缺陷和SiO2的步骤。
进一步的技术方案在于：所述方法还包括如下步骤：
通过调整VENT压力，改变外延层过渡区的陡峭程度，并分别对相应的外延片进行扩展电阻剖面分析，使用四探针和生长速率共同监控重掺PH衬底低压MOS用外延片的过渡区的陡峭程度，使得外延层过渡区的陡峭程度与实际器件的要求匹配。
进一步的技术方案在于：采用ASME2000型单片外延生长***，红外线灯阵列辐射加热，高纯石墨基座为衬底载体，保护气为超高纯H2气，纯度达到99.999999%以上。
进一步的技术方案在于：使用8英寸重掺PH衬底，晶向<100>，电阻率0.001-0.0015ohm.cm，supersealing背封工艺。
进一步的技术方案在于：固定单片外延生长***的生长温度为1135℃，并固定TCS流量为7g/min。
进一步的技术方案在于：外延生长前，对单片外延生长***进行充分去除自掺处理，在1190℃温度下，通入大流量HCL气体20slm/min，腐蚀掉残留的Si，并腐蚀基座上残留的Si时，H2流量设定为10slm/min，腐蚀钟罩内壁上残留的Si时，加大H2流量至60slm/min。
进一步的技术方案在于：在cap层生长与外延层生长之间进行一段时间的H2吹扫赶气。
进一步的技术方案在于：在外延生长时，保持单片外延生长***中chamber的压力为790torr不变，将***中VENT压力，按照两个方向进行调整，一：将VENT压力调低，低至与环境压力相同，即760torr，二：将VENT压力调高，根据ASM***，最高调整至840torr。
进一步的技术方案在于：VENT压力的调整范围为760torr-840torr。
采用上述技术方案所产生的有益效果在于：所述方法在不改变TCS流量的情况下，通过调整VENT管路和腔体之间的压力匹配，影响外延层生长速率，从而影响和控制衬底至外延层的过渡区长度，过渡区更陡峭，可以显著提高外延层边缘电阻率数值，降低***自掺影响，改善低压MOS器件的BVDS离散性。实际上VENT的压力越大，过渡区越陡峭，实际新品开发过程中，可以根据实际需要调整VENT压力数值，使得外延片的过渡区与器件后道各项测试数据目标相匹配，提高产品质量。
附图说明
图1是本发明所用的单片外延生长***的结构示意图；
图2是所述单片外延生长***VENT管路压力调整部位示意图；
图3是采用本发明所述方法生长的外延层过渡区分布曲线图；
图4是本发明的调节流程图；
其中：1、VENT压力表2、chamber压力表。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
实施例一
本发明公开了一种重掺PH衬底薄层外延过渡区的调控方法，包括如下步骤：
1）固定衬底外延生长时单片外延生长***的温度和TCS（三氯氢硅）流量。
2）在衬底外延生长时，CAP层生长和外延层生长使用相同的掺杂工艺。
3）在外延层生长时，改变单片外延生长***中的VENT（排气）压力，使VENT压力大于或小于***的chamber（腔体）压力，调节外延层过渡区的陡峭程度。
4）通过调整VENT压力，改变外延层过渡区的陡峭程度，并分别对相应的外延片进行扩展电阻剖面分析，使用四探针和生长速率共同监控重掺PH衬底低压MOS用外延片的过渡区的陡峭程度，使得外延层过渡区的陡峭程度与实际器件的要求匹配。
实施例二
本发明公开了一种重掺PH衬底薄层外延过渡区的调控方法，包括如下步骤：
采用ASME2000型单片外延生长***，如图1所示，红外线灯阵列辐射加热，高纯石墨基座为硅片载体，保护气为超高纯H2气，纯度达到99.999999%以上。
使用8英寸重掺PH衬底，晶向<100>，电阻率0.001-0.0015ohm.cm区间，supersealing背封工艺；
外延生长前，对***进行充分去除自掺处理，在1190℃温度下，通入大流量HCL气体20slm/min，腐蚀掉残留的Si以及基座上残留的Si时，H2流量设定为10slm/min，腐蚀钟罩内壁上残留的Si时，加大H2流量至60slm/min；
外延生长前对称的表面进行H2bake（烘烤）和前抛光处理，目的是去除残留的晶格缺陷和SiO2，防止其被引入外延层。
外延生长时温度固定为1135℃，此生长温度既能降低***自掺的影响，又能保证避免晶格缺陷的产生，并固定TCS流量为7g/min；
外延生长使用相同掺杂工艺，即cap层带有掺杂，掺杂流量与生长时流量一致，TCS流量生长cap层和外延层时流量设置不变，在cap层和外延层之间进行60s的H2吹扫赶气（purge）。
在以上工艺固定的情况下，保持chamber压力为790torr不变（外延生长时的腔体压力），将VENT压力（即H2进行60s吹扫赶气时，TCS进入VENT管路时的压力）按照两个试验方向进行调整，VENT管路压力调整部位如图2所示。试验一：将VENT压力调低，低至与环境压力相同，即760torr，试验二：是将VENT压力调高，根据ASM***，最高调整至840torr，以上两个试验获得的过渡区曲线如图3所示。
由图3可以看出，VENT压力越大，过渡区越陡峭。以上两个试验是模拟的VENT压力的两个极端情况，实际新品开发过程中，可以根据实际需要，调整VENT压力数值，因为外延层过渡区并不是越陡越好，关键是要与客户的器件后道各项测试数据目标相匹配，如图4所示。VENT压力的调整一般不会超过760torr-840torr范围。
采用本发明所述方法的过程监控数据以及电阻率数据如下表所示：
所述方法在不改变TCS流量的情况下，通过调整VENT管路和腔体之间的压力匹配，影响外延层生长速率，从而影响和控制衬底至外延层的过渡区长度，过渡区更陡峭，可以显著提高外延层边缘电阻率数值，降低***自掺影响，改善低压MOS器件的BVDS离散性。实际上VENT的压力越大，过渡区越陡峭，实际新品开发过程中，可以根据实际需要调整VENT压力数值，使得外延片的过渡区与器件后道各项测试数据目标相匹配，提高产品质量。

Claims (10)

1.一种重掺PH衬底薄层外延过渡区的调控方法，其特征在于包括如下步骤：
1）固定衬底外延生长时单片外延生长***的温度和TCS流量；
2）在衬底外延生长时，CAP层生长和外延层生长使用相同的掺杂工艺；
3）在外延层生长时，改变单片外延生长***中的VENT压力，使VENT压力大于或小于***的chamber压力，调节外延层过渡区的陡峭程度。
2.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于所述方法还包括：
外延生长前，对单片外延生长***进行腐蚀和基座包硅处理的步骤，以及对衬底表面进行前抛光HCL处理，去除衬底表面残留的局部缺陷和SiO2的步骤。
3.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于所述方法还包括如下步骤：
通过调整VENT压力，改变外延层过渡区的陡峭程度，并分别对相应的外延片进行扩展电阻剖面分析，使用四探针和生长速率共同监控重掺PH衬底低压MOS用外延片的过渡区的陡峭程度，使得外延层过渡区的陡峭程度与实际器件的要求匹配。
4.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：采用ASME2000型单片外延生长***，红外线灯阵列辐射加热，高纯石墨基座为衬底载体，保护气为超高纯H2气，纯度达到99.999999%以上。
5.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：使用8英寸重掺PH衬底，晶向<100>，电阻率0.001-0.0015ohm.cm，supersealing背封工艺。
6.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：固定单片外延生长***的生长温度为1135℃，并固定TCS流量为7g/min。
7.如权利要求2所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：外延生长前，对单片外延生长***进行充分去除自掺处理，在1190℃温度下，通入大流量HCL气体20slm/min，腐蚀掉残留的Si，并腐蚀基座上残留的Si时，H2流量设定为10slm/min，腐蚀钟罩内壁上残留的Si时，加大H2流量至60slm/min。
8.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：在cap层生长与外延层生长之间进行一段时间的H2吹扫赶气。
9.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：在外延生长时，保持单片外延生长***中chamber的压力为790torr不变，将***中VENT压力，按照两个方向进行调整，一：将VENT压力调低，低至与环境压力相同，即760torr，二：将VENT压力调高，根据ASM***，最高调整至840torr。
10.如权利要求1所述的重掺PH衬底薄层外延过渡区的调控方法，其特征在于：VENT压力的调整范围为760torr-840torr。
CN201510905793.6A 2015-12-09 2015-12-09 重掺磷衬底薄层外延过渡区的调控方法 Active CN105489478B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510905793.6A CN105489478B (zh) 2015-12-09 2015-12-09 重掺磷衬底薄层外延过渡区的调控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510905793.6A CN105489478B (zh) 2015-12-09 2015-12-09 重掺磷衬底薄层外延过渡区的调控方法

Publications (2)

Publication Number Publication Date
CN105489478A true CN105489478A (zh) 2016-04-13
CN105489478B CN105489478B (zh) 2018-01-09

Family

ID=55676392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510905793.6A Active CN105489478B (zh) 2015-12-09 2015-12-09 重掺磷衬底薄层外延过渡区的调控方法

Country Status (1)

Country Link
CN (1) CN105489478B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417483A (zh) * 2018-03-29 2018-08-17 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN115506010A (zh) * 2022-10-11 2022-12-23 中环领先半导体材料有限公司 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777353A (en) * 1995-11-09 1998-07-07 National Science Council Multiple-function gaas transistors with very strong negative differential resistance phenomena
CN102732956A (zh) * 2012-06-18 2012-10-17 中国电子科技集团公司第四十八研究所 一种用于MOCVD设备GaN外延MO源供给***
US20130062665A1 (en) * 2011-09-12 2013-03-14 Nasp Iii/V Gmbh Method for producing a iii/v si template
CN103541001A (zh) * 2013-10-31 2014-01-29 中国电子科技集团公司第四十六研究所 一种改善外延片电阻率和厚度一致性的制备方法
US20140190399A1 (en) * 2009-08-20 2014-07-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy REDUCTION OF BASAL PLANE DISLOCATIONS IN EPITAXIAL SiC USING AN IN-SITU ETCH PROCESS
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777353A (en) * 1995-11-09 1998-07-07 National Science Council Multiple-function gaas transistors with very strong negative differential resistance phenomena
US20140190399A1 (en) * 2009-08-20 2014-07-10 The Government Of The United States Of America, As Represented By The Secretary Of The Navy REDUCTION OF BASAL PLANE DISLOCATIONS IN EPITAXIAL SiC USING AN IN-SITU ETCH PROCESS
US20130062665A1 (en) * 2011-09-12 2013-03-14 Nasp Iii/V Gmbh Method for producing a iii/v si template
CN102732956A (zh) * 2012-06-18 2012-10-17 中国电子科技集团公司第四十八研究所 一种用于MOCVD设备GaN外延MO源供给***
CN103541001A (zh) * 2013-10-31 2014-01-29 中国电子科技集团公司第四十六研究所 一种改善外延片电阻率和厚度一致性的制备方法
CN104319235A (zh) * 2014-10-23 2015-01-28 中国电子科技集团公司第四十六研究所 一种快速恢复二极管用硅外延片的制造方法
CN104851784A (zh) * 2015-05-29 2015-08-19 中国电子科技集团公司第四十六研究所 一种6英寸重掺砷衬底上生长高阻厚层硅外延的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108417483A (zh) * 2018-03-29 2018-08-17 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN108417483B (zh) * 2018-03-29 2020-06-16 南京国盛电子有限公司 一种8英寸大功率igbt元器件用外延片的制备方法
CN115506010A (zh) * 2022-10-11 2022-12-23 中环领先半导体材料有限公司 一种改善超重掺Ph衬底外延边缘平坦区深度的工艺方法

Also Published As

Publication number Publication date
CN105489478B (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
KR102285498B1 (ko) 기저면 전위가 탄화규소 기판의 에피택셜층에 미치는 영향을 줄이는 방법
KR101478331B1 (ko) 에피택셜 탄화규소 단결정 기판의 제조 방법
CN106653570B (zh) 一种重掺衬底反型高阻ic外延片的制备方法
KR101947926B1 (ko) 에피택셜 탄화규소 웨이퍼의 제조 방법
CN103614769A (zh) 一种基于原位刻蚀的氮化镓同质外延方法
CN100485873C (zh) 重掺砷衬底上外延层过渡区的控制方法
JP2014058411A (ja) エピタキシャル炭化珪素ウエハの製造方法
CN115029782A (zh) 一种碳化硅外延生长方法
CN105489478A (zh) 重掺ph衬底薄层外延过渡区的调控方法
CN207362367U (zh) 外延涂覆的硅晶片
JP6786939B2 (ja) 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
CN110349841A (zh) 一种双层结构硅外延片的制备方法
KR101782610B1 (ko) 탄화규소 에피 박막 성장 방법
CN115910755A (zh) 一种碳化硅外延片及其制备方法
CN105671631B (zh) 一种原位清洗200mm-300mm外延设备基座背面的方法
JP2013055231A (ja) エピタキシャルウェーハの製造方法
KR101029140B1 (ko) 단결정, 단결정 웨이퍼 및 에피텍셜 웨이퍼, 및 단결정 육성방법
JP2004363510A (ja) 半導体基板の製造方法
CN106169414A (zh) 一种应力可控型硅基薄膜的制备方法
KR101921082B1 (ko) 회전형 수직형 hvpe 시스템의 리액터 장치
JP3494467B2 (ja) 半導体薄膜の形成方法
CN106876248A (zh) 8英寸薄层外延片、均匀性控制方法及应用
CN105355542A (zh) 一种采用变温变掺杂流量的双极型晶体管外延片制造方法
CN106206260A (zh) 一种栅氧层的制备方法
KR101669956B1 (ko) 웨이퍼의 에피택셜층 증착 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant