CN108417483A - 一种8英寸大功率igbt元器件用外延片的制备方法 - Google Patents

一种8英寸大功率igbt元器件用外延片的制备方法 Download PDF

Info

Publication number
CN108417483A
CN108417483A CN201810269676.9A CN201810269676A CN108417483A CN 108417483 A CN108417483 A CN 108417483A CN 201810269676 A CN201810269676 A CN 201810269676A CN 108417483 A CN108417483 A CN 108417483A
Authority
CN
China
Prior art keywords
layer
epitaxial
growth
preparation
inches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810269676.9A
Other languages
English (en)
Other versions
CN108417483B (zh
Inventor
魏建宇
骆红
葛华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANJING GUOSHENG ELECTRONIC CO Ltd
Original Assignee
NANJING GUOSHENG ELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANJING GUOSHENG ELECTRONIC CO Ltd filed Critical NANJING GUOSHENG ELECTRONIC CO Ltd
Priority to CN201810269676.9A priority Critical patent/CN108417483B/zh
Publication of CN108417483A publication Critical patent/CN108417483A/zh
Application granted granted Critical
Publication of CN108417483B publication Critical patent/CN108417483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种8英寸大功率IGBT元器件用外延片的制备方法，包括如下步骤：预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶(Poly)背封模式；HCl抛光：在1080℃下，选择HCl流量为1～2L/min，抛光时间2min，抛光完成后大流量H2吹扫3min；外延生长：选择至少三层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，中间层通入变掺杂流量的掺杂源生长中间过渡层，最后一层生长一高阻外延层。本发明中每一层外延层的生长均采用相同的生长速率和生长温度，便于批产过程中产品外延参数的可控性。

Description

一种8英寸大功率IGBT元器件用外延片的制备方法
技术领域
本发明涉及半导体基础材料硅外延片，尤其涉及一种8英寸大功率IGBT元器件用外延片的制备方法。
背景技术
外延生长工艺是一种在单晶衬底的表面上淀积一个单晶薄层的方法。由于对杂质浓度有良好的控制以及能获得晶体的完整性，气相外延得到了最广泛的应用。
绝缘栅双极晶体管(简称IGBT)是在金属氧化物场效应晶体管和双极晶体管基础上发展起来的一种新型复合功率器件，具有MOS输入、双极输出功能。IGBT集双极晶体管器件通态压降小、载流密度大、耐压高和金属氧化物场效应晶体管驱动功率小、开关速度快、输入阻抗高、热稳定性好的优点于一身。作为电力电子变换器的核心器件，为应用装置的高频化、小型化、高性能和高可靠性奠定了基础。
8英寸大功率IGBT元器件用外延片的困难点在于：(1)生长厚度较厚，已接近所使用外延设备(PE·3061)的生长上限，导致裂片概率极高、外延片表面滑移线较重；(2)多层参数生长，导致参数较难控制。同时在外延片大规模制备过程中最为关注的两点：(1)产出效率；(2)外延片质量。在外延技术领域，生长速率快，则产出效率高；反之则效率低。但针对8英寸大功率IGBT元器件用外延片，由于生长厚度较厚，单纯提高生长速率会致使外延过程中裂片率大幅提升；为了解决提高生长速率引入的裂片问题，从技术的角度会相应提高生长温度，但随之又会引入滑移线的问题。
因此，亟待解决上述问题。
发明内容
发明目的：本发明的目的是提供一种既可保证产出效率又能提高产品质量的8英寸大功率IGBT元器件用外延片的制备方法。
技术方案：为实现以上目的，本发明一种8英寸大功率IGBT元器件用外延片的制备方法，包括如下步骤：
A、预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶背封模式；
B、HCl抛光：在1080℃下，选择HCl流量为1～2L/min，抛光时间1～4min，抛光完成后大流量H2吹扫3～5min；
C、外延生长：选择至少三层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，中间层通入变掺杂流量的掺杂源生长中间过渡层，最后一层生长一高阻外延层。
其中，所述外延生长中每一层的生长温度为1055～1065℃，生长速率为2.3～2.5um/min。
优选的，所述变掺杂流量中起始流量值与保持值不同，且起始流量值大于保持值，两值渐变过渡，每一层的渐变时间为180s～600s。
再者，每一层外延层与衬底片的杂质类型相同。
进一步，在进行外延前清除外延设备中石英反应器内壁和石英零件上淀积残留物。
优选的，所述步骤C中选择四层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，第二层和第三层分别通入变掺杂流量的掺杂源生长中间过渡层，最后一层生长一高阻外延层。
有益效果：与现有技术相比，本发明具有以下显著优点：首先本发明中每一层外延层的生长均采用相同的生长速率和生长温度，便于批产过程中产品外延参数的可控性；其次本发明中选择合适的生长速率和生长温度，使得在提高生长速率同时避免外延过程中裂片率的提升，并相应解决提高生长温度带来的滑移线问题；再者本发明在外延生长中间过渡层时，采用变掺杂流量工艺，可改善外延片中心与边缘过渡区的一致性，同时实现缓变式的过渡层，进而改善后续器件的电性参数；还有本发明选用掺磷中阻的8英寸衬底片，可避免衬底在外延过程中引入的自掺杂较重，以及因为8英寸大功率IGBT元器件用外延片表面要求电阻率参数较高，容易受衬底自掺杂因素的影响等问题。
附图说明
图1为本发明所用装置示意图；
图2为本发明外延片纵向结构图。
具体实施方式
下面结合附图对本发明的技术方案作进一步说明。
如图1所示，本发明可采用的设备是意大利生产PE-3061T外延炉。基座是高纯石墨表面经裂解处理并表面包封高纯SiC，用高频感应方式加热。氢纯化器用分子筛吸附，纯度为99.9999％。
本发明一种8英寸大功率IGBT元器件用外延片的制备方法，包括如下步骤：
A、预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶(Poly)背封模式；
B、反应器清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在石英反应器内壁和石英件的杂质原子和残留物；
C、石墨基座处理：在生长外延前，通HCl气体对基座表面残余的硅、杂质进行处理；
D、外延气相腐蚀：HCl抛光，在1080℃下，选择HCl流量为1～2L/min，抛光时间2min，抛光完成后大流量H2吹扫3min；气相腐蚀的目的是去除衬底表面的自然氧化层和表面金属沾污及其他杂质沾污；
E、外延生长：选择至少三层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，中间层通入变掺杂流量的掺杂源生长中间过渡层，其中变掺杂流量中起始流量值与保持值不同，且起始流量值大于保持值，两值渐变过渡，每一层的渐变时间为180s～600s；最后一层生长一高阻外延层；外延生长中每一层的生长温度为1055～1065℃，生长速率为2.3～2.5um/min；
实施例1
本发明一种8英寸大功率IGBT元器件用外延片的制备方法，包括如下步骤：
A、预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶(Poly)背封模式；
B、反应器清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在石英反应器内壁和石英件的杂质原子和残留物；
C、石墨基座处理：在生长外延前，基座都必须重新处理；
D、外延气相腐蚀：HCl抛光，在1080℃下，选择HCl流量为1L/min，抛光时间2min，抛光完成后大流量H2吹扫3min；气相腐蚀的目的是去除衬底表面的自然氧化层和表面金属沾污及其他杂质沾污；
E、外延生长：选择四层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，第二层和第三层均通入变掺杂流量的掺杂源生长中间过渡层，其中变掺杂流量中起始流量值与保持值不同，且起始流量值大于保持值，两值渐变过渡，第二层渐变时间为180s，第二层渐变时间为360s；图2提供了不同渐变时间下的产品纵向结构图。最后一层生长一高阻外延层；外延生长中每一层的生长温度为1060℃，生长速率为2.4um/min。
实施例2
本发明一种8英寸大功率IGBT元器件用外延片的制备方法，包括如下步骤：
A、预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶(Poly)背封模式；
B、反应器清洗：石英钟罩及石英支架在进行高阻外延前必须认真清洗，以清除吸附在石英反应器内壁和石英件的杂质原子和残留物；
C、石墨基座处理：在生长外延前，基座都必须重新处理；
D、外延气相腐蚀：HCl抛光，在1080℃下，选择HCl流量为1L/min，抛光时间2min，抛光完成后大流量H2吹扫3min；气相腐蚀的目的是去除衬底表面的自然氧化层和表面金属沾污及其他杂质沾污；
E、外延生长：选择四层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，第二层和第三层均通入变掺杂流量的掺杂源生长中间过渡层，其中变掺杂流量中起始流量值与保持值不同，且起始流量值大于保持值，两值渐变过渡，第一层的渐变时间为300s，第二层的渐变时间为600s；图2提供了不同渐变时间下的产品纵向结构图。最后一层生长一高阻外延层；外延生长中每一层的生长温度为1060℃，生长速率为2.4um/min。
本发明中采用该制备方法其生产效率相比慢速生长(1.5～2.0um/min)提高近20％；同时表面质量的相应得到提升：外延片表面无晶格缺陷，滑移线方面相比高温工艺条件(片内滑移线总长10～20cm)可改善到＜5cm；裂片概率：相比常规高温快速工艺条件，裂片概率由原来的5％～10％可提高到＜1％。

Claims (6)

1.一种8英寸大功率IGBT元器件用外延片的制备方法，其特征在于，包括如下步骤：
A、预备衬底片：选用掺磷中阻的8英寸衬底片，电阻率为3～25Ω·cm，背封结构为多晶背封模式；
B、HCl抛光：在1080℃下，选择HCl流量为1～2L/min，抛光时间1～4min，抛光完成后大流量H2吹扫3～5min；
C、外延生长：选择至少三层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，中间层通入变掺杂流量的掺杂源生长中间过渡层，最后一层生长一高阻外延层。
2.根据权利要求1所述的8英寸大功率IGBT元器件用外延片的制备方法，其特征在于：所述外延生长中每一层的生长温度为1055～1065℃，生长速率为2.3～2.5um/min。
3.根据权利要求1所述的8英寸大功率IGBT元器件用外延片的制备方法，其特征在于：所述变掺杂流量中起始流量值与保持值不同，且起始流量值大于保持值，两值渐变过渡，每一层的渐变时间为180s～600s。
4.根据权利要求1所述的8英寸大功率IGBT元器件用外延片的制备方法，其特征在于：每一层外延层与衬底片的杂质类型相同。
5.根据权利要求1所述的8英寸大功率IGBT元器件用外延片的制备方法，其特征在于：在进行外延前清除外延设备中石英反应器内壁和石英零件上淀积残留物。
6.根据权利要求1所述的8英寸大功率IGBT元器件用外延片的制备方法，其特征在于：所述步骤C中选择四层外延工艺条件，硅源采用超高纯三氯氢硅，每一层外延生长采用相同的生长温度和生长速率；第一层生长一电阻率平坦的外延层，第二层和第三层分别通入变掺杂流量的掺杂源生长中间过渡层，最后一层生长一高阻外延层。
CN201810269676.9A 2018-03-29 2018-03-29 一种8英寸大功率igbt元器件用外延片的制备方法 Active CN108417483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810269676.9A CN108417483B (zh) 2018-03-29 2018-03-29 一种8英寸大功率igbt元器件用外延片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810269676.9A CN108417483B (zh) 2018-03-29 2018-03-29 一种8英寸大功率igbt元器件用外延片的制备方法

Publications (2)

Publication Number Publication Date
CN108417483A true CN108417483A (zh) 2018-08-17
CN108417483B CN108417483B (zh) 2020-06-16

Family

ID=63133623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810269676.9A Active CN108417483B (zh) 2018-03-29 2018-03-29 一种8英寸大功率igbt元器件用外延片的制备方法

Country Status (1)

Country Link
CN (1) CN108417483B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554565A (zh) * 2020-05-08 2020-08-18 四川广瑞半导体有限公司 硅8英寸大功率元器件外延片制备工艺
CN113322512A (zh) * 2021-08-03 2021-08-31 南京国盛电子有限公司 一种提高外延片过渡区一致性的工艺方法
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN117626425A (zh) * 2024-01-26 2024-03-01 中国电子科技集团公司第四十六研究所 一种igbt用8英寸硅外延片的制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023550A (ja) * 2009-07-16 2011-02-03 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
CN102456551A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 外延生长方法
CN104919571A (zh) * 2012-11-30 2015-09-16 Lg伊诺特有限公司 外延晶元,以及使用其的开关元件和发光元件
CN105489478A (zh) * 2015-12-09 2016-04-13 河北普兴电子科技股份有限公司 重掺ph衬底薄层外延过渡区的调控方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN106803480A (zh) * 2017-02-14 2017-06-06 河北普兴电子科技股份有限公司 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023550A (ja) * 2009-07-16 2011-02-03 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
CN102456551A (zh) * 2010-10-21 2012-05-16 上海华虹Nec电子有限公司 外延生长方法
CN104919571A (zh) * 2012-11-30 2015-09-16 Lg伊诺特有限公司 外延晶元,以及使用其的开关元件和发光元件
CN105489478A (zh) * 2015-12-09 2016-04-13 河北普兴电子科技股份有限公司 重掺ph衬底薄层外延过渡区的调控方法
CN106653570A (zh) * 2016-12-21 2017-05-10 南京国盛电子有限公司 一种重掺衬底反型高阻ic外延片的制备方法
CN106803480A (zh) * 2017-02-14 2017-06-06 河北普兴电子科技股份有限公司 常压下p+衬底上生长n‑硅外延片的方法及外延片的应用

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554565A (zh) * 2020-05-08 2020-08-18 四川广瑞半导体有限公司 硅8英寸大功率元器件外延片制备工艺
CN113564710A (zh) * 2021-07-19 2021-10-29 瀚天天成电子科技（厦门）有限公司 一种碳化硅外延生长的控制方法
CN113322512A (zh) * 2021-08-03 2021-08-31 南京国盛电子有限公司 一种提高外延片过渡区一致性的工艺方法
CN117626425A (zh) * 2024-01-26 2024-03-01 中国电子科技集团公司第四十六研究所 一种igbt用8英寸硅外延片的制备方法
CN117626425B (zh) * 2024-01-26 2024-04-26 中国电子科技集团公司第四十六研究所 一种igbt用8英寸硅外延片的制备方法

Also Published As

Publication number Publication date
CN108417483B (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
CN108417483A (zh) 一种8英寸大功率igbt元器件用外延片的制备方法
CN101256958B (zh) 一种igbt硅外延片的制造方法
JP4850960B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN106757324B (zh) 一种硅外延片的制造方法
CN102157359B (zh) 6英寸powermos管外延层的制造方法
CN106653570B (zh) 一种重掺衬底反型高阻ic外延片的制备方法
CN100501925C (zh) 6″vdmos管用硅外延片的制造方法
US7972703B2 (en) Baffle wafers and randomly oriented polycrystalline silicon used therefor
CN104576307B (zh) 一种消除12英寸单晶硅外延片表面微颗粒团聚的方法
JP5316612B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
CN104775149B (zh) 一种生长高纯半绝缘碳化硅单晶的方法及装置
JP2008053343A (ja) 炭化珪素半導体エピタキシャル基板の製造方法
CN104409345B (zh) 一种大功率pin器件硅外延片的制造方法
CN100390937C (zh) 5英寸功率mos管用硅外延片的制造方法
CN102828239A (zh) 一种通过缺陷应力去除技术自分离氮化镓单晶材料制备自支撑衬底的方法
CN111005068A (zh) 一种生长高表面质量超厚igbt结构碳化硅外延材料的方法
CN115787092A (zh) 一种降低碳化硅同质外延缺陷的生长方法、碳化硅外延片和应用
CN104779141A (zh) 低偏角碳化硅同质外延材料的制作方法
CN107829135A (zh) 一种高质量碳化硅外延生长工艺
JP2008028277A (ja) 半導体基板の製造方法
KR101926687B1 (ko) 에피 웨이퍼 제조 장치, 에피 웨이퍼 제조 방법 및 에피 웨이퍼
CN115910755A (zh) 一种碳化硅外延片及其制备方法
WO2012144161A1 (ja) シリコン芯線の製造方法
JP5553066B2 (ja) エピタキシャルウエーハの製造方法
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant