CN207362367U - 外延涂覆的硅晶片 - Google Patents

外延涂覆的硅晶片 Download PDF

Info

Publication number
CN207362367U
CN207362367U CN201621381909.7U CN201621381909U CN207362367U CN 207362367 U CN207362367 U CN 207362367U CN 201621381909 U CN201621381909 U CN 201621381909U CN 207362367 U CN207362367 U CN 207362367U
Authority
CN
China
Prior art keywords
silicon wafer
chip
silicon
epitaxial layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621381909.7U
Other languages
English (en)
Inventor
W·阿尔特斯
J·V·霍恩
R·吉科尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Application granted granted Critical
Publication of CN207362367U publication Critical patent/CN207362367U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本实用新型涉及一种硅晶片，具有在其正面上外延涂覆的外延层并且不具有滑移线的，其特征在于所述外延层具有40μm至150μm的厚度，并且晶片在其正面上具有不大于0.8μm的局部平整度SFQRmax。本实用新型的硅晶片具有限定几何结构和形状的厚外延层，并且能够避免晶体学滑移线。

Description

外延涂覆的硅晶片
技术领域
本实用新型涉及一种外延涂覆的硅晶片。
背景技术
半导体晶片通常具有通过气相沉积而产生的层。在层的沉积期间，通常由旋转的基座保持半导体晶片，所述基座设置在处理腔室中。上部和下部的盖板(拱顶)形成了处理腔室的边界，边界可传输热辐射，并且辐射能量穿过边界传输至处理腔室内并且至半导体晶片上。用于气相沉积的处理腔室已经在例如US5,487,358和US2013/0078743A1中描述。
外延涂覆的硅晶片适用于半导体工业中，特别是用于大规模集成电子部件诸如微处理器或存储器芯片的制造。在该情形中，在其上产生电子部件的硅晶片正面的平整度构成了严苛的要求。
总体平整度涉及半导体晶片减去待定义的边缘排除的整个表面。由GBIR(“总体参考背面理想平面/范围”＝对于半导体晶片的整个正面基于参考背侧理想平面的正和负偏离的幅度)描述总体平整度。
在该情形中关键的属性还是硅晶片在其正面上的局部平整度或局部几何形状。现代分档器技术要求在硅晶片正面的部分区域中最优的局部平面性，例如表示为SFQR(“位置参考正面最小平方/范围”＝通过对于限定大小的部件区域(测量窗口，“位置”)最小化平方误差而定义的基于正面的正和负偏差的幅度)。最大局部平整度数值SFQRmax规定了考虑硅晶片的部件区域的最大SFQR数值。
通常考虑3mm的边缘排除而确定最大局部平整度数值。
额定边缘排除内硅晶片上的区域通常称作“固定质量区域”，缩写为FQA。具有部分区域在FQA之外但是其中心在FQA内的那些位置称作“部分位置”。最大局部平整度的确定通常并未涉及使用“部分位置”而是相反地仅使用所谓“完全位置”，也就是说完全位于FQA内的部件区域。为了能够比较最大局部平整度数值，必须规定边缘排除和由此FQA的大小，以及进一步规定是否已经考虑“部分位置”。
允许低于几何参数的特定限值位置的百分比通常由PUA(“可使用面积百分比”)数值规定，其例如在小于或等于2.0μm的SFQRmax和90％的PUA数值的情形中，规定90％的位置具有小于或等于2.0μm的SFQRmax，而对于10％的位置(“芯片产量”)也允许更高的SFQR数值。
半导体晶片可以在其正面上贴附颗粒，例如小的硅颗粒。可以由散射光测量(光散射)而使得该颗粒的贴附可见，例如采用测量装置KLA-Tencor Surfscan SP1MX，并且因此也被指定作为局部化光散射污染(LLS污染)。WO2005101483 A1公开了一种在外延涂覆的硅晶片的情形中用于散射光测量的方法。
对于光刻高度重要的另一参数是总体形状。以下由参数翘曲度描述晶片的总体形状。术语翘曲度应该理解为在晶片上任何位置与穿过不受力安装的晶片重心的平面之间的最大偏离。该参数的精确定义在标准ASTM F1390中被找到。
在例如US 5,904,769A、US 6,110,290A和EP 1 042 544 B1中公开了外延沉积工艺。
在硅外延层的CVD中，处于热和机械(重力)约束之下的硅晶片可以经由位错的产生和传播而部分地弛豫，这可以导致晶片的滑动产生和断裂。为了避免该有害的效应，必须减少循环工艺过程中温度升降的速率。然而，这增加了工艺循环时间并且最终降低了晶片产量。
发明内容
本实用新型所要解决的技术问题在于改进在衬底上沉积厚外延层，以制造具有限定晶片几何结构和形状的厚外延层的晶片，同时避免了来自温度不均匀性的晶体学滑移线。
本实用新型涉及一种硅晶片，其具有外延地涂覆在其正面上的外延层并且不具有滑移线，其特征在于所述外延层具有40μm至150μm的厚度，并且晶片在其正面上具有不大于0.8μm的局部平整度SFQRmax。
优选地，硅外延层沉积在经抛光的硅晶片衬底的正面上。
对于SFQRmax，使用至少95％的如上所定义的PUA。边缘排除是3mm。位置大小是25mm×25mm。考虑了部分位置。
优选地，晶片在其正面上具有不多于6个≥0.2μm的LLS缺陷并且不多于4个≥0.3μm的LLS缺陷。
优选地，晶片在其正面上具有不多于50个≥0.13μm的LLS缺陷。
优选地，晶片具有不大于0.7μm的平整度SFQRmax。
根据一个实施方案，晶片具有不大于0.5μm的平整度SFQRmax。
根据另一实施方案，晶片具有小于5.0μm的局部平整度GBIR。
根据一个实施方案，晶片具有小于70μm的翘曲度。
优选地，晶片具有小于55μm的翘曲度。
优选地，晶片具有200mm的直径或者小于200mm的直径，例如100mm或150mm。
本实用新型的技术效果在于，制造了具有限定几何结构和形状的厚外延层的晶片，同时避免了晶体学滑移线。
附图说明
图1是在正面和背面上具有原生氧化物层的晶片的示意图。
图2是从正面移除原生氧化物层后的晶片的示意图。
图3是在正面上沉积外延层后的晶片的示意图。
具体实施方式
用于本实用新型的起始材料优选地是单晶硅晶片衬底，其已经从根据Czochralski晶体生长方法或浮区晶体生长法所生长的单晶锭块划片分割。生长硅锭块、以及标准硅划片、研磨、刻蚀和抛光技术是本领域广泛已知的并且例如公开在US 6,517,632B2和US 7,033,962B2中。
外延沉积优选地由化学气相沉积而执行。通常而言，化学气相沉积包括在外延沉积反应器中将晶片表面暴露至包含有硅的气氛中，该反应器例如EPI 反应器(Applied Materials，Santa Clara，CA)。
该外延沉积反应器包括通常由石英构造的腔室，用于允许工艺气体进入反应器的气体入口，用于从反应器移除工艺气体的气体出口，用于加热半导体晶片的加热元件，用于支撑晶片的基座，以及用于支撑基座和晶片的可旋转装置。
通常，具有刻蚀背面的单面抛光的晶片1或者双面抛光的晶片1在正面和背面上具有原生氧化物层2，参看图1。外延沉积工艺包括在正面上沉积外延层之前至少从半导体晶片1的正面移除原生氧化物层2，参看图2。
此外，移除步骤(烘培步骤)可以在外延沉积工艺之前与晶片刻蚀步骤合并。
原生氧化物层2的移除优选地通过在基本上不含氧化剂的气氛(最优选地，无氧化剂的气氛)中加热晶片表面直至从表面移除氧化硅层而完成。例如，晶片表面被加热至至少约1050℃的温度。当将晶片的整个正面和基本上整个背面暴露至包括H2、或者H2与用于刻蚀晶片表面的类似HCl的刻蚀气体的组合的清洁气体时进行所述加热。
清洁气体的流速通常在约5slm每分钟标准升(slm)和约100slm之间。
对于在外延沉积工艺之前的刻蚀步骤，在至少约1130℃的温度下，刻蚀气体的流速通常在约0.2slm每分钟标准升(slm)与约2.0slm之间至少约10秒。
在从至少半导体晶片的正面移除原生氧化物层之后，断开清洁气体流，并且将反应腔室中温度调节至在约1050℃和约1150℃之间。
晶片1的正面随后与包含原料气体的硅接触以将外延层3沉积至正面上，参看图3。例如，在移除了原生氧化物之后，表面与原料气体接触多于5秒，以便于允许半导体晶片的温度稳定并且变得均匀。均匀的温度分布对于避免来自温度非均匀性的晶体学滑移线以及防止边缘陡降(roll-off)是必须的。
外延沉积优选地由化学气相沉积执行。晶片的表面暴露至包括挥发性气体的气氛中，所述挥发气体中含有硅，例如SiCl4、SiHCl3、SiH2Cl2、SiH3Cl或SiH4。所述气氛还包含载气(例如H2)。
硅原料气体的流速优选地约为5slm至15slm。硅原料气体可以与载气和掺杂剂原料气体混合，载气优选为H2，而掺杂剂原料气体优选为(与H2混合的PH3、B2H6或AsH3)。氢气和载气的总流速约为20slm至60slm。
在外延沉积期间，晶片表面的温度优选地维持在足以防止包含硅的气氛在所述晶片表面上沉积多晶硅的温度。通常，在该周期期间表面的温度优选地维持在从约1050℃至约1150℃，或者1075至1125℃处。
外延层生长速率优选地约为2.0μm/min至约4.0μm/min。
一旦已经形成了具有所需厚度的外延层，采用惰性气体、H2或其组合并且优选地单独采用H2将含有硅的气氛从反应腔室中清除。
此后，将晶片冷却至可以处理晶片而不会造成其损伤的温度(通常不大于约800－900℃)，并且随后从外延沉积反应器中移除。
根据本实用新型，所沉积的外延层的厚度优选地在50和150μm之间并且最优选地在60和100μm之间。随着所沉积外延层厚度增大，沉积在反应腔室内侧部件上的硅也增多。所述不希望的涂覆可以导致正在进行的外延涂覆工艺的问题，例如由于位于反应腔室中半导体晶片的不均匀加热。
本实用新型的发明人发现，载气流速在防止反应腔室内侧部件涂覆中是关键参数。当沉积的外延层具有至少40μm厚度，并导致反应腔室内侧部件的涂覆增多时，这变得更加关键。
载气和硅原料气的流速均影响半导体晶片的边缘几何形状以及外延层的均匀性和厚度。这些气体通过穿过通常由石英表面中孔洞阵列构成的隔挡板、并且随后穿过引出至腔室中通道而分布跨越腔室入口。隔挡板的入口和出口之间的压力差影响了穿过板和通道的气体速率和分布，也因此影响了跨越腔室入口的分布。
外延涂覆的半导体晶片的几何形状通常在更高载气流时降级退化。尤其是靠近半导体晶片的边缘，当载气流增大时外延层的厚度通常随着跨越剩余晶片表面厚度而减小。
本实用新型的发明人发现，增大载气流速并同时减小硅原料气流速能防止反应腔室内侧部件中硅的涂覆，并且因此防止了尤其是在晶片与基座接触之处的非均匀温度分布。
例如，如果对于较薄的外延层(即小于40μm的层)，硅原料气和载气所设定的流速分别是10slm和40slm，则对于较厚的外延层(即在40至150μm范围内的层)，硅原料气和载气的流速可以分别设定为6slm和60slm。
载气的流速设置为>55slm以防止过量硅沉积在上部拱顶上。为了减小晶片几何形状退化以及外延层厚度变化，硅原料气的流速优选地在5和8slm之间，以用于在具有40μm之上厚度层的半导体表面上的沉积层。
因为实际上较厚额外延层需要更长的沉积时间，必须避免晶片的晶格结构内滑移以及晶片电阻率变化。通过降低烘干和沉积温度均最佳地优化了滑移和晶片电阻率变化。通过降低沉积温度，更多功率可以偏移至晶片正面，也即调节在晶片顶部和底部上以及内侧至外侧的温度，以便于控制晶片的温度均匀性。
例如，沉积温度可以从1130℃跌落至1100℃以用于沉积更厚外延层，而同时避免了晶片晶体结构内滑移和晶片电阻率变化。

Claims (9)

1.一种硅晶片，具有在其正面上外延涂覆的外延层并且不具有滑移线，其特征在于所述外延层具有40μm至150μm的厚度，并且所述晶片在其正面上具有不大于0.8μm的局部平整度SFQRmax。
2.根据权利要求1所述的硅晶片，其特征在于该硅晶片具有不多于6个等于或大于0.2μm的LLS缺陷，并且不多于4个等于或大于0.3μm的LLS缺陷。
3.根据权利要求1所述的硅晶片，其特征在于该硅晶片在其正面上具有不多于50个等于或大于0.13μm的LLS缺陷。
4.根据权利要求1至3中任一项所述的硅晶片，其特征在于该硅晶片具有不大于0.7μm的局部平整度SFQRmax。
5.根据权利要求4所述的硅晶片，其特征在于该硅晶片具有不大于0.5μm的局部平整度SFQRmax。
6.根据权利要求1至3中任一项所述的硅晶片，其特征在于该硅晶片具有小于5.0μm的总体平整度GBIR。
7.根据权利要求1至3中任一项所述的硅晶片，其特征在于该硅晶片具有小于70μm的翘曲度。
8.根据权利要求7所述的硅晶片，其特征在于该硅晶片具有小于55μm的翘曲度。
9.根据权利要求1至3中任一项所述的硅晶片，其特征在于该硅晶片具有等于或小于200mm的直径。
CN201621381909.7U 2015-12-30 2016-12-13 外延涂覆的硅晶片 Active CN207362367U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/983,586 US10249493B2 (en) 2015-12-30 2015-12-30 Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber
US14/983,586 2015-12-30

Publications (1)

Publication Number Publication Date
CN207362367U true CN207362367U (zh) 2018-05-15

Family

ID=59226666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621381909.7U Active CN207362367U (zh) 2015-12-30 2016-12-13 外延涂覆的硅晶片

Country Status (2)

Country Link
US (1) US10249493B2 (zh)
CN (1) CN207362367U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682574B (zh) * 2018-06-21 2020-01-11 國立成功大學 複合電極材料及其製作方法、包含該複合電極材料之複合電極、以及包含該複合電極之鋰電池
CN115198352B (zh) * 2022-08-24 2024-03-26 西安奕斯伟材料科技股份有限公司 一种外延生长方法及外延晶圆

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221556A (en) * 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
JP2790009B2 (ja) 1992-12-11 1998-08-27 信越半導体株式会社 シリコンエピタキシャル層の成長方法および成長装置
US5498578A (en) * 1994-05-02 1996-03-12 Motorola, Inc. Method for selectively forming semiconductor regions
JPH0897159A (ja) 1994-09-29 1996-04-12 Handotai Process Kenkyusho:Kk エピタキシャル成長方法および成長装置
JP3725598B2 (ja) 1996-01-12 2005-12-14 東芝セラミックス株式会社 エピタキシャルウェハの製造方法
ATE312955T1 (de) 1996-05-21 2005-12-15 Applied Materials Inc Verfahren und vorrichtung zum regeln der temperatur einer reaktorwand
US6063186A (en) 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
US6013319A (en) 1998-04-28 2000-01-11 Dietze; Gerald R. Method and apparatus for increasing deposition quality of a chemical vapor deposition system
US6703290B2 (en) * 1999-07-14 2004-03-09 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
US6517632B2 (en) 2000-01-17 2003-02-11 Toshiba Ceramics Co., Ltd. Method of fabricating a single crystal ingot and method of fabricating a silicon wafer
KR100881511B1 (ko) 2001-07-10 2009-02-05 신에쯔 한도타이 가부시키가이샤 실리콘웨이퍼의 제조방법, 실리콘 에피텍셜 웨이퍼의제조방법 및 실리콘 에피텍셜 웨이퍼
US7435665B2 (en) * 2004-10-06 2008-10-14 Okmetic Oyj CVD doped structures
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
JP5245380B2 (ja) * 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9537004B2 (en) * 2011-05-24 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain formation and structure
DE102011083245B4 (de) 2011-09-22 2019-04-25 Siltronic Ag Verfahren und Vorrichtung zum Abscheiden einer epitaktischen Schicht aus Silizium auf einer Halbleiterscheibe aus einkristallinem Silizium durch Gasphasenabscheidung in einer Prozesskammer
JP2014170891A (ja) * 2013-03-05 2014-09-18 Sumitomo Electric Ind Ltd 炭化珪素基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法
JP5931780B2 (ja) * 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
CN104900521B (zh) * 2014-03-04 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件

Also Published As

Publication number Publication date
US10249493B2 (en) 2019-04-02
US20170194137A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
US7922813B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7579261B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US8372298B2 (en) Method for producing epitaxially coated silicon wafers
JP4948628B2 (ja) エピタキシャルに被覆されたシリコンウェハの製造方法
US8268708B2 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP5232719B2 (ja) エピタキシャル被覆された半導体ウェハの製造方法
JP2008532315A (ja) バッフル・ウェーハおよびそのために使用されるランダム配向した多結晶シリコン
CN207362367U (zh) 外延涂覆的硅晶片
CN102168304B (zh) 一种制造具有外延沉积层的由硅构成的半导体晶片的方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
KR101206924B1 (ko) 화학 기상 증착 장치용 서셉터 및 이를 갖는 화학 기상 증착 장치
KR20210014340A (ko) 웨이퍼의 에피택셜층의 성장 온도 설정 방법 및 에피택셜층의 성장 방법
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
CN113302718B (zh) 硅外延晶片的制造方法和硅外延晶片
US20220020585A1 (en) Silicon epitaxial wafer production method and silicon epitaxial wafer
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JP2022067843A (ja) 炭化珪素単結晶基板およびその製造方法
JP2002134425A (ja) 気相成長方法
KR20190017147A (ko) 에피택셜 웨이퍼 및 그 제조 방법
SG177026A1 (en) Method for producing epitaxially coated silicon wafers

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant