CN105452949B - 半导体装置、显示装置和半导体装置的制造方法 - Google Patents

半导体装置、显示装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN105452949B
CN105452949B CN201480044668.4A CN201480044668A CN105452949B CN 105452949 B CN105452949 B CN 105452949B CN 201480044668 A CN201480044668 A CN 201480044668A CN 105452949 B CN105452949 B CN 105452949B
Authority
CN
China
Prior art keywords
layer
electrode
contact hole
transparency
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480044668.4A
Other languages
English (en)
Other versions
CN105452949A (zh
Inventor
加藤纯男
上田直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN105452949A publication Critical patent/CN105452949A/zh
Application granted granted Critical
Publication of CN105452949B publication Critical patent/CN105452949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置(100A)包括：具有栅极电极(12g)的第一金属层(12)；在第一金属层上形成的栅极绝缘层(14)；在栅极绝缘层上形成的氧化物半导体层(16)；在氧化物半导体层上形成的第二金属层(18)；在第二金属层上形成的层间绝缘层(22)；和具有透明导电层(Tc)的透明电极层(TE)，氧化物半导体层具有第一部分(16a)和横穿栅极电极的边缘地延长的第二部分(16b)，第二金属层具有源极电极(18s)和漏极电极(18d)，层间绝缘层不包含有机绝缘层，层间绝缘层具有以与第二部分以及漏极电极的靠近第二部分的一侧的端部重叠的方式形成的接触孔(22a)，透明导电层(Tc)在接触孔内与漏极电极的端部和氧化物半导体层的第二部分接触。

Description

半导体装置、显示装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置、显示装置和半导体装置的制造方法，特别涉及具有薄膜晶体管(TFT)的有源矩阵基板、具有有源矩阵基板的显示装置和有源矩阵基板的制造方法。
背景技术
具有按每个像素设置有开关元件的有源矩阵基板的显示装置被广泛使用。具有薄膜晶体管(Thin Film Transistor，以下称“TFT”)作为开关元件的有源矩阵基板称为TFT基板。另外，在本说明书中，TFT基板的与显示装置的像素对应的部分有时也称为像素。
液晶显示装置等使用的TFT基板例如具有：玻璃基板；由玻璃基板支承的多个TFT；栅极配线和源极配线；以及排列成矩阵状的像素电极。各TFT的栅极电极与栅极配线电连接，源极电极与源极配线电连接，漏极电极与像素电极电连接。TFT、源极配线和栅极配线通常被层间绝缘层覆盖，像素电极设置于层间绝缘层上且在形成于层间绝缘层的接触孔内与TFT的漏极电极连接。
作为上述层间绝缘层，存在使用由有机绝缘材料构成的绝缘层(有时也称为“有机绝缘层”)的情况。例如，在专利文献1和2中，公开了具有无机绝缘层和形成于其上的有机绝缘层作为覆盖TFT和配线的层间绝缘层的TFT基板。有机绝缘材料与无机绝缘材料相比，具有低的介电常数，且容易形成得厚。即使形成包含比较厚(例如，具有1μm～3μm左右的厚度)的有机绝缘层的层间绝缘层，且像素电极的周边部分以与栅极配线和/或源极配线隔着层间绝缘层重叠的方式配置，在像素电极与栅极配线和/或源极配线之间形成的寄生电容也小。因此，由于能够以与栅极配线或源极配线重叠的方式配置像素电极，所以与以像素电极和配线彼此不重叠的方式配置的情况相比，能够提高像素开口率。
现有技术文献
专利文献
专利文献1：日本特开2013-105136号公报
专利文献2：国际公开第2013/073635号
发明内容
发明要解决的技术问题
然而，当形成比较厚的有机绝缘层时，为了将漏极电极与像素电极连接，形成于层间绝缘层的接触孔变深。当接触孔较深时，接触孔附近的液晶分子的取向状态紊乱，在接触孔附近有时产生漏光。此外，由于形成于有机绝缘层的接触孔的侧壁相对于基板的法线倾斜，因此接触孔越深，接触孔的开口面积越大。为了抑制接触孔附近的漏光，例如在专利文献1中，将接触孔配置于漏极电极上，通过漏极电极(或漏极电极的延长部分)对接触孔附近进行遮光。此外，在专利文献2中，通过将接触孔配置于栅极电极(栅极配线)上，对接触孔附近进行遮光。为了对接触孔附近进行遮光，考虑到制造工艺中的对准误差，需要形成足够大的遮光区域。因此，具有这种TFT基板的显示装置，由于像素中的对显示有贡献的区域变小遮光区域的量，因此光的利用效率下降。
当显示装置的高分辨率化推进时，由于像素的面积变小，因在像素内形成遮光区域而导致的光的利用效率的下降变得更显著。
本发明的实施方式是鉴于以上情况而完成的，其目的在于，提供与以往相比抑制了光的利用效率的下降的半导体装置、显示装置和这种半导体装置的制造方法。
解决技术问题的技术手段
本发明的实施方式的半导体装置包括基板和由所述基板支承的薄膜晶体管，该半导体装置包括：具有所述薄膜晶体管的栅极电极的第一金属层；在所述第一金属层上形成的栅极绝缘层；在所述栅极绝缘层上形成的、包含所述薄膜晶体管的有源层的氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；在所述氧化物半导体层上形成的、具有所述薄膜晶体管的源极电极和漏极电极的第二金属层，所述漏极电极配置在比所述源极电极更靠近所述第二部分的位置；在所述第二金属层上形成的具有第一接触孔的层间绝缘层；和在所述层间绝缘层上和所述第一接触孔内形成的第一透明电极层，所述层间绝缘层不包含有机绝缘层，所述第一接触孔形成为：当从所述基板的法线方向看时，与所述氧化物半导体层的所述第二部分以及所述漏极电极的靠近所述第二部分的一侧的端部重叠，所述第一透明电极层具有在所述第一接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分接触的透明导电层。
某实施方式的半导体装置，还包括：在所述第一透明电极层上形成的电介质层，其在与所述第一接触孔对应的位置具有第一开口部；和在所述电介质层上和所述第一开口部内形成的第二透明电极层，所述第一透明电极层具有不与所述透明导电层电连接的第一电极，所述第二透明电极层具有在所述第一开口部内与所述透明导电层接触的第二电极。
在某实施方式中，所述第一电极隔着所述电介质层与所述第二电极相对。
某实施方式的半导体装置具有多个像素，所述多个像素中的各个像素包含所述薄膜晶体管、所述第一电极和所述第二电极，所述第一电极作为共用电极起作用，所述第二电极作为像素电极起作用。
在某实施方式中，所述第二金属层具有上部配线层，所述第一透明电极层具有与所述第一电极电连接的第一透明连接层，所述第二透明电极层具有第二透明连接层，所述层间绝缘层具有第二接触孔，所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，所述电介质层具有在与所述第二接触孔对应的位置形成的第二开口部，所述第二透明连接层在所述第二接触孔内与所述上部配线层接触，并且在所述第二开口部的内侧与所述第一透明连接层接触。
在某实施方式中，所述第二金属层具有上部配线层，所述第一透明电极层具有与所述第一电极电连接的第一透明连接层，所述层间绝缘层具有第二接触孔，所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，所述第一透明连接层在所述第二接触孔内与所述上部配线层接触。
某实施方式的半导体装置具有多个像素，所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，所述透明导电层作为像素电极起作用。
某实施方式的半导体装置还包括：配置于所述层间绝缘层与所述第一透明电极层之间的电介质层；和配置于所述层间绝缘层与所述电介质层之间的第二透明电极层，所述第二透明电极层包含不与所述透明导电层电连接的透明电极。
在某实施方式中，所述透明电极作为共用电极起作用。
在某实施方式中，所述第二金属层具有上部配线层，所述第一透明电极层具有第一透明连接层，所述第二透明电极层具有与所述透明电极电连接的第二透明连接层，所述层间绝缘层具有第二接触孔，所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，并且在所述开口部的内侧与所述第二透明连接层接触。
某实施方式的半导体装置还包括：覆盖所述第一透明电极层的电介质层；和在所述电介质层上形成的第二透明电极层，所述第二透明电极层包含不与所述透明导电层电连接的透明电极，所述透明电极作为共用电极起作用。
在某实施方式中，所述第二金属层具有上部配线层，所述层间绝缘层具有第二接触孔，所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，所述第二透明电极层具有与所述透明电极电连接的透明连接层，所述透明连接层在所述开口部的内侧在所述第二接触孔内与所述上部配线层接触。
在某实施方式中，所述第二金属层具有上部配线层，所述层间绝缘层具有第二接触孔，所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，所述第一透明电极层具有不与所述透明导电层电连接的第一透明连接层，所述第二透明电极层具有与所述透明电极电连接的第二透明连接层，所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，所述第二透明连接层在所述开口部的内侧与所述第一透明连接层接触。
在某实施方式中，所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
在某实施方式中，所述In-Ga-Zn-O类的半导体包含结晶部分。
本发明的实施方式的半导体装置，包括：上述任一半导体装置；以与所述半导体装置相对的方式配置的对置基板；和配置于所述对置基板与所述半导体装置之间的液晶层。
本发明的实施方式的半导体装置的制造方法，包括：工序(a)，在基板上形成具有栅极电极的第一金属层；工序(b)，形成覆盖所述第一金属层的栅极绝缘层；工序(c)，在所述栅极绝缘层上形成氧化物半导体层，所述氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；工序(d)，在所述氧化物半导体层上形成第二金属层，所述第二金属层具有源极电极和漏极电极，所述漏极电极配置在比所述源极电极更靠近所述第二部分的位置；工序(e)，在所述第二金属层上形成层间绝缘膜，所述层间绝缘膜不包含有机绝缘膜；工序(f)，通过蚀刻所述层间绝缘膜，形成使所述氧化物半导体层的所述第二部分的表面和所述漏极电极的靠近所述第二部分的一侧的端部露出的接触孔；和工序(g)，形成透明导电层，该透明导电层在所述接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分的表面接触。
在某实施方式中，在所述工序(f)中，所述层间绝缘膜的蚀刻是将所述氧化物半导体层作为蚀刻停止层进行的。
在某实施方式中，所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
在某实施方式中，所述In-Ga-Zn-O类的半导体包含结晶部分。
发明效果
根据本发明的实施方式，提供与以往相比抑制了光的利用效率的下降的半导体装置、显示装置以及这种半导体装置的制造方法。
附图说明
图1中，(a)示出本发明的第一实施方式的TFT基板100A的示意性剖面图，(b)示出TFT基板100A的示意性俯视图。
图2中，(a)示出本发明的第二实施方式的TFT基板100B的示意性剖面图，(b)示出TFT基板100B的示意性俯视图。
图3中，(a)和(b)分别示出参考例的TFT基板200的示意性剖面图和俯视图。
图4中，(a)和(b)是放大示出TFT基板100B的TFT部附近的俯视图。
图5中，(a)和(b)是放大示出参考例的TFT基板200的TFT部附近的俯视图。
图6中，(a)示意性示出TFT基板100B的俯视结构的一例，(b)示出端子部72Tb所具有的端子的示意性剖面，(c)示出S-COM连接部的示意性剖面，(d)示出S-COM连接部的另一例。
图7中，(a)～(d)是示出形成TFT基板100B的TFT部的工序的示意性剖面图。
图8中，(a)～(c)是示出形成TFT基板100B的TFT部的工序的示意性剖面图。
图9中，(a)～(e)是示出形成TFT基板100B的TFT部的工序的示意性俯视图。
图10中，(a)～(c)分别是示意性示出栅极电极12g、氧化物半导体层16和漏极电极18d的配置的例子的俯视图，(d)是说明在氧化物半导体层没有形成第二部分的情况下产生的不良情况的示意性剖面图。
图11中，(a)～(f)是示出TFT基板100B的端子部72Tb的工序的示意性剖面图。
图12中，(a)～(f)是示出TFT基板100B的S-COM连接部的工序的示意性剖面图。
图13是本发明的第三实施方式的TFT基板100C的示意性剖面图。
图14中，(a)和(b)是放大示出TFT基板100C的TFT部附近的俯视图。
图15中，(a)是示意性示出TFT基板100C的俯视结构的一例，(b)是示出(a)所示的端子部72Tc所具有的端子的示意性剖面，(c)示出S-COM连接部的示意性剖面。
图16中，(a)～(c)是示出形成TFT基板100C的TFT部的工序的示意性剖面图。
图17中，(a)～(c)是示出形成TFT基板100C的TFT部的工序的示意性俯视图。
图18中，(a)～(c)是示出形成TFT基板100C的端子部72Tc的工序的示意性剖面图。
图19中，(a)～(c)是示出形成TFT基板100C的S-COM连接部的工序的示意性剖面图。
图20中，(a)示出作为TFT基板100C的变形例的TFT基板100D的示意性剖面图，(b)示出TFT基板100D的示意性俯视图。
图21中，(a)示意性示出TFT基板100D的俯视结构的一例，(b)示出(a)所示的端子部72Td所具有的端子的示意性剖面，(c)示出S-COM连接部的示意性剖面。
图22中，(a)～(c)是示出形成TFT基板100D的TFT部的工序的示意性剖面图。
图23中，(a)～(c)是示出形成TFT基板100D的端子部72Td的工序的示意性剖面图。
图24中，(a)～(c)是示出形成TFT基板100D的S-COM连接部的工序的示意性剖面图。
图25是具有TFT基板100A的液晶显示装置1000的示意性剖面图。
具体实施方式
以下参照附图说明本发明的实施方式的半导体装置、显示装置及其制造方法，但是本发明不限于例示的实施方式。在以下中，作为半导体装置，例示了液晶显示装置使用的TFT基板，但是本发明的实施方式的半导体装置包含其它透射型显示装置(例如电泳显示装置、MEMS(微机电***)显示装置、有机EL(电致发光)显示装置)的TFT基板。
首先，参照图1说明本发明的实施方式的TFT基板100A的结构。另外，在以下说明中，具有实质相同的功能的构成要素用共同的参考符号表示，并且有时省略说明。
图1是示意性示出本发明的第一实施方式的TFT基板100A的结构的图，图1的(a)是示意性剖面图，图1的(b)是示意性俯视图。
如图1的(b)所示，TFT基板100A具有与使用它制作的液晶显示装置的像素对应的像素Pix。像素Pix排列为具有行和列的矩阵状，并构成显示区域。TFT基板100A具有：沿列方向延伸的源极配线S；沿行方向延伸的栅极配线G；TFT 10；和透明电极层TE。图1的(a)相当于图1的(b)的1A-1A’剖面图。
如图1的(a)所示，TFT基板100A包括：基板(例如玻璃基板)11；由基板11支承的TFT10；具有TFT 10的栅极电极12g的第一金属层12；在第一金属层12上形成的栅极绝缘层14；和在栅极绝缘层14上形成的氧化物半导体层16。氧化物半导体层16包含TFT 10的有源层。氧化物半导体层16具有：以与栅极电极12g重叠的方式形成的第一部分16a；和从第一部分16a起横穿(横过)栅极电极12g的一端侧的边缘地延长的第二部分16b。
TFT基板100A还包括在氧化物半导体层16上形成的第二金属层18。第二金属层18具有TFT 10的源极电极18s和漏极电极18d，漏极电极18d配置在比源极电极18s更靠近氧化物半导体层16的第二部分16b的位置。
在本说明书中，“金属层”意思是具有导电性的层，不限于由金属形成的层，也可以包含例如由金属氮化物或金属氧化物形成的层。此外，不限于单个层，也可以是层叠多个层而形成的层。第一金属层12和第二金属层18包含由金属形成的层并具有遮光性。包含由金属形成的层的第一金属层12和第二金属层18，由于通常与透明导电层相比导电性高，因此能够使配线的宽度变窄，能够有助于高分辨率化和像素开口率的提高。
此外，TFT基板100A包括在第二金属层18上形成的层间绝缘层22和透明电极层TE。层间绝缘层22由无机绝缘材料形成，不包含有机绝缘层。层间绝缘层22也可以具有层叠结构。层间绝缘层22具有接触孔22a，如图1的(b)所示，该接触孔22a形成为：当从基板11的法线方向看时，与氧化物半导体层16的第二部分16b重叠且与漏极电极18d的靠近第二部分16b侧的端部18E重叠。因此，当从基板11的法线方向看时，漏极电极18d的端部18E位于接触孔22a内。在图1所示的例子中，当从基板11的法线方向看时，接触孔22a的整体以与氧化物半导体层16重叠的方式配置，并且接触孔22a以使氧化物半导体层16的第二部分16b的上表面和漏极电极18d的端部18E露出的方式形成。
透明电极层TE形成于层间绝缘层22上和接触孔22a内，并且在接触孔22a内，具有与漏极电极18d的端部18E以及氧化物半导体层16的第二部分16b接触的透明导电层Tc。更详细地，如图1的(a)所示，透明导电层Tc在接触孔22a内，与漏极电极18d的端部18E附近的上表面以及漏极电极18d的侧面接触。由此，透明导电层Tc与漏极电极18d电连接，作为像素电极起作用。在透明导电层Tc之上(与基板11相反的一侧)，形成有取向膜(未图示)。TFT基板100A在例如TN(扭曲向列)模式、VA(垂直取向)模式等纵向电场模式的液晶显示装置中使用。
在TFT基板100A中，由接触孔22a规定的区域(接触孔22a的开口区域)的一部分，既没有被栅极电极12g遮光，也没有被漏极电极18d遮光，能够用作透光区域T。此外，因为TFT基板100A不具有有机绝缘层，所以接触孔22a比较浅。因此，由接触孔22a导致的液晶取向的紊乱变小，接触孔22a附近的漏光少。通过在接触孔22a的开口区域内设置透光区域T，与以往相比，能够提高光的利用效率。
TFT基板100A能够进行各种改变。例如，可以在透明导电层(像素电极)Tc的基板11侧，隔着电介质层设置作为辅助电容电极起作用的其它透明导电层。或者，可以在透明导电层(像素电极)Tc的基板11侧或液晶层侧，设置作为共用电极起作用的其它透明导电层，从而应用于FFS(边缘场开关)模式的液晶显示装置。
此外，透明导电层Tc可以不是像素电极。例如，可以在与透明电极层TE相比位于上方的层(液晶层侧)设置像素电极，从而使透明导电层Tc作为将像素电极与TFT 10的漏极电极18d连接的连接部起作用。在该情况下，可以在透明电极层TE形成与透明导电层Tc电分离的共用电极。
在下面的实施方式中，说明TFT基板100A的变形例。下面的实施方式的TFT基板包含TFT基板100A的结构。
接下来，参照图2说明本发明的第二实施方式的TFT基板100B的结构。
图2的(a)示出本发明的第二实施方式的TFT基板100B的示意性剖面图。图2的(a)所示的TFT基板100B，除了还包括在下部透明电极层24上形成的电介质层26和上部透明电极层28这点以外，可以与图1所示的TFT基板100A相同。此时可以认为，图2的(a)所示的下部透明电极层24对应于TFT基板100A的透明电极层TE，并且连接部24h对应于TFT基板100A的透明导电层Tc。上部透明电极层28具有像素电极28p。在上部透明电极层28上可以形成有取向膜(未图示)。如图2的(a)所示，电介质层26在与设置于层间绝缘层22的接触孔22a对应的位置具有开口部26a，上部透明电极层28形成于电介质层26上和开口部26a内。如后面所述，电介质层26由无机绝缘材料形成。
在图2的(a)例示的结构中，下部透明电极层24具有形成于层间绝缘层22上的透明电极24k。该透明电极24k与连接部24h由同一透明导电膜形成。透明电极24k不与连接部24h电连接(为电分离)。
如图2的(a)所示，像素电极28p在开口部26a内与连接部24h接触。即，像素电极28p经连接部24h与TFT 10的漏极电极18d电连接。在TFT基板100B中，连接部24h作为用于将漏极电极18d与像素电极28p电连接的导电层起作用。
在TFT基板100B中，像素电极28p的至少一部分以隔着电介质层26与透明电极24k重叠(相对)的方式配置。由此，在像素电极28p与透明电极24k重叠的部分形成将透明电极24k作为辅助电容电极的辅助电容。这样，在通过由将无机绝缘层夹在其间的两个透明导电层形成的两层电极结构来形成辅助电容的情况下，例如无需在像素内设置利用与源极配线相同的金属膜等的辅助电容电极，能够减小遮光区域。因此，能够抑制因在像素内设置辅助电容而导致的光的利用效率的下降。另外，透明电极24k也可以构成为作为共用电极(common electrode)起作用。关于用于向透明电极24k供给共用信号(COM信号)的结构，将在后面叙述。
在TFT基板100B中，也能够形成由透明电极(共用电极)24k和像素电极28p构成的两层电极结构，实现FSS模式的液晶显示装置。这样，透明电极24k可以作为辅助电容电极起作用，也可以作为共用电极起作用。或者，也可以具有两者的功能。
图2的(b)示出TFT基板100B的示意性俯视图。另外，图2的(a)相当于图2的(b)的2B-2B’剖面图。以下，有时将分别与多个像素中的各个像素对应地配置的TFT的周边区域称为“TFT部”。此外，有时将利用接触孔来将像素电极与TFT的漏极电极连接的结构称为“接触部”。
TFT 10被配置于源极配线S与栅极配线G交叉的点附近。各TFT10的栅极电极12g与栅极配线G电连接，源极电极18s与源极配线S电连接。栅极配线G与栅极电极12g形成于同一金属层(第一金属层12)内，源极配线S与源极电极18s形成于同一金属层(第二金属层18)内。如图所示，栅极配线G和栅极电极12g也可以一体地形成。同样地，源极配线S和源极电极18s也可以一体地形成。
以下，与使用了包含有机绝缘层的层间绝缘层的参考例的TFT基板进行比较，说明本实施方式的TFT基板100B的效果。
图3的(a)和(b)分别示出参考例的TFT基板200的示意性剖面图和俯视图。图3的(a)相当于图3的(b)的3C-3C’剖面图。
在参考例的TFT基板200中，第二金属层58包含源极电极58s和漏极电极58d。与TFT50的半导体层56电连接的漏极电极58d，当从基板11的法线方向看时，具有横穿栅极电极12g的边缘地延伸的部分。在第二金属层58上形成有层间绝缘层62。层间绝缘层62具有包含无机绝缘层61和在无机绝缘层61上形成的有机绝缘层63的层叠结构。在层间绝缘层62上按顺序形成有具有透明电极64k的第一透明电极层64、电介质层66和第二透明电极层68。
在层间绝缘层62设置有使漏极电极58d的上表面露出的接触孔62a。接触孔62a以当从基板11的法线方向看时，接触孔62a的整体与漏极电极58d重叠的方式形成。第一透明电极层64具有开口部，在第一透明电极层64的开口部内配置有接触孔62a。因此，第一透明电极层64不具有在接触孔62a内与漏极电极58d接触的部分。电介质层66形成于层间绝缘层62上、第一透明电极层64上和接触孔62a内。电介质层66在接触孔62a内具有使漏极电极58d的表面露出的开口部66a。第二透明电极层68具有在开口部66a内与漏极电极58d接触的像素电极68p。在图3的(a)所示的例子中，像素电极68p的一部分与透明电极64k隔着电介质层66相对，由此，形成有两层电极结构。
在参考例的TFT基板200中，接触孔62a的整个开口区域被漏极电极58d遮光。以下说明该理由。
在TFT基板200中，为了降低因透明电极64k(或像素电极68p)与源极配线S和/或栅极配线G重叠而产生的寄生电容，层间绝缘层62中使用了有机绝缘层63。然而，因为有机绝缘层63比较厚，所以层间绝缘层62的厚度变大，接触孔62a变深。当将该TFT基板200应用于液晶显示装置时，如上所述，因为接触孔62a较深，所以由接触孔62a引起的液晶取向的紊乱变大，有时产生漏光。于是，对接触孔62a的整个开口区域进行遮光，从而抑制漏光。其结果是，在TFT基板200中，遮光区域的面积占据像素Pix的比例增加，光的利用效率下降。
与此相对，在TFT基板100B中，以露出漏极电极18d的端部18E的方式配置接触孔22a。换句话说，当从基板11的法线方向看时，接触孔22a的开口区域的一部分不与漏极电极18d重叠。此外，接触孔22a以与横穿栅极电极12g的一端侧的边缘地延长的、透明氧化物半导体层16的一部分(第二部分16b)重叠的方式配置。因此，当从基板11的法线方向看时，接触孔22a的开口区域具有与栅极电极12g也不重叠的部分。因此，接触孔22a的开口区域的一部分T没有被漏极电极18d和栅极电极12g等遮光，能够作为透光区域有助于显示。其结果是，与参考例的TFT基板200相比，能够提高光的利用效率。此外，由于层间绝缘层22不包含有机绝缘层，因此透光率也增加。
根据本发明的实施方式，通过使背光源的耗电降低，能够降低显示装置的耗电。如上所述，在TFT基板100B中，由于与TFT基板200相比，能够减小遮光区域的面积占据像素Pix的比例，因此即使降低背光源的耗电，也能够实现与以往同等的显示的亮度。另外，在TFT基板100B中，层间绝缘层22不包含形成得比较厚的有机绝缘层，与TFT基板200的层间绝缘层62相比较薄。因此，在TFT基板100B中，与TFT基板200相比，因透明电极(或像素电极)与源极配线S和/或栅极配线G重叠而产生的寄生电容大，容易产生信号延迟。在TFT基板100B中，为了降低信号延迟的影响，有时将驱动芯片的耗电设定得高。然而，根据本发明的发明人的研究，驱动芯片的耗电的增大量与上述的背光源的耗电的降低量相比非常小(1/2左右以下)，即使将驱动芯片的耗电设定得高，也能够降低整个显示装置的耗电。
这里，说明在TFT基板100B中，可以不对接触孔22a的整个开口区域进行遮光的理由。
TFT基板100B的层间绝缘层22仅由无机绝缘材料形成，与上述的参考例的层间绝缘层62相比较薄。因此，为了将漏极电极18d与连接部24h电连接，无需形成深的接触孔。此外，因为层间绝缘层22薄，所以还能够缩小接触孔的直径。因此，与参考例的TFT基板200相比，由接触孔附近的液晶分子的取向状态紊乱引起的漏光被抑制。因此，即使没有用漏极电极18d或栅极电极12g等对接触孔22a的整个开口区域进行遮光，也能够实现高的显示特性。
在图2所示的TFT基板100B中，从基板11侧入射到接触孔22a的开口区域的一部分T的光，透过氧化物半导体层16的第二部分16b、连接部24h和像素电极28p的层叠体，向液晶层(未图示)侧出射。另外，接触部的结构不限于图2的(a)所示的结构。如后面所述，在某个方式中，像素电极配置成在接触孔内与漏极电极18d以及氧化物半导体层16的第二部分16b直接接触。在这种接触部中，从基板11侧入射到接触孔的开口区域的光中的至少一部分透过氧化物半导体层16的第二部分16b和像素电极的层叠体而向液晶层(未图示)侧出射。
当从基板11的法线方向看时，优选漏极电极18d的面积占据接触孔22a的开口区域的比例小于氧化物半导体层16的面积占据接触孔22a的开口区域的比例。此外，优选接触孔22a内的连接部24h与漏极电极18d的上表面的接触面积小于连接部24h与氧化物半导体层16的第二部分16b的接触面积。由此，能够减小配置于接触部的遮光区域的比例，因此能够更有效地抑制由接触部的遮光区域引起的光的利用效率的下降。在像素电极与漏极电极18d直接接触的方式(省略了连接部24h的方式)中，如果接触孔22a内的像素电极与漏极电极18d的上表面的接触面积小于像素电极与氧化物半导体层16的第二部分16b的接触面积，则得到同样的效果。另外，由于连接部24h(或像素电极)在接触孔22a内不仅与漏极电极18d的上表面接触，还与侧面接触，因此容易确保用于连接部24h(或像素电极)与漏极电极18d之间的电连接的接触面积。
如图2的(a)所示，在TFT基板100B中，将漏极电极18d配置在氧化物半导体层16的第一部分16a上，并且将漏极电极18d与连接部24h电连接。此时，TFT 10的沟道长度由漏极电极18d和源极电极18s的间隔规定。这里，虽然也可以省略漏极电极18d的形成，但是在那种情况下，TFT 10的沟道长度由氧化物半导体层16与连接部24h的连接部分和源极电极18s之间的间隔规定。那样，由于在TFT 10的沟道长度确定之前需要形成多个层，因此制造工序中的沟道长度的偏差变大。与此相对，在TFT基板100B中，如后面所述，由于漏极电极18d和源极电极18s由同一金属膜形成，因此能够降低制造工序中的沟道长度的偏差。这样，通过将漏极电极18d配置在TFT 10的沟道与连接部24h之间，能够降低沟道长度的偏差。
如上所述，根据本发明的实施方式，能够缩小接触孔的直径。因此，与以往的结构相比，能够在像素内形成更大的辅助电容。参照图4的(a)和(b)以及图5的(a)和(b)，对此进行说明。
图4的(a)和(b)是放大示出TFT基板100B的TFT部附近的俯视图，图5的(a)和(b)是放大示出参考例的TFT基板200的TFT部附近的俯视图。图4的(b)图示了与图4的(a)相同的范围，图4的(b)中的阴影区域表示能够作为辅助电容起作用的区域Rc。同样地，图5的(b)图示了与图5的(a)相同的范围，图5的(b)中的阴影区域表示能够作为辅助电容起作用的区域Rc。
如上所述，在TFT基板100B中，在像素电极28p与透明电极24k隔着电介质层26重叠的部分，能够形成辅助电容。因此，除了没有形成像素电极28p和透明电极24k中的一者或两者的区域以外，均能够形成辅助电容。在TFT基板100B中，在除了形成有连接部24h的区域的附近以外的区域，形成透明电极24k，使得透明电极24k不与连接部24h电连接。即，在接触孔22a的附近，不形成透明电极24k。在参考例的TFT基板200中，为了使得透明电极64k不与像素电极68p电连接，在接触孔62a的附近也不形成透明电极64k。
如图4的(b)所示，TFT基板100B的TFT部的接触孔直径小于图5的(b)所示的TFT基板200的TFT部的接触孔直径。因此，在像素内，能够遍及比以往大的区域形成透明电极24k。因此，与以往相比，能够扩大像素电极28p与透明电极24k重叠的部分，能够在像素内形成具有比以往大的电容的辅助电容。通过在像素内形成具有更大电容的辅助电容，能够减小栅极-漏极间的寄生电容(Cgd)与像素的全部电容(液晶电容Clc+辅助电容Cs+栅极-漏极间的寄生电容Cgd)的比率，能够降低馈通电压的影响。
这里，参照图6说明用于向透明电极24k施加共用信号的结构。
图6的(a)是示意性示出TFT基板100B的俯视结构的一例的图。TFT基板100B具有显示区域(有源区域)70和位于显示区域70外侧的周边区域(外框区域)72。TFT基板100B的显示区域70具有配置为例如矩阵状的多个像素。各像素包含TFT 10、像素电极28p和透明电极24k。透明电极24k例如遍及除了各像素Pix的TFT部以外的显示区域70的几乎整个区域形成，在TFT基板100B动作时，各像素的透明电极24k的电位相等。
在周边区域72形成有具有多个端子的端子部72Tb。此外，在周边区域72形成有与源极配线S由同一金属膜形成的上部配线层以及与栅极配线G由同一金属膜形成的下部配线层。输入到端子部72Tb的端子的来自外部配线的各种信号(例如显示信号、扫描信号、共用信号等)经上部配线层和/或下部配线层供给到TFT基板100B。例如，输入到端子部72Tb的端子的显示信号和扫描信号经上部配线层和/或下部配线层供给到对应的源极配线S或栅极配线G，输入到端子部72Tb的端子的共用信号经上部配线层和/或下部配线层供给到透明电极24k。例如，在周边区域72形成有用于将上部配线层与透明电极24k连接的S-COM连接部。也可以在周边区域72形成有用于将上部配线层与下部配线层连接的S-G连接部(连接转换部)。
图6的(b)示出端子部72Tb所具有的端子的示意性剖面。在图6的(b)例示的结构中，与第一金属层12由同一金属膜形成的下部配线层12t和与第二金属层18由同一金属膜形成的上部配线层18t，在设置于栅极绝缘层14的接触孔14a内接触。在上部配线层18t上形成有层间绝缘层22，层间绝缘层22在与栅极绝缘层14的接触孔14a对应的位置具有接触孔22b。在该接触孔22b内形成有下部透明连接层24t，下部透明连接层24t在接触孔22b内与上部配线层18t接触。在下部透明连接层24t上形成有电介质层26，电介质层26在与层间绝缘层22的接触孔22b对应的位置具有开口部26b。在该开口部26b的内侧，下部透明连接层24t与在下部透明连接层24t上形成的上部透明连接层28t接触。下部透明连接层24t与透明电极24k以及连接部24h形成于同一层(下部透明电极层24)内。上部透明连接层28t与像素电极28p形成于同一透明导电层(上部透明电极层28)内。另外，也可以省略下部透明连接层24t。
图6的(c)示出S-COM连接部的示意性剖面，图6的(d)示出S-COM连接部的另一例。在图6的(c)例示的结构中，层间绝缘层22具有当从基板11的法线方向看时，以与上部配线层18u重叠的方式形成的接触孔22c。上部配线层18u与第二金属层18由同一金属膜形成。在接触孔22c内，与像素电极28p形成于同一透明导电层(上部透明电极层28)内的上部透明连接层28c，与上部配线层18u接触。该上部透明连接层28c在形成于与接触孔22c对应的位置的、电介质层26的开口部26c的内侧，与下部透明连接层24c接触，该下部透明连接层24c与透明电极24k形成于同一层(下部透明电极层24)内，并且与透明电极24k电连接。即，在图6的(c)所示的例子中，上部配线层18u与透明电极24k经上部透明连接层28c电连接。由此，能够经例如下部配线层、上部配线层18u和上部透明连接层28c，将输入到端子部72Tb的端子的共用信号供给到透明电极24k。
在图6的(c)例示的结构中，电介质层26的开口部26c以当从基板11的法线方向看时与接触孔22c的一部分重叠的方式形成，电介质层26的一部分存在于接触孔22c内。这样，如果开口部26c与接触孔22c的至少一部分重叠，则能够在接触孔22c内将上部透明连接层28c与上部配线层18u电连接。此外，与接触孔22c的整体存在于电介质层26的开口部26c内的结构相比，得到能够减小用于形成S-COM连接部的区域的优点。这是因为，为了以接触孔22c的整体存在于开口部26c内的方式形成开口部26c，需要形成考虑了工艺裕度的大的开口部26c。
如图6的(d)所示，也可以在以与上部配线层18u重叠的方式形成的接触孔22c内，使下部透明连接层24c与上部配线层18u接触。在图示的例子中，下部透明连接层24c被电介质层26覆盖。另外，在透明电极24k作为辅助电容电极起作用的情况下，也可以向透明电极24k施加与共用信号不同的信号。
接下来，参照图7～图12说明本发明的实施方式的半导体装置的制造方法。图7的(a)～(d)和图8的(a)～(c)是示出形成TFT基板100B的TFT部的工序的示意性剖面图。这里，说明TFT基板100B的制造方法。另外，图1的(a)和(b)所示的TFT基板100A的制造方法，除了不包含形成电介质层26的工序和形成上部透明电极层28的工序这点以外，与TFT基板100B的制造方法基本相同，因此省略说明。
首先，如图7的(a)所示，在基板(例如玻璃基板)11上沉积第一金属膜，通过将第一金属膜图案化，形成第一金属层12。作为第一金属膜的材料，可以使用铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)、钨(W)等金属或包含它们中的至少一种的合金，或者它们的金属氮化物。第一金属膜不仅可以是由上述材料形成的单层膜，也可以是由上述材料形成的层叠膜。例如，可以使用Ti/Al/Ti(上层/中间层/下层)的层叠体或Mo/Al/Mo的层叠体。第一金属膜的层叠结构不限于三层结构，也可以具有两层结构或四层以上的层叠结构。这里，例如使用溅射法形成具有TaN膜(膜厚：5～100nm)和W膜(膜厚：5～500nm)的层叠结构的第一金属膜，之后，通过使用光刻工艺将第一金属膜图案化，形成包含栅极电极12g的第一金属层12。图9的(a)示出第一金属层12形成后的俯视图。
接下来，如图7的(b)所示，通过在第一金属层12上沉积栅极绝缘膜，形成覆盖第一金属层12的栅极绝缘层14。栅极绝缘膜的例子是，氧化硅(SiOx)膜、氮化硅(SiNx)膜、氮氧化硅(SiOxNy，x>y)膜、氧氮化硅(SiNxOy，x>y)膜、氧化铝膜或氧化钽膜，或者包含它们中的至少一种的层叠膜。这里，例如利用CVD(化学气相淀积)按顺序沉积SiNx膜(膜厚：100～500nm)和SiO2膜(膜厚：20～100nm)，从而形成栅极绝缘层14。
接下来，如图7的(c)所示，例如使用溅射法在栅极绝缘层14上沉积氧化物半导体膜，之后，通过将氧化物半导体膜图案化，形成岛状的氧化物半导体层16。这里，沉积包含In-Ga-Zn-O类的半导体的氧化物半导体膜(膜厚：20～200nm)，之后，使用光刻工艺在栅极绝缘层14上形成岛状的氧化物半导体层16。此时，进行氧化物半导体膜的图案化，使得岛状的氧化物半导体层16包含与栅极电极12g重叠的部分(第一部分16a)和与栅极电极12g不重叠的部分(第二部分16b)。即，岛状的氧化物半导体层16包含第一部分16a和从第一部分16a起横穿栅极电极12g的一端侧的边缘地延长的第二部分16b。图9的(b)示出氧化物半导体层16形成后的俯视图。
氧化物半导体层16包含例如In-Ga-Zn-O类半导体(以下，简称为“In-Ga-Zn-O类半导体”)。这里，In-Ga-Zn-O类半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，In、Ga和Zn的比例(组成比)没有特别限制，例如包含In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。在本实施方式中，氧化物半导体层16可以是按例如In:Ga:Zn＝1:1:1的比例包含In、Ga、Zn的In-Ga-Zn-O类半导体层。
具有In-Ga-Zn-O类半导体层的TFT，由于具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不足百分之一)，因此适合用作驱动TFT和像素TFT。如果使用具有In-Ga-Zn-O类半导体层的TFT，则能够大幅减小显示装置的耗电。
In-Ga-Zn-O类半导体可以是无定形的，也可以具有结晶部分。作为结晶In-Ga-Zn-O类半导体，优选c轴与层面大致垂直取向的结晶In-Ga-Zn-O类半导体。这种In-Ga-Zn-O类半导体的结晶结构，例如在日本特开2012-134475号公报中公开。为了参考，将日本特开2012-134475号公报的全部公开内容援引到本说明书中。
氧化物半导体层16也可以代替In-Ga-Zn-O类半导体，包含其它氧化物半导体。例如，可以包含Zn-O类半导体(ZnO)、In-Zn-O类半导体(IZO(注册商标))、Zn-Ti-O类半导体(ZTO)、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO)、In-Ga-Sn-O类半导体等。
接下来，如图7的(d)所示，在氧化物半导体层16上沉积第二金属膜，通过将第二金属膜图案化，形成第二金属层18。作为第二金属膜的材料，可以使用与第一金属膜同样的材料。当然，第二金属膜也可以是层叠膜。这里，例如使用溅射法依次沉积Ti膜(膜厚：10～100nm)、Al膜(膜厚：50～400nm)和Ti膜(膜厚：50～300nm)，从而形成三层结构的第二金属膜。之后，通过使用光刻工艺将第二金属膜图案化，形成包含源极电极18s和漏极电极18d的第二金属层18。在第二金属膜的图案化之前，也可以在氧化物半导体层16形成蚀刻保护层。如图7的(d)所示，此时，漏极电极18d配置在比源极电极18s更靠近氧化物半导体层16的第二部分16b的位置。图9的(c)示出第二金属层18形成后的俯视图。如图9的(c)所示，第二金属膜的图案化以漏极电极18d的整体配置于氧化物半导体层16上的方式进行。
接下来，通过在第二金属层18上沉积第一绝缘膜，形成层间绝缘膜。作为第一绝缘膜的材料，可以使用与栅极绝缘膜同样的材料。第一绝缘膜也可以是层叠膜。但是，第一绝缘膜不包含使用了有机绝缘材料的有机绝缘膜。这里，例如利用CVD来沉积SiO2膜(膜厚：50～1000nm)，之后进行退火(在大气气氛中，200～400℃，0.5～4小时)，接着依次沉积SiNx膜(膜厚：50～1000nm)，从而形成层间绝缘膜。
接下来，通过干式蚀刻或湿式蚀刻，在形成于第二金属层18上的层间绝缘膜形成接触孔22a。此时，如图8的(a)所示，以使氧化物半导体层16的第二部分16b的表面和漏极电极18d的靠近第二部分16b侧的端部18E露出的方式进行图案化。由此，在第二金属层18上形成具有接触孔22a的层间绝缘层22。
这里，由于接触孔22a形成于与氧化物半导体层16的第二部分16b重叠的位置，因此在层间绝缘膜的蚀刻工序中，能够使氧化物半导体层16作为蚀刻停止层起作用。例如，在氧化物半导体层16不具有第二部分16b的情况下，在层间绝缘膜的蚀刻的过程中，有可能连层间绝缘膜的下层的栅极绝缘层14也被蚀刻。根据本发明的实施方式的制造方法，由于氧化物半导体层16以在要形成接触孔22a的区域中覆盖栅极绝缘层14的方式延伸设置，因此能够防止连栅极绝缘层14也被蚀刻。另外，即使延伸设置氧化物半导体层16，由于氧化物半导体层16的第二部分16b是透明的，因此接触孔22a的开口区域不被遮光。
参照图10的(a)～(d)，更详细地说明通过以横穿栅极电极12g的一端侧的边缘的方式延长氧化物半导体层16的一部分而得到的效果。图10的(a)～(c)分别是示意性示出栅极电极12g、氧化物半导体层16和漏极电极18d的配置的例子的俯视图。在本发明的实施方式的制造方法中，如图10的(a)所示，形成有具有横穿栅极电极12g的一端侧的边缘地延长的部分(第二部分16b)的岛状的氧化物半导体层16。
这里，如图10的(b)所示，设想以氧化物半导体层56B的边缘与栅极电极12g的边缘对齐的方式进行设计的情况。在该情况下，由于氧化物半导体膜的蚀刻时的掩模的对准误差等，如图10的(c)所示，氧化物半导体层56B的边缘有可能偏移到栅极电极12g的边缘的内侧(在图10的(c)中为左侧)。当氧化物半导体层56B的边缘偏移到栅极电极12g的边缘的内侧时，在层间绝缘膜的蚀刻的工序中，连栅极绝缘层14也被蚀刻，如图10的(d)所示，有可能在接触孔22a内露出栅极电极12g。那样，在后述的透明导电膜的工序中，漏极电极18d与栅极电极12g因形成于接触孔内的透明导电膜而短路。
此外，在层间绝缘膜的蚀刻的工序中，当连栅极绝缘层14也被蚀刻时，接触孔变深了栅极绝缘层14被去除的量(参照图10的(d))。那样，形成的接触孔附近的液晶取向的紊乱变大，在接触孔22a附近有时产生漏光。
通过以横穿栅极电极12g的一端侧的边缘的方式延长氧化物半导体层16的一部分而形成第二部分16b，如上所述，在层间绝缘膜的蚀刻工序中，能够使氧化物半导体层16作为蚀刻停止层起作用。因此，漏极电极18d和栅极电极12g之间的短路、接触孔22a附近的漏光之类的不良情况的发生被抑制。
接下来，参照图8的(b)。如图8的(b)所示，在层间绝缘层22上和接触孔22a内沉积第一透明电极膜，通过将第一透明电极膜图案化，形成下部透明电极层24。作为第一透明电极膜的材料，可以使用ITO、IZO、ZnO等金属氧化物。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将第一透明电极膜图案化，形成包含连接部24h和透明电极24k的下部透明电极层24。此时，以在接触孔22a内留下与漏极电极18d的端部18E以及氧化物半导体层16的第二部分16b的表面接触的部分(连接部)的方式，进行第一透明电极膜的图案化。此外，以连接部24h不与透明电极24k电连接的方式进行图案化。例如，在连接部24h与透明电极24k之间，如图8的(b)所示，形成间隙V。该间隙V由后述的电介质层26填埋。
另外，由于第一透明电极膜和氧化物半导体层16由金属氧化物形成，因此氧化物半导体层16的第二部分16b也有可能被第一透明电极膜的蚀刻去除。当氧化物半导体层16的第二部分16b被去除时，在后述的电介质层26的形成时，不能使氧化物半导体层16作为蚀刻停止层起作用。通过在接触孔22a内以覆盖氧化物半导体层16的第二部分16b的整个表面的方式形成连接部24h，在接触孔22a内形成氧化物半导体层16和连接部24h的层叠结构，能够更可靠地防止在第一透明电极膜的蚀刻时氧化物半导体层16被去除。图9的(d)示出下部透明电极层24形成后的俯视图。但是，在图9的(d)中，省略了连接部24h的图示。
接下来，通过在下部透明电极层24上沉积第二绝缘膜，形成电介质膜。作为电介质膜的材料，可以使用与栅极绝缘膜或第一绝缘膜同样的无机绝缘材料。电介质膜也可以是层叠膜。这里，例如利用CVD形成SiNx膜(膜厚：50～500nm)。之后，通过干式蚀刻或湿式蚀刻，在电介质膜形成开口部26a。此时，如图8的(c)所示，以在接触孔22a内露出连接部24h的表面的方式进行图案化。由此，在下部透明电极层24上形成有具有开口部26a的电介质层26。
接下来，在电介质层26上和开口部26a内沉积第二透明电极膜，通过将第二透明电极膜图案化，形成上部透明电极层28。作为第二透明电极膜的材料，可以使用与第一透明电极膜同样的材料。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将第二透明电极膜图案化，形成包含像素电极28p的上部透明电极层28。此时，以在开口部26a内留下与连接部24h接触的部分的方式，进行第二透明电极膜的图案化。由此，得到图2的(a)和(b)所示的TFT基板100B。图9的(e)示出上部透明电极层28形成后的俯视图。
以下，说明TFT基板100B的端子部72Tb的形成方法和S-COM连接部的形成方法。图11的(a)～(f)是示出形成TFT基板100B的端子部72Tb的工序的示意性剖面图，图12的(a)～(f)是示出形成TFT基板100B的S-COM连接部的工序的示意性剖面图。图11的(a)～(f)所示的工序分别对应于图12的(a)～(f)所示的工序。此外，图11的(a)～(f)分别对应于上述的图7的(a)、(b)和(d)以及图8的(a)、(b)和(c)，图12的(a)～(f)分别对应于上述的图7的(a)、(b)和(d)以及图8的(a)、(b)和(c)。
在形成第一金属层12的工序中，在端子部72Tb形成下部配线层12t(图11的(a))。接着，在形成栅极绝缘层14的工序中，在端子部72Tb，具有接触孔14a的栅极绝缘层14形成于下部配线层12t上。接触孔14a以露出下部配线层12t的一部分的方式形成(图11的(b))。另一方面，在S-COM连接部，栅极绝缘层14以覆盖基板11的方式形成(图12的(b))。
接下来，在形成第二金属层18的工序中，在端子部72Tb和S-COM连接部分别形成上部配线层18t和18u(图11的(c)、图12的(c))。端子部72Tb的上部配线部18t在接触孔14a内与下部配线层12t接触，并与下部配线层12t电连接。接着，在形成层间绝缘层22的工序中，在端子部72Tb形成具有接触孔22b的层间绝缘层22(图11的(d))。该接触孔22b以与上部配线层18t重叠的方式配置，在接触孔22b内露出上部配线层18t的表面。在S-COM连接部也形成具有接触孔22c的层间绝缘层22(图12的(d))。该接触孔22c以与上部配线层18u重叠的方式配置，在接触孔22c内露出上部配线层18u的表面。
接下来，在形成下部透明电极层24的工序中，在端子部72Tb形成在接触孔22b内与上部配线层18t的表面接触的下部透明连接层24t(图11的(e))。下部透明连接层24t与上部配线层18t电连接。另一方面，在S-COM连接部，在层间绝缘层22上形成下部透明连接层24c(图12的(e))。另外，也可以在层间绝缘层22上和接触孔22c内形成下部透明连接层24c，从而上部配线层18u的表面与下部透明连接层24c在接触孔22c内接触。在后述的形成电介质层26的工序中，通过以覆盖下部透明连接层24c的方式形成电介质层26，能够实现图6的(d)所示的结构。
接下来，在形成电介质层26的工序中，在端子部72Tb形成电介质层26，电介质层26在与接触孔22b对应的位置具有开口部26b(图11的(f))。在S-COM连接部也同样地形成电介质层26，电介质层26在与接触孔22c对应的位置具有开口部26c(图12的(f))。另外，如图12的(f)所示，开口部26c在开口部26c的内侧露出下部透明连接层24c的至少一部分。此外，开口部26c在开口部26c的内侧露出上部配线层18u的至少一部分。此时，如果像参照图6的(c)说明的那样，以当从基板11的法线方向看时与接触孔22c的一部分重叠的方式，形成电介质层26的开口部26c，则与接触孔22c的整体存在于电介质层26的开口部26c内的结构相比，得到能够减小用于形成S-COM连接部的区域的优点。
接下来，在形成上部透明电极层28的工序中，在端子部72Tb形成上部透明连接层28t，上部透明连接层28t在开口部26b的内侧与下部透明连接层24t的表面接触并与下部透明连接层24t电连接。由此，实现了图6的(b)所示的结构。此外，在S-COM连接部形成上部透明连接层28c，上部透明连接层28c在接触孔22c内与上部配线层18u的表面接触并在开口部26c的内侧与下部透明连接层24c接触。即，上部配线层18u与下部透明连接层24c经上部透明连接层28c电连接。由此，实现了图6的(c)所示的结构。
根据本发明的实施方式的制造方法，不对现有的工艺做较大变更，就能够制造与以往相比光的利用效率的下降被抑制的半导体装置。
接下来，参照图13说明本发明的第三实施方式的TFT基板100C的结构。
图13示出本发明的第三实施方式的TFT基板100C的示意性剖面图。图13所示的TFT基板100C除了还包括配置于层间绝缘层22与上部透明电极层34之间的电介质层36和配置于层间绝缘层22与电介质层36之间的下部透明电极层38这点以外，可以与图1所示的TFT基板100A相同。此时，图13所示的像素电极34p对应于TFT基板100A的透明导电层Tc。在TFT基板100C中，透明导电层Tc作为像素电极起作用。
上部透明电极层34包含像素电极34p。如图13所示，像素电极34p在接触孔22a内与漏极电极18d的端部18E附近的上表面接触且与漏极电极18d的侧面接触。由此，像素电极34p与漏极电极18d电连接。在上部透明电极层34之上(与基板11相反的一侧)也可以配置有取向膜(未图示)。
如图13所示，TFT基板100C的下部透明电极层38具有透明电极38k。这里，电介质层36实质上覆盖透明电极38k的整个面。即，透明电极38k不与像素电极34p电连接。此外，如图13所示，透明电极38k隔着电介质层36与像素电极34p相对。这样，也可以通过将透明电极38k设置在以不经连接部的方式与漏极电极18d连接的像素电极34p的基板11侧，形成两层电极结构。
例如，可以使透明电极38k作为FFS模式中的共用电极起作用。在该情况下，在像素电极34p形成多个缝隙。此外，例如也可以使透明电极38k作为VA模式等中的辅助电容电极起作用。此时，与上述TFT基板100B相比，能够形成具有更大电容的辅助电容。
图14的(a)和(b)是放大示出TFT基板100C的TFT部附近的俯视图。图14的(b)图示了与图14的(a)相同的范围，图14的(b)中的阴影区域表示能够作为辅助电容起作用的区域Rc。
如上所述，在TFT基板100B中，通过将单个透明导电膜图案化，形成连接部24h和透明电极24k。因此，为了将连接部24h与透明电极24k电分离，在连接部24h的边缘与透明电极24k的边缘之间形成有间隙V(参照图8的(b))。与此相对，在图13所示的TFT基板100C中，由于在像素电极34p与漏极电极18d(以及氧化物半导体层16的第二部分16b)之间没有形成连接部，因此无需形成图8的(b)所示那样的间隙V。因此，能够使透明电极38k的边缘靠近接触孔22a。即，能够遍及更大的区域形成透明电极38k，由图14的(b)与图4的(b)的比较可知，与TFT基板100B相比，能够扩大能够作为辅助电容起作用的区域。
图15的(a)示意性示出TFT基板100C的俯视结构的一例，图15的(b)示出图15的(a)所示的端子部72Tc所具有的端子的示意性剖面。
在图15的(b)例示的结构中，在设置于与栅极绝缘层14的接触孔14a对应的位置的、层间绝缘层22的接触孔22b和电介质层36的开口部36b内，与第二金属层18由同一金属膜形成的上部配线层18t和与上部透明电极层34由同一透明导电膜形成的上部透明连接层34t接触。
图15的(c)示出S-COM连接部的示意性剖面。在图15的(c)例示的结构中，层间绝缘层22具有以当从基板11的法线方向看时与上部配线层18u重叠的方式形成的接触孔22c。在接触孔22c内，与像素电极34p形成在同一透明导电层(上部透明电极层34)内的上部透明连接层34c，与上部配线层18u接触。该上部透明连接层34c在形成于与接触孔22c对应的位置的、电介质层36的开口部36c的内侧与下部透明连接层38c接触，下部透明连接层38c与透明电极38k形成于同一层(下部透明电极层38)内并且与透明电极38k电连接。在图15的(c)所示的例子中，例如能够将输入到端子部72Tc的端子的共用信号经下部配线层、上部配线层18u和上部透明连接层34c供给到透明电极38k。
接下来，参照图16和图17说明上述TFT基板100C的制造方法。图16的(a)～(c)是示出形成TFT基板100C的TFT部的工序的示意性剖面图。另外，在第二金属层18的形成之前，可以与TFT基板100B同样地进行。因此，以下省略第二金属层18的形成之前的说明。图17的(a)示出第二金属层18形成后的俯视图。
如图16的(a)所示，第二金属层18形成后，在第二金属层18上沉积第一绝缘膜22f。第一绝缘膜22f不包含使用了有机绝缘材料的有机绝缘膜。这里，例如利用CVD沉积SiO2膜(膜厚：50～1000nm)，之后进行退火(在大气气氛中，200～400℃，0.5～4小时)，接着依次沉积SiNx膜(膜厚：50～1000nm)，从而形成第一绝缘膜22f。
接下来，如图16的(b)所示，在第一绝缘膜22f上沉积第一透明电极膜，通过将第一透明电极膜图案化，形成下部透明电极层38。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将第一透明电极膜图案化，在第一绝缘膜22f上形成下部透明电极层38(透明电极38k)。图17的(b)示出下部透明电极层38形成后的俯视图。
接下来，通过在第一绝缘膜22f上和下部透明电极层38上沉积第二绝缘膜，形成电介质膜(无机绝缘膜)。这里，例如利用CVD形成SiNx膜(膜厚：50～500nm)。之后，通过干式蚀刻或湿式蚀刻，在电介质膜形成开口部36a。此时，以不露出透明电极38k的方式进行图案化。更详细地，以在开口部36a的内侧不露出透明电极38k的方式进行图案化。因此，由电介质膜形成的电介质层36实质上覆盖透明电极38k的整个面。
进一步地，通过干式蚀刻或湿式蚀刻，在第一绝缘膜22f形成接触孔22a。在接触孔22a的形成中，如图16的(c)所示，以使氧化物半导体层16的第二部分16b的表面和漏极电极18d的靠近第二部分16b侧的端部18E露出的方式，进行图案化。此时，能够利用氧化物半导体层16的第二部分16b作为蚀刻停止层。另外，用于形成开口部36a的蚀刻和用于形成接触孔22a的蚀刻也可以一并进行。通过一并形成开口部36a和接触孔22a，与分别将第一绝缘膜22f和第二绝缘膜(用于形成电介质层36的无机绝缘膜)图案化的情况相比，能够减少图案化的次数，因此能够降低制造成本，能够提高成品率。
接下来，在电介质层36上和开口部36a内沉积第二透明电极膜，通过将第二透明电极膜图案化，形成上部透明电极层34。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将该第二透明电极膜图案化，形成包含像素电极34p的上部透明电极层34。此时，以在接触孔22a内留下与漏极电极18d的端部18E以及氧化物半导体层16的第二部分16b的表面接触的部分的方式，进行第一透明电极膜的图案化。由此，得到图13所示的TFT基板100C。图17的(c)示出上部透明电极层34形成后的俯视图。
以下，说明TFT基板100C的端子部72Tc的形成方法和S-COM连接部的形成方法。图18的(a)～(c)是示出形成TFT基板100C的端子部72Tc的工序的示意性剖面图，图19的(a)～(c)是示出形成TFT基板100C的S-COM连接部的工序的示意性剖面图。图18的(a)～(c)所示的工序分别对应于图19的(a)～(c)所示的工序。此外，图18的(a)～(c)分别对应于上述的图16的(a)～(c)，图19的(a)～(c)也分别对应于上述的图16的(a)～(c)。在以下中，也省略第二金属层18(上部配线层18t、18u)的形成之前的说明。
形成第二金属层18后，在形成第一绝缘膜22f的工序中，在端子部72Tc形成第一绝缘膜22f(图18的(a))。该第一绝缘膜22f覆盖上部配线层18t。在S-COM连接部，也形成第一绝缘膜22f(图19的(a))。该第一绝缘膜22f覆盖上部配线层18u。
接下来，在形成下部透明电极层38的工序中，在S-COM连接部，在第一绝缘膜22f上形成下部透明连接层38c(图19的(b))。此时，下部透明连接层38c以不与位于第一绝缘膜22f的下层的上部配线层18u的至少一部分重叠的方式形成。
接下来，在形成电介质膜的工序中，在端子部72Tc的第一绝缘膜22f上形成电介质膜(未图示)。在S-COM连接部也同样地，在第一绝缘膜22f上形成电介质膜。该电介质膜以覆盖下部透明连接层38c的方式形成(未图示)。
接下来，进行端子部72Tc的电介质膜的图案化和第一绝缘膜22f的图案化。由此，形成：具有以与上部配线层18t重叠的方式配置的接触孔22b的层间绝缘层22；和在与接触孔22b对应的位置具有开口部36b的电介质层36(图18的(c))。如图18的(c)所示，接触孔22b在接触孔22b内露出上部配线层18t的表面。
在S-COM连接部也同样地进行电介质膜的图案化和第一绝缘膜22f的图案化。由此，形成：具有以与上部配线层18u重叠的方式配置的接触孔22c的层间绝缘层22；和在与接触孔22c对应的位置具有开口部36c的电介质36(图19的(c))。如图19的(c)所示，接触孔22c在接触孔22c内露出上部配线层18u的表面。此外，开口部36c以具有比接触孔22c大的开口区域的方式形成。此时，开口部36c在开口部36c的内侧露出下部透明连接层38c的至少一部分。
接下来，在形成上部透明电极层34的工序中，在端子部72Tc形成上部透明连接层34t，上部透明连接层34t在开口部36b的内侧与上部配线层18t的表面接触，并与上部配线层18t电连接。由此，实现图15的(b)所示的结构。此外，在S-COM连接部，形成上部透明连接层34c，上部透明连接层34c在接触孔22c内与上部配线层18u的表面接触，并在开口部36c的内侧与下部透明连接层38c接触。即，上部配线层18u与下部透明连接层38c经上部透明连接层34c电连接。由此，实现了图15的(c)所示的结构。
根据本发明的第三实施方式，由于漏极电极与像素电极不经连接部就连接在一起，因此能够简化制造工序，得到降低制造成本和提高成品率的效果。
也可以代替将透明电极设置在像素电极的基板11侧，通过将透明电极设置在像素电极的液晶层侧，形成两层电极结构。在该情况下，两层电极结构中的下层侧(靠近基板11的一侧)的透明导电层作为像素电极起作用。以下，参照图20说明这种变形例。
图20的(a)示出作为TFT基板100C的变形例的TFT基板100D的示意性剖面图，图20的(b)示出TFT基板100D的示意性俯视图。另外，图20的(a)相当于图20的(b)的20D-20D’剖面图。图20的(a)和(b)所示的TFT基板100D，除了还包括覆盖下部透明电极层44的电介质层46和在电介质层46上形成的上部透明电极层48这点以外，可以与图1所示的TFT基板100A相同。此时，图20的(a)和(b)所示的像素电极44p对应于TFT基板100A的透明导电层Tc。在TFT基板100D中，与TFT基板100C同样地，透明导电层Tc作为像素电极起作用。
下部透明电极层44包含像素电极44p。如图20的(a)所示，像素电极44p在接触孔22a内与漏极电极18d的端部18E附近的上表面以及漏极电极18d的侧面接触。由此，像素电极44p与漏极电极18d电连接。
电介质层46以实质上覆盖下部透明电极层44的整个面的方式形成，如图20的(b)所示，上部透明电极层48具有透明电极48k。该透明电极48k不与像素电极44p电连接。在隔着电介质层46与像素电极44p相对的透明电极48k形成有多个缝隙SL，透明电极48k作为FFS模式中的共用电极起作用。因此，透明电极48k在TFT基板100D动作时，在各像素中为公共电位。也可以在上部透明电极层48之上(与基板11相对的一侧)配置有取向膜(未图示)。图20的(a)和(b)所示的TFT基板100D能够合适地用于FFS模式的液晶显示装置。
这里，在使两层电极结构中的透明导电层内的一者作为FFS模式的共用电极起作用的情况下，向该透明导电层施加共用信号。由于施加的共用信号在各像素中是公共的，因此，作为共用电极的透明导电层典型地在相邻的像素间包含与源极配线S和/或栅极配线G重叠的部分。
在TFT基板100D中，两层电极结构中的上层侧(远离基板11的一侧)的透明电极48k作为共用电极起作用。因此，与两层电极结构中的下层侧(靠近基板11的一侧)的透明电极层作为共用电极起作用的情况相比，能够将因共用电极与源极配线S和/或栅极配线G重叠而产生的寄生电容减小配置电介质层46的量。因此，因共用电极与源极配线S和/或栅极配线G重叠而产生的寄生电容增大所导致的耗电的增加被抑制。
另外，在TFT基板100D中，由于在接触孔22a内也形成有电介质层46，因此在与接触孔22a重叠的位置也能够设置透明电极48k。因此，在接触孔22a内也能够形成两层电极结构，在接触孔22a内也能够形成辅助电容。另外，在图20的(a)和(b)例示的结构中，以与接触孔22a重叠的方式形成有缝隙SL，但是在接触孔22a的开口区域内形成缝隙不是必须的。
图21的(a)示意性示出TFT基板100D的俯视结构，图21的(b)示出图21的(a)所示的端子部72Td所具有的端子的示意性剖面。
在图21的(b)例示的结构中，在与第二金属层18由同一金属膜形成的上部配线层18t上，形成有层间绝缘层22，层间绝缘层22在与栅极绝缘层14的接触孔14a对应的位置具有接触孔22b。在该接触孔22b内，上部配线层18t与下部透明连接层44t接触。在下部透明连接层44t上形成有电介质层46，电介质层46在与层间绝缘层22的接触孔22b对应的位置具有开口部46b。在该开口部46b的内侧，下部透明连接层44t与在下部透明连接层44t上形成的上部透明连接层48t接触。下部透明连接层44t与像素电极44p形成于同一层(下部透明电极层44)内。上部透明连接层48t与共用电极48k形成在同一透明导电层(上部透明电极层48)内。另外，也可以省略下部透明连接层44t。
图21的(c)示出S-COM连接部的示意性剖面。在图21的(c)中，将S-COM连接部的两种方式一起表示在一张图中。在图21的(c)例示的结构中，层间绝缘层22具有以当从基板11的法线方向看时与上部配线层18u重叠的方式形成的接触孔22c。例如，如图21的(c)的右侧所示，在接触孔22c内，下部透明连接层44c与上部配线层18u接触，该下部透明连接层44c与像素电极44p形成于同一透明导电层(下部透明电极层44)内且不与像素电极44p电连接。该下部透明连接层44c在形成于与接触孔22c对应的位置的、电介质层46的开口部46c的内侧，与上部透明连接层48c接触，该上部透明连接层48c与共用电极48k形成于同一层(上部透明电极层48)内且与共用电极48k电连接。即，在图21的(c)的右侧所示的例子中，上部配线层18u与共用电极48k经下部透明连接层44c以及上部透明连接层48c电连接。由此，例如经下部配线层、上部配线层18u、下部透明连接层44c和上部透明连接层48c，能够将输入到端子部72Td的端子的共用信号供给到共用电极48k。另外，也可以如图21的(c)的左侧所示，使得在以与上部配线层18u重叠的方式形成的接触孔22c内，上部透明连接层48c与上部配线层18u接触。
接下来，参照图22说明上述TFT基板100D的制造方法。图22的(a)～(c)是示出形成TFT基板100D的TFT部的工序的示意性剖面图。另外，在第二金属层18的形成之前，能够与TFT基板100B同样地进行。因此，以下省略第二金属层18的形成之前的说明。
形成第二金属层18后，通过在第二金属层18上沉积第一绝缘膜，形成层间绝缘膜。第一绝缘膜不包含使用了有机绝缘材料的有机绝缘膜。这里，例如利用CVD沉积SiO2膜(膜厚：50～1000nm)，之后进行退火(在大气气氛中，200～400℃，0.5～4小时)，接着依次沉积SiNx膜(膜厚：50～1000nm)，从而形成层间绝缘膜。
接下来，通过干式蚀刻或湿式蚀刻，在形成于第二金属层18上的层间绝缘膜形成接触孔22a。在接触孔22a的形成中，如图22的(a)所示，以使氧化物半导体层16的第二部分16b的表面和漏极电极18d的靠近第二部分16b侧的端部18E露出的方式，进行图案化。此时，能够利用氧化物半导体层16的第二部分16b作为蚀刻停止层。由此，在第二金属层18上形成具有接触孔22a的层间绝缘层22。
接下来，如图22的(b)所示，在层间绝缘层22上和接触孔22a内沉积第一透明电极膜，通过将第一透明电极膜图案化，形成下部透明电极层44。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将第一透明电极膜图案化，形成包含像素电极44p的下部透明电极层44。此时，以在接触孔22a内留下与漏极电极18d的端部18E以及氧化物半导体层16的第二部分16b的表面接触的部分的方式，进行第一透明电极膜的图案化。
接下来，通过在下部透明电极层44上沉积第二绝缘膜，形成电介质膜(无机绝缘膜)。这里，例如利用CVD形成SiNx膜(膜厚：50～500nm)。由该电介质膜形成的电介质层46实质上覆盖下部透明电极层44(像素电极44p)的整个面。
接下来，在电介质层46上沉积第二透明电极膜，通过将第二透明电极膜图案化，形成上部透明电极层48。这里，例如使用溅射法形成金属氧化物膜(膜厚：20～300nm)。之后，通过使用光刻工艺将第二透明电极膜图案化，形成包含具有缝隙的共用电极48k的上部透明电极层48。由此，得到图20的(a)和(b)所示的TFT基板100D。
以下，说明TFT基板100D的端子部72Td的形成方法和S-COM连接部的形成方法。图23的(a)～(c)是示出形成TFT基板100D的端子部72Td的工序的示意性剖面图，图24的(a)～(c)是示出形成TFT基板100D的S-COM连接部的工序的示意性剖面图。图23的(a)～(c)所示的工序分别对应于图24的(a)～(c)所示的工序。此外，图23的(a)～(c)分别对应于上述的图22的(a)～(c)，图24的(a)～(c)分别对应于上述的图22的(a)～(c)。以下也省略了第二金属层18(上部配线层18t、18u)的形成之前的说明。
第二金属层18形成后，在形成层间绝缘层22的工序中，在端子部72Td形成具有接触孔22b的层间绝缘层22(图23的(a))。该接触孔22b以与上部配线层18t重叠的方式配置，在接触孔22b内露出上部配线层18t的表面。在S-COM连接部也形成具有接触孔22c的层间绝缘层22(图24的(a))。该接触孔22c以与上部配线层18u重叠的方式配置，在接触孔22c内露出上部配线层18u的表面。
接下来，在形成下部透明电极层44的工序中，在端子部72Td形成下部透明连接层44t，下部透明连接层44t在接触孔22b内与上部配线层18t的表面接触(图23的(b))。在S-COM连接部，如图24的(b)中右侧所示，在层间绝缘层22上和接触孔22c内形成下部透明连接层44c。也可以省略该下部透明连接层44c(参照图24的(b)的左侧)。
接下来，在形成电介质层46的工序中，在端子部72Td形成电介质层46，该电介质层46在与接触孔22b对应的位置具有开口部46b(图23的(c))。在S-COM连接部也同样地形成电介质层46，该电介质层46在与接触孔22c对应的位置具有开口部46c(图24的(c))。如图24的(c)所示，开口部46c典型地以具有比接触孔22c大的开口区域的方式形成。另外，不限于该例子，也可以与图6的(c)例示的结构同样地，电介质层46的一部分存在于接触孔22c内。
接下来，在形成上部透明电极层48的工序中，在端子部72Td形成上部透明连接层48t，该上部透明连接层48t在开口部46b的内侧与下部透明连接层44t的表面接触，并与下部透明连接层44t电连接。由此，实现图21的(b)所示的结构。此外，在S-COM连接部形成在开口部46c的内侧与下部透明连接层44c接触的上部透明连接层48c。由此，实现图21的(c)中右侧所示的结构。或者，也可以形成在开口部46c的内侧在接触孔22c内与上部配线层18u接触的上部透明连接层48c。由此，实现图21的(c)中左侧所示的结构。
以下，参照图25说明具有本发明的实施方式的TFT基板的液晶显示装置的一个例子。
图25示出具有上述TFT基板100A的液晶显示装置1000的示意性剖面。液晶显示装置1000包括：夹着液晶层930彼此相对的TFT基板100A和对置基板900；分别配置于TFT基板100A和对置基板900的外侧的偏光板910和920；以及向TFT基板100A射出显示用的光的背光源单元940。另外，作为液晶显示装置1000的TFT基板，可以使用TFT基板100B、TFT基板100C或TFT基板100D来代替TFT基板100A。
虽然没有图示，但是在TFT基板100A的周边区域配置有驱动栅极配线G的扫描线驱动电路和驱动源极配线S的信号线驱动电路。扫描线驱动电路和信号线驱动电路与配置于TFT基板100A的外部的控制电路连接。响应于控制电路的控制，从扫描线驱动电路将切换TFT的开-关的扫描信号供给到栅极配线G，从信号线驱动电路将显示信号(向作为像素电极的透明导电层Tc施加的电压)供给到源极配线S。
对置基板900具有彩色滤光片950。彩色滤光片950在三原色显示的情况下，包含分别与像素对应地配置的R(红色)滤光片、G(绿色)滤光片和B(蓝色)滤光片。在彩色滤光片950的液晶层930侧的表面配置对置电极960。另外，在应用FFS模式等横电场模式的情况下，省略对置电极960。
在液晶显示装置1000中，与施加到作为TFT基板100A的像素电极的透明导电层Tc与对置电极960之间的电位差相应地，液晶层930的液晶分子按每个像素取向，从而进行显示。
根据本公开的实施方式，由于能够抑制由接触孔附近的液晶分子的取向状态的紊乱引起的漏光，因此能够减小遮光区域的面积占据像素的比例。因此，与以往相比能够提高光的利用效率。
产业上的可利用性
本发明的实施方式能够广泛应用于有源矩阵基板、透射型显示装置等。特别适合应用于高分辨率的液晶显示装置。
附图标记说明
100A、100B、100C、100D TFT基板(半导体装置)
10 TFT
11 基板
12 第一金属层
12g 栅极电极
14 栅极绝缘层
16 氧化物半导体层
18 第二金属层
18s 源极电极
18d 漏极电极
18u 上部配线层
22 层间绝缘层
22a、22c 接触孔
22f 绝缘膜
TE 透明电极层
24、38、44 下部透明电极层
Tc 透明导电层
24h 连接部
24k、38k、48k 透明电极
24c、38c、44c 下部透明连接层
26、36、46 电介质层
26a、26c、36c、46c 开口部
28、34、48 上部透明电极层
28p、34p、48p 像素电极
28c、34c、48c 上部透明连接层
72Tb、72Tc、72Td 端子部
900 对置基板
930 液晶层
1000 液晶显示装置

Claims (20)

1.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
具有所述薄膜晶体管的栅极电极的第一金属层；
在所述第一金属层上形成的栅极绝缘层；
在所述栅极绝缘层上形成的、包含所述薄膜晶体管的有源层的氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
在所述氧化物半导体层上形成的、具有所述薄膜晶体管的源极电极和漏极电极的第二金属层，所述漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
在所述第二金属层上形成的具有第一接触孔的层间绝缘层；
在所述层间绝缘层上和所述第一接触孔内形成的第一透明电极层；
在所述第一透明电极层上形成的电介质层，其在与所述第一接触孔对应的位置具有第一开口部；和
在所述电介质层上和所述第一开口部内形成的第二透明电极层，
所述层间绝缘层不包含有机绝缘层，
所述第一接触孔形成为：当从所述基板的法线方向看时，与所述氧化物半导体层的所述第二部分以及所述漏极电极的靠近所述第二部分的一侧的端部重叠，
所述第一透明电极层具有：在所述第一接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分接触的透明导电层；和不与所述透明导电层电连接的第一电极，
所述第二透明电极层具有在所述第一开口部内与所述透明导电层接触的第二电极。
2.如权利要求1所述的半导体装置，其特征在于：
所述第一电极隔着所述电介质层与所述第二电极相对。
3.如权利要求1所述的半导体装置，其特征在于：
具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管、所述第一电极和所述第二电极，
所述第一电极作为共用电极起作用，
所述第二电极作为像素电极起作用。
4.如权利要求1所述的半导体装置，其特征在于：
所述第二金属层具有上部配线层，
所述第一透明电极层具有与所述第一电极电连接的第一透明连接层，
所述第二透明电极层具有第二透明连接层，
所述层间绝缘层具有第二接触孔，
所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，
所述电介质层具有在与所述第二接触孔对应的位置形成的第二开口部，
所述第二透明连接层在所述第二接触孔内与所述上部配线层接触，并且在所述第二开口部的内侧与所述第一透明连接层接触。
5.如权利要求1所述的半导体装置，其特征在于：
所述第二金属层具有上部配线层，
所述第一透明电极层具有与所述第一电极电连接的第一透明连接层，
所述层间绝缘层具有第二接触孔，
所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，
所述第一透明连接层在所述第二接触孔内与所述上部配线层接触。
6.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
具有所述薄膜晶体管的栅极电极的第一金属层；
在所述第一金属层上形成的栅极绝缘层；
在所述栅极绝缘层上形成的、包含所述薄膜晶体管的有源层的氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
在所述氧化物半导体层上形成的、具有所述薄膜晶体管的源极电极和漏极电极的第二金属层，所述漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
在所述第二金属层上形成的具有第一接触孔的层间绝缘层；
在所述层间绝缘层上和所述第一接触孔内形成的第一透明电极层；
配置于所述层间绝缘层与所述第一透明电极层之间的电介质层；和
配置于所述层间绝缘层与所述电介质层之间的第二透明电极层，
所述层间绝缘层不包含有机绝缘层，
所述第一接触孔形成为：当从所述基板的法线方向看时，与所述氧化物半导体层的所述第二部分以及所述漏极电极的靠近所述第二部分的一侧的端部重叠，
所述第一透明电极层具有在所述第一接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极起作用，
所述第二透明电极层包含不与所述透明导电层电连接的透明电极。
7.如权利要求6所述的半导体装置，其特征在于：
所述透明电极作为共用电极起作用。
8.如权利要求6所述的半导体装置，其特征在于：
所述第二金属层具有上部配线层，
所述第一透明电极层具有第一透明连接层，
所述第二透明电极层具有与所述透明电极电连接的第二透明连接层，
所述层间绝缘层具有第二接触孔，
所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，
在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，
所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，并且在所述开口部的内侧与所述第二透明连接层接触。
9.一种半导体装置，其包括基板和由所述基板支承的薄膜晶体管，该半导体装置的特征在于，包括：
具有所述薄膜晶体管的栅极电极的第一金属层；
在所述第一金属层上形成的栅极绝缘层；
在所述栅极绝缘层上形成的、包含所述薄膜晶体管的有源层的氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
在所述氧化物半导体层上形成的、具有所述薄膜晶体管的源极电极和漏极电极的第二金属层，所述漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
在所述第二金属层上形成的具有第一接触孔的层间绝缘层；
在所述层间绝缘层上和所述第一接触孔内形成的第一透明电极层；
覆盖所述第一透明电极层的电介质层；和
在所述电介质层上形成的第二透明电极层，
所述层间绝缘层不包含有机绝缘层，
所述第一接触孔形成为：当从所述基板的法线方向看时，与所述氧化物半导体层的所述第二部分以及所述漏极电极的靠近所述第二部分的一侧的端部重叠，
所述第一透明电极层具有在所述第一接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分接触的透明导电层，
所述半导体装置具有多个像素，
所述多个像素中的各个像素包含所述薄膜晶体管和所述透明导电层，
所述透明导电层作为像素电极起作用，
所述第二透明电极层包含不与所述透明导电层电连接的透明电极，所述透明电极作为共用电极起作用。
10.如权利要求9所述的半导体装置，其特征在于：
所述第二金属层具有上部配线层，
所述层间绝缘层具有第二接触孔，
所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，
在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，
所述第二透明电极层具有与所述透明电极电连接的透明连接层，
所述透明连接层在所述开口部的内侧在所述第二接触孔内与所述上部配线层接触。
11.如权利要求9所述的半导体装置，其特征在于：
所述第二金属层具有上部配线层，
所述层间绝缘层具有第二接触孔，
所述第二接触孔形成为：当从所述基板的法线方向看时，与所述上部配线层重叠，
在所述电介质层，在与所述第二接触孔对应的位置形成有开口部，
所述第一透明电极层具有不与所述透明导电层电连接的第一透明连接层，
所述第二透明电极层具有与所述透明电极电连接的第二透明连接层，
所述第一透明连接层在所述第二接触孔内与所述上部配线层接触，
所述第二透明连接层在所述开口部的内侧与所述第一透明连接层接触。
12.如权利要求1所述的半导体装置，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
13.如权利要求12所述的半导体装置，其特征在于：
所述In-Ga-Zn-O类的半导体包含结晶部分。
14.一种显示装置，其特征在于，包括：
权利要求1至13中任一项所述的半导体装置；
以与所述半导体装置相对的方式配置的对置基板；和
配置于所述对置基板与所述半导体装置之间的液晶层。
15.一种半导体装置的制造方法，其特征在于，包括：
工序(a)，在基板上形成具有栅极电极的第一金属层；
工序(b)，形成覆盖所述第一金属层的栅极绝缘层；
工序(c)，在所述栅极绝缘层上形成氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
工序(d)，在所述氧化物半导体层上形成第二金属层，该第二金属层具有源极电极和漏极电极，该漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
工序(e)，在所述第二金属层上形成层间绝缘膜，所述层间绝缘膜不包含有机绝缘膜；
工序(f)，通过蚀刻所述层间绝缘膜，形成使所述氧化物半导体层的所述第二部分的表面和所述漏极电极的靠近所述第二部分的一侧的端部露出的接触孔；
工序(g)，在所述层间绝缘膜上和所述接触孔内形成第一透明电极膜，通过对该第一透明电极膜进行图案化，形成第一透明电极层，该第一透明电极层包含透明导电层和第一电极，所述透明导电层在所述接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分的表面接触，所述第一电极不与所述透明导电层电连接；
工序(h)，在所述第一透明电极层上形成电介质层，该电介质层在与所述接触孔对应的位置具有第一开口部；和
工序(i)，在所述电介质层上和所述第一开口部内形成第二透明电极层，该第二透明电极层包含在所述第一开口部内与所述透明导电层接触的第二电极。
16.一种具有多个像素的半导体装置的制造方法，其特征在于，包括：
工序(a)，在基板上形成具有栅极电极的第一金属层；
工序(b)，形成覆盖所述第一金属层的栅极绝缘层；
工序(c)，在所述栅极绝缘层上形成氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
工序(d)，在所述氧化物半导体层上形成第二金属层，该第二金属层具有源极电极和漏极电极，该漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
工序(e)，在所述第二金属层上形成层间绝缘膜，所述层间绝缘膜不包含有机绝缘膜；
工序(e2)，在所述层间绝缘膜上形成第一透明电极膜，通过对该第一透明电极膜进行图案化，形成包含透明电极的第一透明电极层；
工序(e3)，在所述第一透明电极层上和所述层间绝缘膜上形成具有第一开口部的电介质层；
工序(f)，通过蚀刻所述层间绝缘膜，在所述第一开口部内形成使所述氧化物半导体层的所述第二部分的表面和所述漏极电极的靠近所述第二部分的一侧的端部露出的接触孔；和
工序(g)，在所述层间绝缘膜上和所述接触孔内形成透明导电层，该透明导电层在所述接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分的表面接触，
所述多个像素中的各个像素包含薄膜晶体管和所述透明导电层，所述透明导电层作为像素电极起作用，
所述透明电极不与所述像素电极电连接。
17.一种具有多个像素的半导体装置的制造方法，其特征在于，包括：
工序(a)，在基板上形成具有栅极电极的第一金属层；
工序(b)，形成覆盖所述第一金属层的栅极绝缘层；
工序(c)，在所述栅极绝缘层上形成氧化物半导体层，该氧化物半导体层具有以与所述栅极电极重叠的方式形成的第一部分和从所述第一部分起横穿所述栅极电极的一端侧的边缘地延长的第二部分；
工序(d)，在所述氧化物半导体层上形成第二金属层，该第二金属层具有源极电极和漏极电极，该漏极电极配置在比所述源极电极更靠近所述第二部分的位置；
工序(e)，在所述第二金属层上形成层间绝缘膜，所述层间绝缘膜不包含有机绝缘膜；
工序(f)，通过蚀刻所述层间绝缘膜，形成使所述氧化物半导体层的所述第二部分的表面和所述漏极电极的靠近所述第二部分的一侧的端部露出的接触孔；
工序(g)，在所述层间绝缘膜上和所述接触孔内形成第一透明电极层，该第一透明电极层包含透明导电层，该透明导电层在所述接触孔内与所述漏极电极的所述端部以及所述氧化物半导体层的所述第二部分的表面接触；
工序(h)，在所述第一透明电极层上形成电介质层；和
工序(i)，在所述电介质层上形成第二透明电极膜，通过对该第二透明电极膜进行图案化，形成第二透明电极层，该第二透明电极层包含不与所述透明导电层电连接的透明电极，
所述多个像素中的各个像素包含薄膜晶体管和所述透明导电层，所述透明导电层作为像素电极起作用，所述透明电极作为共用电极起作用。
18.如权利要求15至17中任一项所述的半导体装置的制造方法，其特征在于：
在所述工序(f)中，所述层间绝缘膜的蚀刻是将所述氧化物半导体层作为蚀刻停止层进行的。
19.如权利要求15至17中任一项所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层包含In-Ga-Zn-O类的半导体。
20.如权利要求19所述的半导体装置的制造方法，其特征在于：
所述In-Ga-Zn-O类的半导体包含结晶部分。
CN201480044668.4A 2013-08-07 2014-07-24 半导体装置、显示装置和半导体装置的制造方法 Active CN105452949B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-164411 2013-08-07
JP2013164411 2013-08-07
PCT/JP2014/069528 WO2015019857A1 (ja) 2013-08-07 2014-07-24 半導体装置、表示装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105452949A CN105452949A (zh) 2016-03-30
CN105452949B true CN105452949B (zh) 2019-02-19

Family

ID=52461196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480044668.4A Active CN105452949B (zh) 2013-08-07 2014-07-24 半导体装置、显示装置和半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9583510B2 (zh)
JP (1) JP6235021B2 (zh)
CN (1) CN105452949B (zh)
TW (1) TWI594439B (zh)
WO (1) WO2015019857A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810942B (zh) * 2022-05-24 2023-08-01 元太科技工業股份有限公司 薄膜電晶體陣列基板及其製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015049392A (ja) * 2013-09-02 2015-03-16 株式会社ジャパンディスプレイ 液晶表示装置
US10768496B2 (en) * 2016-02-24 2020-09-08 Sharp Kabushiki Kaisha Thin film transistor substrate and display panel
WO2017213180A1 (ja) * 2016-06-09 2017-12-14 シャープ株式会社 表示装置及びその製造方法
CN106444187A (zh) 2016-08-22 2017-02-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP2019169606A (ja) * 2018-03-23 2019-10-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN111029342B (zh) * 2019-11-07 2024-04-16 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN111833720B (zh) * 2020-01-13 2021-08-31 昆山国显光电有限公司 一种显示面板及显示装置
CN111863903B (zh) * 2020-07-23 2023-04-18 武汉天马微电子有限公司 显示面板及其制作方法、显示装置
CN113066796B (zh) * 2021-03-02 2023-02-28 武汉华星光电半导体显示技术有限公司 显示面板、显示面板的制备方法及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
WO2012004958A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
JP2013102171A (ja) * 2010-12-03 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
KR20110093113A (ko) * 2010-02-11 2011-08-18 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
JP5966328B2 (ja) 2011-11-16 2016-08-10 Jsr株式会社 アレイ基板、液晶表示素子およびアレイ基板の製造方法
WO2013073635A1 (ja) 2011-11-18 2013-05-23 シャープ株式会社 半導体装置及び表示装置
KR102023937B1 (ko) * 2012-12-21 2019-09-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659711A (zh) * 2002-06-13 2005-08-24 株式会社村田制作所 半导体器件以及制造这种半导体器件的方法
CN101310371A (zh) * 2006-02-15 2008-11-19 日本财团法人高知县产业振兴中心 半导体器件及其制造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010067954A (ja) * 2008-08-14 2010-03-25 Fujifilm Corp 薄膜電界効果型トランジスタ
WO2012004958A1 (ja) * 2010-07-09 2012-01-12 シャープ株式会社 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
JP2013102171A (ja) * 2010-12-03 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI810942B (zh) * 2022-05-24 2023-08-01 元太科技工業股份有限公司 薄膜電晶體陣列基板及其製造方法

Also Published As

Publication number Publication date
US20160181291A1 (en) 2016-06-23
JPWO2015019857A1 (ja) 2017-03-02
TW201513371A (zh) 2015-04-01
JP6235021B2 (ja) 2017-11-22
CN105452949A (zh) 2016-03-30
WO2015019857A1 (ja) 2015-02-12
TWI594439B (zh) 2017-08-01
US9583510B2 (en) 2017-02-28

Similar Documents

Publication Publication Date Title
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
TWI511272B (zh) 半導體裝置及其製造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US10304860B2 (en) Array substrate and method of forming the same
CN105814481B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
US8624277B2 (en) Display substrate and method of manufacturing the same
US10074328B2 (en) Active matrix substrate
US9741752B1 (en) Method for manufacturing TFT substrate
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN105765729B (zh) 半导体装置
KR20150076405A (ko) 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법
CN108140675A (zh) 半导体装置及其制造方法
CN107078165A (zh) 半导体装置、液晶显示装置和半导体装置的制造方法
CN109075122B (zh) 有源矩阵基板、其制造方法和显示装置
CN103227147A (zh) Tft-lcd阵列基板及其制造方法、液晶显示器
CN106415801A (zh) 半导体装置及其制造方法
US20180286985A1 (en) Semiconductor device and production method for same
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
US20160093643A1 (en) Oxide semiconductor transistor used as pixel element of display device and manufacturing method therefor
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN105261589A (zh) 导电图案形成方法、半导体装置、以及电子设备
RU2669546C1 (ru) Способ изготовления и оборудование для изготовления подложки тонкопленочных транзисторов
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant