CN109791892A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN109791892A
CN109791892A CN201780059470.7A CN201780059470A CN109791892A CN 109791892 A CN109791892 A CN 109791892A CN 201780059470 A CN201780059470 A CN 201780059470A CN 109791892 A CN109791892 A CN 109791892A
Authority
CN
China
Prior art keywords
mentioned
layer
opening portion
pixel
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780059470.7A
Other languages
English (en)
Inventor
北川英树
大东彻
今井元
菊池哲郎
铃木正彦
伊藤俊克
上田辉幸
西宫节治
原健吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109791892A publication Critical patent/CN109791892A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/06—Electrode terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

有源矩阵基板(100)的像素区域具备：薄膜晶体管(101)，其具有氧化物半导体层(7)；无机绝缘层(11)及有机绝缘层(12)，其覆盖薄膜晶体管；共用电极(15)；电介质层(17)，其主要包含氮化硅；以及像素电极(19)，无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，像素电极(10)在像素接触孔内与漏极电极(9)接触，像素接触孔包括分别形成于无机绝缘层(11)、有机绝缘层(12)以及电介质层(17)的第1开口部、第2开口部以及第3开口部，第1开口部的侧面与第2开口部的侧面对齐，第2开口部的侧面包含：第1部分(121)，其相对于基板按第1角度(θ1)倾斜；第2部分(122)，其位于第1部分的上方，按比第1角度大的第2角度(θ2)倾斜；以及交界(120)，其位于第1部分与第2部分之间，相对于基板的倾斜角度不连续地变化。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及使用氧化物半导体形成的有源矩阵基板及其制造方法。
背景技术
液晶显示装置等所使用的有源矩阵基板按每一像素具备薄膜晶体管(ThinFilmTransistor；以下为“TFT”)等开关元件。作为这种开关元件，以往以来广泛地使用以非晶硅膜为活性层的TFT(以下为“非晶硅TFT”)或以多晶硅膜为活性层的TFT(以下为“多晶硅TFT”)。
在各种动作模式的液晶显示装置中采用有源矩阵基板。例如专利文献1公开了能应用于FFS模式(FringeFieldSwitching：边缘场开关)等横向电场方式的动作模式的液晶显示装置的有源矩阵基板。在这种有源矩阵基板中，在各像素中，共用电极和像素电极隔着绝缘膜设置于TFT的上方。这些电极中的位于液晶层侧的电极(例如像素电极)形成有狭缝状的开口。由此，生成用从像素电极出发并经过液晶层进而经过狭缝状的开口后到达共用电极的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加于液晶层。
近年来，作为有源矩阵基板所使用的TFT的活性层的材料，有时使用氧化物半导体来代替非晶硅或多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体与非晶硅相比具有较高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能以更高速度动作。已知使用以氧化物半导体层为活性层的TFT(以下称为“氧化物半导体TFT”。)。氧化物半导体与非晶硅相比具有较高的迁移率。因此，氧化物半导体TFT与非晶硅TFT相比能以更高速度动作。
另一方面，已知将栅极驱动器或源极驱动器等驱动电路以单片(一体地)设置在基板上的技术。最近已利用使用氧化物半导体TFT制作这些驱动电路(单片驱动器)的技术。在本说明书中，将构成驱动电路的TFT称为“电路用TFT”，并将作为开关元件设置于各像素的TFT称为“像素用TFT”来区分这两者。
形成于有源矩阵基板上的氧化物半导体TFT通常被无机绝缘膜等绝缘保护膜(钝化膜)覆盖。在钝化膜上有时还进一步形成用于平坦化的有机绝缘层。
然而，在氧化物半导体TFT中，例如当氧化物半导体层受到工艺损伤时，有可能氧化物半导体层会产生氧缺陷而被低电阻化，而无法得到希望的TFT特性。因此，为了减少氧化物半导体层的氧缺陷，已知使用包含氧的绝缘层(例如氧化硅层)作为钝化膜。例如专利文献2公开了使用具有氧化硅层与氮化硅层的层叠结构的钝化膜。将这种钝化膜称为“层叠钝化膜”。在具有底栅结构的氧化物半导体TFT中，通过使用氧化硅层作为层叠钝化膜的最下层(即与氧化物半导体层接触的层)，从而能用氧化硅层所包含的氧使在氧化物半导体层中产生的氧缺损得以恢复。另外，氮化硅层与氧化硅层相比，防止水分或杂质扩散的效果更优异。因而，当使用层叠钝化膜时，与以单层使用氧化硅膜的情况相比，能更有效地抑制水分等向氧化物半导体层的侵入。
现有技术文献
专利文献
专利文献1：特开2010-243894号公报
专利文献2：国际公开第2012/029644号
发明内容
发明要解决的问题
但是，本发明的发明人经研究发现，在横向电场方式的动作模式的液晶显示装置所应用的有源矩阵基板中，当使用上述的层叠钝化膜时，有时不易形成具有希望的形状的像素接触孔。“像素接触孔”是指，为了将像素电极和像素用TFT连接而设置于层间绝缘层的开口部。当像素接触孔的加工性下降时，形成于像素接触孔内的像素电极的覆盖性变低，有可能产生断裂。这可能会成为使有源矩阵基板的可靠性下降的原因。本发明的发明人的详细的研究结果后述。
本发明的一实施方式是鉴于上述情况而完成的，其目的在于提供具备氧化物半导体TFT的可靠性高的有源矩阵基板。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具备多个像素区域，在上述有源矩阵基板中，上述多个像素区域各自具备：基板；薄膜晶体管，其支撑于上述基板，具有氧化物半导体层作为活性层；无机绝缘层，其以覆盖上述薄膜晶体管的方式形成；有机绝缘层，其形成于上述无机绝缘层上；共用电极，其配置于上述有机绝缘层上；像素电极，其隔着电介质层配置于上述共用电极上；以及像素接触部，其将上述像素电极与上述薄膜晶体管的漏极电极电连接，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅，上述电介质层主要包含氮化硅，上述像素电极在设置于上述无机绝缘层、上述有机绝缘层以及上述电介质层的像素接触孔内与上述漏极电极接触，上述像素接触孔包括分别形成于上述无机绝缘层、上述有机绝缘层以及上述电介质层的第1开口部、第2开口部以及第3开口部，上述第1开口部的侧面与上述第2开口部的侧面对齐，上述第2开口部的上述侧面包含：第1部分，其相对于上述基板按第1角度倾斜；第2部分，其位于上述第1部分的上方，相对于上述基板按比上述第1角度大的第2角度倾斜；以及交界，其位于上述第1部分与上述第2部分之间，相对于上述基板的倾斜角度不连续地变化。
在某实施方式中，从基板1的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部。
在某实施方式中，在上述交界处，上述第1部分与上述第2部分所成的角度是120°以上170°以下。
本发明的另一实施方式的有源矩阵基板具备多个像素区域，在上述有源矩阵基板中，上述多个像素区域各自具备：薄膜晶体管，其支撑于上述基板，具有氧化物半导体层作为活性层；无机绝缘层，其以覆盖上述薄膜晶体管的方式形成；有机绝缘层，其形成于上述无机绝缘层上；共用电极，其配置于上述有机绝缘层上；像素电极，其隔着电介质层配置于上述共用电极上；以及像素接触部，其将上述像素电极与上述薄膜晶体管的漏极电极电连接，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅，上述电介质层主要包含氮化硅，上述像素电极在设置于上述无机绝缘层、上述有机绝缘层以及上述电介质层的像素接触孔内与上述漏极电极接触，上述像素接触孔包括分别形成于上述无机绝缘层、上述有机绝缘层以及上述电介质层的第1开口部、第2开口部以及第3开口部，上述第1开口部的侧面的至少一部分被上述有机绝缘层覆盖，从上述基板的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部。
在某实施方式中，从上述基板的法线方向观看时，上述第2开口部位于上述第1开口部的内部。
在某实施方式中，从上述基板的法线方向观看时，仅上述第2开口部的一部分位于上述第1开口部的内部。
在某实施方式中，还具备端子部，上述端子部具备：源极连接部，其配置于上述栅极绝缘层上；上述无机绝缘层，其延伸设置于上述源极连接部上；上述电介质层，其延伸设置于上述无机绝缘层上，与上述无机绝缘层的上表面接触；以及上部连接部，其配置于上述电介质层上，上述上部连接部在形成于上述无机绝缘层和上述电介质层的端子部接触孔内与上述源极连接部接触，上述端子部接触孔包括分别形成于上述无机绝缘层和上述电介质层的第4开口部和第5开口部，从基板1的法线方向观看时，上述第5开口部位于上述第4开口部的内部，上述第4开口部的侧面被上述电介质层覆盖。
在某实施方式中，上述薄膜晶体管具有沟道蚀刻结构。
在某实施方式中，上述薄膜晶体管的上述氧化物半导体层包含In-Ga-Zn-O系半导体。
在某实施方式中，上述氧化物半导体层包含结晶质部分。
在某实施方式中，上述氧化物半导体层具有层叠结构。
本发明的一实施方式的有源矩阵基板的制造方法包含如下工序：(a)在基板上形成以氧化物半导体层为活性层的薄膜晶体管；(b)以覆盖上述薄膜晶体管的方式形成无机绝缘层，其中，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅；(c)在上述无机绝缘层上形成具有将上述无机绝缘层的一部分露出的第2开口部的有机绝缘层；(d)在上述有机绝缘层的上表面上和上述第2开口部的侧面的一部分上形成抗蚀剂掩模，其中，上述抗蚀剂掩模的端部位于上述第2开口部的上述侧面上，上述有机绝缘层的一部分从上述抗蚀剂掩模露出；(e)使用上述抗蚀剂掩模进行上述无机绝缘层的图案化，由此在上述无机绝缘层形成将上述漏极电极的一部分露出的第1开口部，并且上述有机绝缘层中的从上述抗蚀剂掩模露出的部分的表层也被蚀刻；(f)在上述有机绝缘层上形成共用电极；(g)形成配置于上述有机绝缘层上、上述第2开口部内以及上述第1开口部内且具有将上述漏极电极的一部分露出的开口部的电介质层，其中，上述电介质层主要包含氮化硅；以及(h)在上述电介质层上和上述像素接触孔内形成在上述像素接触孔内与上述漏极电极接触的像素电极。
本发明的另一实施方式的有源矩阵基板的制造方法是制造上述的有源矩阵基板的方法，包含如下工序：(a)在基板上形成以氧化物半导体层为活性层的薄膜晶体管；(b)以覆盖上述薄膜晶体管的方式形成无机绝缘层，其中，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅；(c)在上述无机绝缘层形成将上述薄膜晶体管的漏极电极的一部分露出的第1开口部；(d)形成有机绝缘层，上述有机绝缘层以覆盖上述第1开口部的侧面的至少一部分的方式配置于上述无机绝缘层上和上述第1开口部内，且具有将上述漏极电极的一部分露出的第2开口部；(e)在上述有机绝缘层上形成共用电极；(f)形成配置于上述有机绝缘层上、上述第2开口部内以及上述第1开口部内且具有将上述漏极电极的一部分露出的开口部的电介质层，其中，上述电介质层主要包含氮化硅，从上述基板的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部；以及(g)在上述电介质层上和包括上述第1开口部、上述第2开口部及上述第3开口部的像素接触孔内，形成在上述像素接触孔内与上述漏极电极接触的像素电极。
发明效果
根据本发明的一实施方式，可提供具备氧化物半导体TFT的、具备可靠性高的氧化物半导体TFT的有源矩阵基板及其制造方法。
附图说明
图1的(a)是表示本实施方式的有源矩阵基板100的1个像素区域的一部分的示意性俯视图，(b)和(c)是分别表示有源矩阵基板100的像素接触部102和氧化物半导体TFT101的一例的示意性截面图。
图2的(a)～(e)是分别表示有源矩阵基板100的像素接触部和端子部的制造方法的一例的工序截面图。
图3的(a)和(b)是分别表示有源矩阵基板100的像素接触部和端子部的制造方法的一例的工序截面图。
图4是表示有源矩阵基板100的像素接触孔的截面SEM像的图。
图5的(a)是表示第2实施方式的有源矩阵基板200的1个像素区域的一部分的示意性俯视图，(b)是表示有源矩阵基板200的像素接触部202的一例的示意性截面图，(c)和(d)是分别表示像素接触部202的像素接触孔CH1的变形例的示意性俯视图。
图6的(a)～(f)是分别表示有源矩阵基板200的像素接触部和端子部的制造方法的一例的工序截面图。
图7是表示第3实施方式的有源矩阵基板700的一例的示意性俯视图。
图8是有源矩阵基板700的结晶质硅TFT710A和氧化物半导体TFT710B的截面图。
图9的(a)～(f)是分别说明参照例的有源矩阵基板的像素接触部和端子部的形成方法的工序截面图。
图10是示意性地表示参照例的有源矩阵基板的像素接触孔的一部分的放大截面图。
图11的(a)和(b)是分别表示从产生了切口部28的层叠钝化膜的开口部的斜上方观看时的SEM像和截面SEM像的图。
具体实施方式
以下说明本发明的发明人通过研究发现的知识。
在将有源矩阵基板应用于FFS模式的液晶显示装置的情况下，例如在钝化膜上按顺序设置机绝缘层、共用电极、电介质层以及像素电极。作为电介质层，可使用例如介电常数高的氮化硅层。在这种有源矩阵基板中，在电介质层、有机绝缘层以及钝化膜形成将氧化物半导体TFT的漏极电极露出的接触孔(像素接触孔)。像素电极在像素接触孔内连接到漏极电极。在本说明书中，将经由像素接触孔的、像素电极与漏极电极的连接部称为“像素接触部”。
在现有的有源矩阵基板的制造工艺中，在形成像素接触孔时，使用同一掩模对电介质层和钝化膜进行了蚀刻(参照专利文献1)。
但是，本发明的发明人研究的结果是，发现了当使用包含氧化硅(SiO2)层和氮化硅(SiNx)层的层叠钝化膜作为钝化膜时，在像素接触孔的侧壁(更具体地是构成像素接触孔的层叠钝化膜的端面)可能会产生凹部(切口部)。以下，一边参照附图，一边说明产生切口部的例子。
图9的(a)～(f)是分别说明参照例的有源矩阵基板的像素接触部的形成方法的工序截面图。在参照例中，如上所述，使用同一掩模对钝化膜和电介质层进行图案化。另外，也可在基板上用与像素接触部共同的工艺形成端子部，因此也一并示出端子部的形成方法。
首先，如图9的(a)所示，在基板1上形成：包含栅极电极(未图示)、栅极绝缘层5、氧化物半导体层(未图示)、源极电极(未图示)及漏极电极9的氧化物半导体TFT；以及覆盖氧化物半导体TFT的无机绝缘层(钝化膜)11。无机绝缘层11是以氧化硅层11A为下层、以氮化硅层11B为上层的层叠膜。栅极绝缘层5延伸设置于端子部形成区域中，在栅极绝缘层5上形成与源极电极和漏极电极由相同导电膜形成的源极连接部8t和无机绝缘层11。
接下来，如图9的(b)所示，在无机绝缘层11上形成有机绝缘层12，并进行图案化。由此，在有机绝缘层12形成构成像素接触孔的开口部12p。在端子部形成区域中没有形成有机绝缘层12。
接下来，如图9的(c)所示，在有机绝缘层12上形成共用电极(未图示)15。之后，如图9的(d)所示，在共用电极15上、有机绝缘层12上以及开口部12p内形成电介质层17。
之后，在电介质层17上形成抗蚀剂掩模(未图示)，以其为蚀刻掩模进行电介质层17和无机绝缘层11的图案化。具体地说，首先，使用SF6系气体对电介质层17和氮化硅层11B进行蚀刻(蚀刻时间：例如30～50sec)。之后，使用CF4系气体对氧化硅层11A进行蚀刻(蚀刻时间：例如250～350sec)。这样，如图9的(e)所示，形成将漏极电极9露出的像素接触孔CH1，并且在端子部形成区域中形成将源极连接部8t露出的端子部接触孔CH2。此外，也可以是从基板1的法线方向观看时，电介质层17的开口部与有机绝缘层12的开口部交叉。在该情况下，无机绝缘层11的一部分以电介质层12为掩模被图案化。
接下来，如图9的(f)所示，在电介质层17上和像素接触孔CH1内形成像素电极19，并且在电介质层17上和端子部接触孔CH2内形成上部连接部19t。这样，形成像素接触部和端子部。
在上述方法中，在图9的(e)所示的蚀刻工序中，如上所述，在氮化硅层11B与氧化硅层11A的界面蚀刻加深，产生切口部28。同样地，在端子部接触孔CH2的壁面也可能产生切口部28。
图10是示意性地表示产生了切口部28的像素接触孔CH1的一部分的放大截面图。像素接触孔CH1包括无机绝缘层11、有机绝缘层12以及电介质层17的开口部。从图10可知，切口部28在氮化硅层11B与氧化硅层11A的界面附近形成于氮化硅层11B的端面。即，露出于像素接触孔CH1的氮化硅层11B的端面中的位于氧化硅层11A附近的部分在横向(与基板1平行的方向)上被除去了。其结果是，氮化硅层(氮化硅层11B和电介质层17)成为悬突(overhang)结构。
图11的(a)和(b)是分别表示从产生了切口部28的层叠钝化膜11的开口部的斜上方观看时的SEM像和截面SEM像的图。
本发明的发明人对产生切口部28的原因进行了详细调查。结果发现，根据蚀刻条件的不同而有时易于产生切口部28。例如当蚀刻氮化硅层11B时的蚀刻时间变长时，蚀刻气体会进入氮化硅层11B与氧化硅层11A的界面，而有可能产生切口部28。虽然是推测，但有可能是由于在图9所示的参照例的工艺中，使用同一掩模对氮化硅层11B和电介质层17进行蚀刻，因此针对氮化硅层的蚀刻时间增加，而产生了切口部28。
因此，本发明的发明人发现了能改善像素接触孔CH1的侧壁的形状的新的像素接触部的结构和形成方法而想到了本申请发明。在本申请发明的一实施方式中，对氮化硅层11B与电介质层17分开进行图案化。由此，能抑制产生切口部28。另外，能利用电介质层17和有机绝缘层12进一步提高像素电极对像素接触孔CH1的覆盖性。
(第1实施方式)
以下，一边参照附图，一边说明第1实施方式的有源矩阵基板。本实施方式的有源矩阵基板例如能应用于具有FFS、IPS等横向电场方式的动作模式的液晶显示装置。
以下，一边参照附图，一边以应用于FFS模式的显示装置的有源矩阵基板为例说明本实施方式的有源矩阵基板。FFS模式是在其中一个基板上设置一对电极并对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。
有源矩阵基板具有包含多个像素区域的显示区域和显示区域以外的区域(非显示区域)(参照图7)。“像素区域”是与显示装置的像素对应的区域，在本说明书中，有时也仅称为“像素”。在显示区域中形成有多个栅极总线和多个源极总线，用这些配线规定的各个区域成为“像素区域”。多个像素区域配置成矩阵状。
图1的(a)是表示本实施方式的有源矩阵基板100的1个像素区域的一部分的示意性俯视图。图1的(b)和(c)是分别表示有源矩阵基板100的像素接触部102和氧化物半导体TFT(以下简称为“TFT”)101的一例的示意性截面图。图1的(b)表示沿着图1的(a)的I-I’线的截面结构，图1的(c)表示沿着图1的(a)的II-II’线的截面结构。
像素区域各自具有TFT101、栅极总线G、源极总线S、像素电极19以及共用电极15。TFT101与像素电极19在像素接触部102处电连接。
如图1的(c)所示，TFT101是具有氧化物半导体层作为活性层的氧化物半导体TFT。TFT101具备：栅极电极3；氧化物半导体层7；栅极绝缘层5，其配置于氧化物半导体层7与栅极电极3之间；以及源极电极8及漏极电极9，其电连接到氧化物半导体层7。
在该例中，TFT101例如是沟道蚀刻型的底栅结构TFT。栅极电极3配置于氧化物半导体层7的基板1侧。栅极绝缘层5覆盖栅极电极3，氧化物半导体层7配置成隔着栅极绝缘层5与栅极电极3重叠。另外，源极电极8和漏极电极9分别配置成与氧化物半导体层7的上表面接触。
氧化物半导体层7具有沟道区域7c和位于沟道区域的两侧的源极接触区域7s及漏极接触区域7d。源极电极8形成为与源极接触区域7s接触，漏极电极9形成为与漏极接触区域7d接触。在本说明书中，“沟道区域7c”是指包含在从基板1的法线方向观看时位于氧化物半导体层7中的源极接触区域7s与漏极接触区域7d之间并形成沟道的部分的区域。
TFT101的栅极电极3电连接到栅极总线G。在该例中，栅极电极3与栅极总线G一体地形成，即栅极电极3是栅极总线G的一部分。源极电极8电连接到源极总线S。在该例中，源极电极8与源极总线S一体地形成。漏极电极9延伸到像素接触部102，并在像素接触部102中与像素电极19电连接。有时将漏极电极9中的位于像素接触部102的部分9a称为“漏极电极连接部”。
TFT101被包含无机绝缘层(钝化膜)11和形成于无机绝缘层11上的有机绝缘层12的层间绝缘层13覆盖。无机绝缘层11具有包含氧化硅层11A和形成于氧化硅层11A上的氮化硅层11B的层叠结构。氧化硅层11A是主要包含氧化硅(SiOx、例如SiO2)的层，除了氧化硅以外，还可以包含杂质等。氮化硅层11B是主要包含氮化硅(SiNx)的层，除了氮化硅以外，还可以包含杂质等。
在该例中，无机绝缘层11具有2层结构。此外，无机绝缘层11只要包含氧化硅层11A和氮化硅层11B即可，也可以具有3层以上的层叠结构。优选氧化硅层11A是与氧化物半导体层7接触的。由此，能通过氧化硅层11A所包含的氧使在氧化物半导体层7中产生的氧缺损高效地恢复，因此能抑制由氧化物半导体层7的氧缺损造成的低电阻化。
无机绝缘层11的厚度没有特别限定，例如是50nm以上700nm以下。其中的氧化硅层11A的厚度例如是50nm以上400nm以下。若是50nm以上，则能使在氧化物半导体层7中产生的氧缺损更有效地恢复。若是400nm以下，则能抑制无机绝缘层11的厚度增大。氮化硅层11B的厚度例如是20nm以上300nm以下。若是20nm以上，则能更有效地抑制水分或杂质向TFT101的氧化物半导体层7的侵入。若是300nm以下，则能抑制无机绝缘层11的厚度增大。优选氧化硅层11A的厚度比氮化硅层11B的厚度大。由此，能用氧化硅层11A更可靠地阻止从氮化硅层11B出来的氢。
有机绝缘层12比无机绝缘层11厚，其厚度例如是1μm以上4μm以下。有机绝缘层12是为了将TFT101的上层的表面平坦化或者减小形成于像素电极19与源极总线S等之间的静电电容等而使用的。有机绝缘层12的材料没有特别限定。例如作为有机绝缘层12，可以使用正型感光性树脂膜。
在层间绝缘层13之上设置有共用电极15。在共用电极15之上设置有隔着电介质层17配置的像素电极19。电介质层17是主要包含介电常数高的氮化硅的氮化硅层。电介质层17的厚度没有特别限定，例如是50nm以上700nm以下。像素电极19按每一像素分离，且按每一像素具有狭缝或缺口部。另一方面，共用电极15也可以不按每一像素分离。在该例中，共用电极15也可以形成于除了位于像素接触部102上的区域以外的、显示区域的大致整个范围。这种电极结构记载于例如国际公开第2012/086513号中。为了参照，将国际公开第2012/086513号的全部公开内容引用到本说明书中。
接下来，一边参照图1的(b)，一边说明像素接触部102的结构。
在像素接触部102中，在层间绝缘层13和电介质层17形成有像素接触孔CH1。像素电极19配置于电介质层17上和像素接触孔CH1内，在像素接触孔CH1内与漏极电极连接部9a直接接触。像素接触孔CH1包括无机绝缘层11的第1开口部11p、有机绝缘层12的第2开口部12p以及电介质层17的第3开口部17p。
在本实施方式中，有机绝缘层12的第2开口部12p的侧面的倾斜角度在中途不连续地变化，与第2开口部12p的上部相比，第2开口部12p的下部(基板1侧)更平缓。如图所示，第2开口部12p的侧面包含：第1部分121，其相对于基板1的表面按第1角度θ1倾斜；第2部分122，其位于第1部分121的上方，相对于基板1的表面按比第1角度θ1大的第2角度θ2倾斜；以及交界120，其位于第1部分121与第2部分122之间，相对于基板1的倾斜角度不连续地变化。这种第2开口部12p例如是通过后述的工艺形成的。第2开口部12p的侧面的第1部分121与第1开口部11p的侧面对齐(即，使用同一掩模进行了图案化)。在第1开口部11p和第2开口部12p的侧面上形成有电介质层17。
在从基板1的法线方向观看像素接触孔CH1时，如图1的(a)所示，虽然由于锥形形状而致使第1开口部11p位于比第2开口部12p稍靠内侧的位置，但第1开口部11p和第2开口部12p的周缘是大致对齐的。第3开口部17p也可以位于第1开口部11p和第2开口部12p的内侧。换句话说，电介质层17也可以覆盖第1开口部11p和第2开口部12p的整个侧面，其端部与漏极电极连接部9a接触。从基板1的法线方向观看时，在电介质层17的第3开口部17p、第1开口部11p以及第2开口部12p重叠的部分，漏极电极连接部9a露出。
在本实施方式的像素接触部102中，由于第2开口部12p的侧面的形状，像素接触孔CH1的倾斜角度在下方变得平缓。因而，能抑制在像素接触孔CH1的侧壁上发生像素电极19的断裂，能提高像素电极19的覆盖范围(coverage)。优选第1开口部11p和第2开口部12p的整个侧面被电介质层17覆盖。由此，能减少在交界120处产生的台阶，因此能进一步增大像素电极19的覆盖范围。
第2开口部12p的侧面的第2部分122的倾斜角度(第2角度)θ2只要比第1部分121的倾斜角度(第1角度)θ1大即可，没有特别限定。不过，若倾斜角度θ2接近90°，则在后述的制造工艺中，难以在该侧面上可靠地配置抗蚀剂掩模的端部。倾斜角度θ2例如是80°以下，优选是70°以下。另一方面，倾斜角度θ1只要比倾斜角度θ2小即可，没有特别限定。为了更有效地提高像素电极19的覆盖性，优选交界120的第1部分121与第2部分122所成的角度θ3例如是120°以上170°以下。更优选是140°以上170°以下。在不到120°的情况下，由于交界120附近的台阶，像素电极19的覆盖性有可能下降。在超过170°的情况下，使倾斜角度变化的效果变小。角度θ3是由倾斜角度θ1、θ2的差dθ(＝θ2-θ1)决定的。为了将角度θ3设为上述范围，只要以使得倾斜角度的差dθ例如是60°以下10°以上、优选成为40°以下10°以上的方式控制各个倾斜角度θ1、θ2即可。
＜有源矩阵基板100的制造方法＞
以下，一边参照附图，一边说明有源矩阵基板100的制造方法的一例。
图2的(a)～(e)和图3的(a)和(b)是分别表示有源矩阵基板100的像素接触部和端子部的制造方法的一例的工序截面图。在这些图中，表示出有源矩阵基板100的各像素区域的像素接触部形成区域和有源矩阵基板100的非显示区域的端子部形成区域。端子部例如是为了将源极总线与外部配线连接而设置的，可通过与像素接触部102共同的工艺形成。
首先，如图2的(a)所示，在基板1上形成包含栅极电极(未图示)和栅极总线G的层(以下为“栅极金属层”)。
作为基板1，例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
栅极金属层例如是通过在基板(例如玻璃基板)1上利用溅射法等形成栅极配线用金属膜(厚度：例如50nm以上500nm以下)并对栅极配线用金属膜进行图案化从而形成的。作为栅极配线用金属膜，例如使用以厚度为300nm的W膜为上层、以厚度为20nm的TaN膜为下层的层叠膜(W/TaN膜)。此外，栅极配线用金属膜的材料没有特别限定。能适当地使用包含铝((Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等的金属或其合金、或者包含其金属氮化物的膜。
接下来，在栅极电极和栅极总线G上形成栅极绝缘层5。栅极绝缘层5可通过CVD法等形成。作为栅极绝缘层5，能适当地使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层5也可以具有层叠结构。例如可以在基板侧(下层)为了防止杂质等从基板1扩散而形成氮化硅层、氮氧化硅层等，在其之上的层(上层)为了确保绝缘性而形成氧化硅层、氧氮化硅层等。在此，使用以厚度为50nm的SiO2膜为上层、以厚度为300nm的SiNx膜为下层的层叠膜。这样，当作为栅极绝缘层5的最上层(即与氧化物半导体层接触的层)而使用包含氧的绝缘层(例如SiO2等的氧化物层)时，在氧化物半导体层7中产生了氧缺损的情况下，能通过氧化物层所包含的氧来恢复氧缺损，因此能减少氧化物半导体层7的氧缺损。
之后，虽未图示，但在栅极绝缘层5上形成氧化物半导体层。氧化物半导体层例如是通过使用溅射法在栅极绝缘层5上形成氧化物半导体膜(厚度：例如30nm以上200nm以下)并对其进行图案化而形成的。
接下来，在栅极绝缘层5和氧化物半导体层上，例如通过溅射法形成源极配线用金属膜(厚度：例如50nm以上500nm以下)，并对其进行图案化。由此，形成源极总线(未图示)、源极电极及漏极电极(未图示)，并且在像素接触部形成区域中形成漏极电极连接部9a，在端子部形成区域中形成源极连接部8t。源极连接部8t例如电连接到对应的源极总线或栅极总线。将由源极配线用金属膜形成的层称为“源极金属层”。作为源极用导电膜，能适当地使用包含铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金、或者其金属氮化物的膜。另外，也可以使用将上述多个膜层叠而成的层叠膜。在此，作为源极配线用金属膜，例如形成从氧化物半导体层侧起将Ti膜(厚度：30nm)、Al膜或Cu膜(厚度：300nm)以及Ti膜(厚度50nm)按该顺序层叠而成的层叠膜。
源极电极配置成与氧化物半导体层的源极接触区域接触，漏极电极配置成与氧化物半导体层的漏极接触区域接触。氧化物半导体层中的位于源极电极与漏极电极之间的部分成为沟道区域。之后，也可以对氧化物半导体层的沟道区域进行氧化处理、例如使用了N2O气体的等离子处理。这样，得到TFT101(未图示)。
接着，以覆盖TFT101的方式在栅极绝缘层5和源极金属层上形成无机绝缘层11。在此，例如通过CVD法将氧化硅层11A(厚度：例如100nm)和氮化硅层11B(厚度：例如200nm)按该顺序形成。无机绝缘层11的形成温度例如可以是200℃以上300℃以下。
通过以上的工序，在端子部形成区域中，在基板1上形成栅极绝缘层5、源极连接部8t以及无机绝缘层11。
接下来，如图2的(b)所示，在无机绝缘层11上形成有机绝缘层12(厚度：例如1～3μm、优选2～3μm)。作为有机绝缘层12，也可以形成包含感光性树脂材料的有机绝缘膜。接下来，通过光刻工序进行有机绝缘层12的图案化。由此，在有机绝缘层12形成将无机绝缘层11中的位于漏极电极连接部9a的部分露出的第2开口部12p。另外，有机绝缘层12中的位于端子部形成区域的部分被除去。
接下来，如图2的(c)所示，在无机绝缘层11和有机绝缘层12上形成抗蚀剂掩模21。在像素接触部形成区域中，抗蚀剂掩模21覆盖有机绝缘层12的上表面且具有将无机绝缘层11中的位于漏极电极连接部9a的部分露出的开口。在本实施方式中，抗蚀剂掩模21的开口的端部21e被图案化为位于有机绝缘层12的侧面上。端部21e例如也可以位于比有机绝缘层12的厚度的1/2靠上方的位置。另一方面，在端子部形成区域中，抗蚀剂掩模21具有将无机绝缘层11的一部分露出的开口。
接下来，如图2的(d)所示，以抗蚀剂掩模21为蚀刻掩模进行无机绝缘层11的图案化。在本实施方式中，首先，例如使用SF6系气体进行氮化硅层11B的蚀刻(蚀刻时间：例如30～40sec)。之后，接着使用CF4系气体进行氧化硅层11A的蚀刻(蚀刻时间：例如250～250sec)。由此，在像素接触部形成区域中形成将漏极电极连接部9a的一部分露出的第1开口部11p，并且在端子部形成区域中形成将源极连接部8t的一部分露出的第4开口部11q。之后，将抗蚀剂掩模21除去。
在无机绝缘层11的图案化工序中，有机绝缘层12中的通过抗蚀剂掩模21露出的部分的表层也被除去。其结果是，在比抗蚀剂掩模21靠下方处，形成有机绝缘层12的侧面的倾斜角度不连续地变化的交界120。有机绝缘层12的侧面中的比交界120靠上方的侧面成为第2部分122，交界120的下方成为与第2部分122相比倾斜角度较小的第1部分121。
接下来，如图2的(e)所示，在有机绝缘层12上和开口部12p、11p内形成第1透明导电膜(厚度：例如50nm以上200nm以下)。接下来，对第1透明导电膜进行图案化，从而在显示区域中形成共用电极15。作为第1透明导电膜，能使用例如ITO(铟锡氧化物)膜、In-Zn-O系氧化物(铟锌氧化物)膜、ZnO膜(氧化锌膜)等。
接下来，如图3的(a)所示，以覆盖共用电极15的方式形成电介质层17。作为电介质层17，能适当地使用氮化硅(SiNx)膜、氧化硅(SiOx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在此，作为电介质层17，从介电常数和绝缘性的观点出发，使用氮化硅膜(厚度：例如200nm)。
之后，形成未图示的抗蚀剂掩模，以抗蚀剂掩模为蚀刻掩模进行电介质层17的蚀刻。由此，在像素接触部形成区域中，形成将漏极电极连接部9a的一部分露出的第3开口部17p，并且在端子部形成区域中，形成将源极连接部8t的一部分露出的第5开口部17q。这样，在像素接触部形成区域中形成像素接触孔CH1，在端子部形成区域中形成端子部接触孔CH2。
优选电介质层17覆盖第2开口部12p和第1开口部11p的整个侧壁。由此，能更有效地提高形成于像素接触孔CH1内的像素电极的覆盖性。另外，优选电介质层17覆盖第4开口部11q的整个侧壁。由此，能提高形成于端子部接触孔CH2内的透明连接部的覆盖性。
接下来，如图3的(b)所示，在电介质层17上、像素接触孔CH1内以及端子部接触孔CH2内形成第2透明导电膜，并对其进行图案化。由此，得到在像素接触孔CH1内与漏极电极连接部9a接触的像素电极19、以及在端子部接触孔CH2内与源极连接部8t接触的上部连接部19t。第2透明导电膜所优选的材料和厚度可以与第1透明导电膜相同。这样，制造有源矩阵基板100。
根据上述方法，对电介质层17与无机绝缘层11分开进行图案化，因此能缩短氮化硅层11B暴露于蚀刻气体的时间。因而，能抑制在氮化硅层11B中产生参照图10在前面描述的切口部28。另外，在配置了仅覆盖有机绝缘层12的锥形部的上部的抗蚀剂掩模21的状态下，进行无机绝缘层11的图案化。由此，有机绝缘层12的锥形部的下部的表层也被蚀刻，其倾斜角度变小。因而，能抑制像素电极19的覆盖范围的减少，能实现可靠性高的有源矩阵基板。
图4是表示用上述方法制造的有源矩阵基板100的像素接触孔的截面图。从图4可知，在有机绝缘层12的侧面形成有交界120，其结果是，第2开口部12p的侧面具有更平缓的锥形形状。另外，能确认在第1开口部11p的侧壁没有产生如图10所示的切口部28。
此外，作为对无机绝缘层11与电介质层17分开进行图案化的方法，除了上述方法以外，还可以考虑以有机绝缘层12为掩模进行无机绝缘层11的图案化。但是，在非显示区域中没有形成有机绝缘层12的情况下，在端子部形成区域中不存在有机绝缘层12。因此，在以有机绝缘层12为掩模的图案化中，无法在端子部形成区域中将第4开口部11q形成于无机绝缘层11(非显示区域的无机绝缘层11被全部除去)。另外，在进行以有机绝缘层12为掩模的图案化工序的情况下，有机绝缘层12的锥形形状在形成有机绝缘层12时被原样维持。而另一方面，在本实施方式中，使用在有机绝缘层12上形成的抗蚀剂掩模21来进行无机绝缘层11的图案化，因此在端子部形成区域中也能形成第4开口部11q，即也能用与像素接触孔CH1共同的工艺形成端子部接触孔CH2。另外，通过使有机绝缘层12的侧面的倾斜角度在中途不连续地变化，能控制有机绝缘层12的锥形形状。因而，能进一步提高像素电极19的覆盖性。
＜关于TFT结构＞
本实施方式的有源矩阵基板所使用的像素用TFT的结构不限于图1所示的结构。图1所示的TFT101具有源极电极和漏极电极与半导体层的上表面接触的顶部接触结构，但也可以具有源极电极和漏极电极与半导体层的下表面接触的底部接触结构。
另外，本实施方式的TFT既可以具有沟道蚀刻结构，也可以具有蚀刻阻挡结构。在沟道蚀刻型的TFT中，如图1所示，在沟道区域上没有形成蚀刻阻挡层，源极电极和漏极电极的沟道侧的端部下表面配置成与氧化物半导体层的上表面接触。沟道蚀刻型的TFT例如是通过在氧化物半导体层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。在源极/漏极分离工序中，有时沟道区域的表面部分会被蚀刻。
在蚀刻阻挡型的TFT中，在沟道区域上形成有蚀刻阻挡层。源极电极和漏极电极的沟道侧的端部下表面例如位于蚀刻阻挡层上。蚀刻阻挡型的TFT例如是通过在形成将氧化物半导体层的成为沟道区域的部分覆盖的蚀刻阻挡层后，在氧化物半导体层和蚀刻阻挡层上形成源极/漏极电极用的导电膜并进行源极/漏极分离而形成的。
图1所示的TFT101是在氧化物半导体层7与基板1之间配置有栅极电极3的底栅结构TFT，但也可以是在氧化物半导体层7的与基板1相反的一侧配置有栅极电极3的顶栅结构TFT。
＜关于氧化物半导体＞
氧化物半导体层7所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直取向的结晶质氧化物半导体等。
氧化物半导体层7也可以具有2层以上的层叠结构。在氧化物半导体层7具有层叠结构的情况下，氧化物半导体层7也可以包含非晶质氧化物半导体层和结晶质氧化物半导体层。或者也可以包含结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包含多个非晶质氧化物半导体层。在氧化物半导体层7具有包含上层和下层的2层结构的情况下，优选上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等已记载于例如特开2014-007399号公报中。为了参照，将特开2014-007399号公报的全部公开内容引用到本说明书中。
氧化物半导体层7例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层7例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。其中，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组分比)没有特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层7可由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选是c轴与层面大致垂直取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构已公开于例如上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参照，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容引用到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(比a-SiTFT超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合用作驱动TFT(例如在包含多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路所包含的TFT)和像素用TFT(设置于像素的TFT)。
氧化物半导体层7也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层7也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
(第2实施方式)
以下，一边参照附图，一边说明第2实施方式的有源矩阵基板。本实施方式的有源矩阵基板与第1实施方式的不同之处在于，在像素接触部中，第1开口部11p的侧面的至少一部分比第2开口部12p的侧面更后退。以下，主要说明与第1实施方式的有源矩阵基板100的不同之处，省略与有源矩阵基板100同样的构成的说明。
图5的(a)是表示本实施方式的有源矩阵基板200的1个像素区域的一部分的示意性俯视图。图5的(b)是表示有源矩阵基板200的像素接触部202的一例的示意性截面图，表示出沿着图5的(a)的I-I’线的截面结构。
本实施方式的氧化物半导体TFT201与参照图1的(c)在前面描述的氧化物半导体TFT101的结构相同，因此省略图示和说明。
在本实施方式的像素接触部202中，如图5的(b)所示，在层间绝缘层13和电介质层17形成有像素接触孔CH1。像素电极19配置于电介质层17上和像素接触孔CH1内，在像素接触孔CH1内与漏极电极连接部9a直接接触。
像素接触孔CH1包括无机绝缘层11的第1开口部11p、有机绝缘层12的第2开口部12p以及电介质层17的第3开口部17p。有机绝缘层12覆盖第1开口部11p的整个侧面，电介质层17覆盖有机绝缘层12的整个侧面。电介质层17的端部与漏极电极连接部9a接触。
在从基板1的法线方向观看像素接触部202时，如图5的(a)所示，第2开口部12p位于第1开口部11p的内侧，第3开口部17p位于第2开口部12p的内侧。
在本实施方式的像素接触部202中，无机绝缘层11与电介质层17被分开进行图案化，因此不会在无机绝缘层11产生切口部28(图10)。另外，第1开口部11p的侧面被有机绝缘层12和电介质层17这两者覆盖，因此，即使在第1开口部11p的侧面产生一些凹凸，也会通过这些层而实现平坦化，不会影响像素接触孔CH1的形状。因而，能抑制在像素接触孔CH1的侧壁上产生像素电极19的断裂，能提高像素电极19的覆盖范围。
优选电介质层17覆盖有机绝缘层12的整个侧面。由此，能抑制在蚀刻电介质层17时有机绝缘层12的表层部被局部地蚀刻，因此能在像素接触孔CH1的侧壁形成台阶较少的锥形形状。
像素接触孔CH1的结构不限于图5的(a)和(b)所示的结构。在本实施方式的像素接触部202中，优选第1开口部11p的整个侧面被有机绝缘层12覆盖，但只要第1开口部11p的侧面的至少一部分被有机绝缘层12覆盖即可。换句话说，从基板1的法线方向观看时，只要仅第2开口部12p的一部分位于第1开口部11p的内部，就能得到一定的效果。例如也可以是，从基板1的法线方向观看时，第2开口部12p与第1开口部11p交叉。
图5的(c)和图5的(d)分别是表示像素接触部202的像素接触孔CH1的变形例的示意性俯视图。在此，将第1开口部11p、第2开口部12p以及第3开口部17p设为矩形。例如可以如图5的(c)所示，从基板1的法线方向观看时，第2开口部12p配置成横穿第1开口部11p。或者也可以如图5的(d)所示，从基板1的法线方向观看时，第2开口部12p的周缘配置成仅横穿第1开口部11p的周缘的1边。在这种情况下，第1开口部11p的侧面的一部分被有机绝缘层12覆盖，第1开口部11p的侧面中的未被有机绝缘层12覆盖的部分被电介质层17覆盖。
＜有源矩阵基板200的制造方法＞
以下，一边参照附图，一边说明有源矩阵基板200的制造方法的一例。
图6的(a)～(f)是分别表示有源矩阵基板200的像素接触部和端子部的制造方法的一例的工序截面图。在这些图中，示出像素接触部形成区域和端子部形成区域，对与有源矩阵基板100同样的构成要素附上相同的附图标记。在以下的说明中，主要说明与有源矩阵基板100的制造方法的不同之处。有源矩阵基板200的各层的形成方法、材料以及厚度与有源矩阵基板100相同，因此省略说明。
首先，如图6的(a)所示，在基板1上形成包含栅极总线G的栅极金属层、栅极绝缘层5、包含漏极电极连接部9a和源极连接部8t的源极金属层、以及无机绝缘层11。这些层的形成工序与参照图2的(a)在前面描述的工序相同。
接下来，在无机绝缘层11上形成抗蚀剂掩模(未图示)，进行无机绝缘层11的图案化。由此，如图6的(b)所示，在像素接触部形成区域中，形成将漏极电极连接部9a的一部分露出的第1开口部11p。在端子部形成区域中形成将源极连接部8t的一部分露出的第4开口部11q。图案化所使用的蚀刻气体和蚀刻条件也可以与参照图2的(c)在前面描述的蚀刻气体和蚀刻条件相同。
接下来，如图6的(c)所示，在无机绝缘层11上、第1开口部11p内以及第4开口部11q内形成有机绝缘层12，通过光刻工序进行有机绝缘层12的图案化。由此，在有机绝缘层12形成将漏极电极连接部9a的一部分露出的第2开口部12p。在该例中，第2开口部12p配置于第1开口部11p的内侧。因而，在像素接触部形成区域中，第1开口部11p的上表面和侧面(端面)被有机绝缘层12覆盖。有机绝缘层12中的位于端子部形成区域的部分被除去。此外，如参照图5的(c)和(d)所说明的，第1开口部11p的侧面的一部分和上表面的一部分也可以通过第2开口部12p露出。
接下来，如图6的(d)所示，在有机绝缘层12上形成共用电极15。之后，如图6的(e)所示，以覆盖共用电极15的方式形成电介质层17，进行电介质层17的蚀刻。由此，在像素接触部形成区域中，形成将漏极电极连接部9a的一部分露出的第3开口部17p，并且在端子部形成区域中，形成将源极连接部8t的一部分露出的第5开口部17q。这样，在像素接触部形成区域中形成像素接触孔CH1，在端子部形成区域中形成端子部接触孔CH2。在该例中，电介质层17以覆盖第2开口部12p和第1开口部11p的整个侧壁的方式配置。
接下来，如图6的(f)所示，在电介质层17上、像素接触孔CH1内以及端子部接触孔CH2内形成第2透明导电膜，并对其进行图案化。由此，得到在像素接触孔CH1内与漏极电极连接部9a接触的像素电极19、以及在端子部接触孔CH2内与源极连接部8t接触的上部连接部19t。这样，制造有源矩阵基板200。
根据上述方法，对电介质层17与无机绝缘层11分开进行图案化，因此能缩短氮化硅层11B暴露在蚀刻气体中的时间。因而，能抑制在氮化硅层11B产生参照图10在前面描述的切口部28。另外，在无机绝缘层11的图案化后形成有机绝缘层12，因此能将在第1开口部11p的侧面产生的凹凸平坦化。因而，能在像素接触部中抑制像素电极19的覆盖范围的减小。
(第3实施方式)
以下，一边参照附图，一边说明第3实施方式的有源矩阵基板。本实施方式的有源矩阵基板具备形成于同一基板上的氧化物半导体TFT和结晶质硅TFT。
有源矩阵基板按每一像素具备TFT(像素用TFT)。作为像素用TFT，例如使用以In-Ga-Zn-O系的半导体膜为活性层的氧化物半导体TFT。
有时也将像素用TFT与周边驱动电路的一部分或全部一体地形成于同一基板上。这种有源矩阵基板被称为单片驱动器的有源矩阵基板。在单片驱动器的有源矩阵基板中，周边驱动电路设置于包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用以多晶硅膜为活性层的结晶质硅TFT。若这样使用氧化物半导体TFT作为像素用TFT，使用结晶质硅TFT作为电路用TFT，则能在显示区域中降低消耗电力，而且能缩小边框区域。
作为像素用TFT和像素接触部，能应用参照图1和图5在前面描述的TFT101、201、像素接触部102、202。关于这一点将后述。
接着，使用附图说明本实施方式的有源矩阵基板的更具体的构成。
图7是表示本实施方式的有源矩阵基板700的平面结构的一例的示意性俯视图，图8是表示有源矩阵基板700的结晶质硅TFT(以下称为“第1薄膜晶体管”。)710A和氧化物半导体TFT(以下称为“第2薄膜晶体管”。)710B的截面结构的截面图。此外，像素接触部703具有图1或图5所示的结构，但在附图中省略了详细的结构。
如图7所示，有源矩阵基板700具有包含多个像素的显示区域702和显示区域702以外的区域(非显示区域)。非显示区域包含设置驱动电路的驱动电路形成区域701。在驱动电路形成区域701中设置有例如栅极驱动电路740、检查电路770等。在显示区域702中形成有在行方向上延伸的多个栅极总线(未图示)和在列方向上延伸的多个源极总线S。虽未图示，但各像素例如由栅极总线和源极总线S来规定。栅极总线分别连接到栅极驱动电路的各端子。源极总线S分别连接到安装于有源矩阵基板700的驱动器IC750的各端子。
如图8所示，在有源矩阵基板700中，在显示区域702的各像素形成有第2薄膜晶体管710B作为像素用TFT，在驱动电路形成区域701形成有第1薄膜晶体管710A作为电路用TFT。
有源矩阵基板700具备：基板711；基底膜712，其形成于基板711的表面；第1薄膜晶体管710A，其形成于基底膜712上；以及第2薄膜晶体管710B，其形成于基底膜712上。第1薄膜晶体管710A是具有主要包含结晶质硅的活性区域的结晶质硅TFT。第2薄膜晶体管710B是具有主要包含氧化物半导体的活性区域的氧化物半导体TFT。第1薄膜晶体管710A和第2薄膜晶体管710B被一体地制作于基板711。在此所说的“活性区域”是指形成成为TFT的活性层的半导体层中的沟道的区域。
第1薄膜晶体管710A具有：结晶质硅半导体层(例如低温多晶硅层)713，其形成于基底膜712上；第1绝缘层714，其覆盖结晶质硅半导体层713；以及栅极电极715A，其设置在第1绝缘层714上。第1绝缘层714中的位于结晶质硅半导体层713与栅极电极715A之间的部分作为第1薄膜晶体管710A的栅极绝缘膜发挥功能。结晶质硅半导体层713具有：区域(活性区域)713c，其形成沟道；以及源极区域713s和漏极区域713d，其分别位于活性区域的两侧。在该例中，结晶质硅半导体层713中的、隔着第1绝缘层714与栅极电极715A重叠的部分成为活性区域713c。第1薄膜晶体管710A还具有分别连接到源极区域713s和漏极区域713d的源极电极718sA和漏极电极718dA。源极电极718sA和漏极电极718dA也可以设置于将栅极电极715A和结晶质硅半导体层713覆盖的层间绝缘膜(在此为第2绝缘层716)上，在形成于层间绝缘膜的接触孔内与结晶质硅半导体层713连接。
第2薄膜晶体管710B具有：栅极电极715B，其设置于基底膜712上；第2绝缘层716，其覆盖栅极电极715B；以及氧化物半导体层717，其配置于第2绝缘层716上。如图所示，作为第1薄膜晶体管710A的栅极绝缘膜的第1绝缘层714也可以延伸到要形成第2薄膜晶体管710B的区域。在该情况下，氧化物半导体层717也可以形成于第1绝缘层714上。第2绝缘层716中的位于栅极电极715B与氧化物半导体层717之间的部分作为第2薄膜晶体管710B的栅极绝缘膜发挥功能。氧化物半导体层717具有：区域(活性区域)717c，其形成沟道；以及源极接触区域717s和漏极接触区域717d，其分别位于活性区域的两侧。在该例中，氧化物半导体层717中的、隔着第2绝缘层716与栅极电极715B重叠的部分成为活性区域717c。另外，第2薄膜晶体管710B还具有分别连接到源极接触区域717s和漏极接触区域717d的源极电极718sB和漏极电极718dB。此外，也能是在基板711上不设置基底膜712的构成。
薄膜晶体管710A、710B被钝化膜719和平坦化膜720覆盖。作为钝化膜719，与上述的实施方式同样地，使用以氧化硅层为下层并以氮化硅层为上层的层叠膜。在作为像素用TFT发挥功能的第2薄膜晶体管710B中，栅极电极715B连接到栅极总线(未图示)，源极电极718sB连接到源极总线(未图示)，漏极电极718dB连接到像素电极723。经由源极总线对源极电极718sB提供视频信号，基于来自栅极总线的栅极信号对像素电极723写入所需的电荷。
在平坦化膜720上形成有透明导电层721作为公共电极，在透明导电层(公共电极)721与像素电极723之间形成有第3绝缘层722。在该情况下，也可以在像素电极723设置狭缝状的开口。
在该例中，漏极电极718dB在形成于钝化膜719、平坦化膜720以及第3绝缘层722的开口部(像素接触孔)内与对应的像素电极723连接。虽未图示，但在像素接触孔的侧壁中，也可以在平坦化膜720的侧面形成有交界120(参照图1的(b))。或者，钝化膜719的侧面的至少一部分也可以被平坦化膜720覆盖(参照图5的(b))。
有源矩阵基板700例如能应用于FFS(FringeFieldSwitching：边缘场开关)模式的显示装置。FFS模式是在其中一个基板上设置一对电极并在与基板面平行的方向(横向)上对液晶分子施加电场的横向电场方式的模式。在该例中，生成用从像素电极723出来并经过液晶层(未图示)进而经过像素电极723的狭缝状的开口后到达公共电极721的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加于液晶层。在横向电场方式中，液晶分子不会从基板立起，因此与纵向电场方式相比具有能实现更宽视角的优点。
作为本实施方式的第2薄膜晶体管710B，能使用参照图1和图5在前面描述的实施方式的TFT101、201。在应用图1的TFT101的情况下，可以使TFT101的栅极电极3、栅极绝缘层5、氧化物半导体层7、源极电极8以及漏极电极9分别与图8所示的栅极电极715B、第2绝缘层(栅极绝缘层)716、氧化物半导体层717、源极电极718sB和漏极电极718dB对应。另外，也可以使图1所示的无机绝缘层11、有机绝缘层12、共用电极15、电介质层17以及像素电极19分别与钝化膜719、平坦化膜720、透明导电层721、第3绝缘层722以及像素电极723对应。
而且，作为构成图7所示的检查电路770的TFT(检查用TFT)，还可以使用作为氧化物半导体TFT的薄膜晶体管710B。
此外，虽未图示，但检查TFT和检查电路例如也可以形成于图7所示的安装驱动器IC750的区域。在该情况下，检查用TFT配置于驱动器IC750与基板711之间。
在图示的例子中，第1薄膜晶体管710A具有在栅极电极715A与基板711(基底膜712)之间配置有结晶质硅半导体层713的顶栅结构。另一方面，第2薄膜晶体管710B具有在氧化物半导体层717与基板711(基底膜712)之间配置有栅极电极715B的底栅结构。通过采用这种结构，从而在同一基板711上一体地形成2种薄膜晶体管710A、710B时，能更有效地抑制制造工序数和制造成本的增加。
第1薄膜晶体管710A和第2薄膜晶体管710B的TFT结构不限于上述内容。例如，这些薄膜晶体管710A、710B也可以具有相同的TFT结构。或者也可以是，第1薄膜晶体管710A具有底栅结构，第2薄膜晶体管710B具有顶栅结构。另外，在底栅结构的情况下，既可以如薄膜晶体管710B所示是沟道蚀刻型，也可以是蚀刻阻挡型。另外，也可以是源极电极和漏极电极位于半导体层的下方的底部接触型。
作为第2薄膜晶体管710B的栅极绝缘膜的第2绝缘层716也可以延伸设置到形成第1薄膜晶体管710A的区域，作为将第1薄膜晶体管710A的栅极电极715A和结晶质硅半导体层713覆盖的层间绝缘膜而发挥功能。在这样将第1薄膜晶体管710A的层间绝缘膜和第2薄膜晶体管710B的栅极绝缘膜形成于同一层(第2绝缘层)716内的情况下，第2绝缘层716也可以具有层叠结构。例如，第2绝缘层716也可以具有包含能供应氢的供氢性的层(例如氮化硅层)和配置于供氢性的层上的、能供给氧的供氧性的层(例如氧化硅层)的层叠结构。
第1薄膜晶体管710A的栅极电极715A与第2薄膜晶体管710B的栅极电极715B也可以形成于同一层内。另外，第1薄膜晶体管710A的源极电极718sA及漏极电极718dA与第2薄膜晶体管710B的源极电极718sB及漏极电极718dB也可以形成于同一层内。“形成于同一层内”是指使用同一膜(导电膜)形成。由此，能抑制制造工序数和制造成本的增加。
上述的第1～第3实施方式适合应用于使用了氧化物半导体TFT的有源矩阵基板。有源矩阵基板可用于液晶显示装置、有机EL显示装置、无机EL显示装置等各种显示装置以及具备显示装置的电子设备等。特别是适合用于FFS模式等横向电场驱动方式的显示装置。此外，例如还能应用于VA模式等纵向电场驱动方式的显示装置。在该情况下，可以是使共用电极作为辅助电容电极发挥功能，由共用电极、像素电极以及电介质层在像素内形成透明的辅助电容。
工业上的可利用性
本发明的实施方式能广泛地应用于具有氧化物半导体TFT的各种有源矩阵基板。例如还能应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置、MEMS显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
附图标记说明
1：基板
3：栅极电极
5：栅极绝缘层
7：氧化物半导体层
8：源极电极
8t：源极连接部
9：漏极电极
9a：漏极电极连接部
11：无机绝缘层
11A：氧化硅层
11B：氮化硅层
11p：第1开口部
11q：第4开口部
12：有机绝缘层
12p：第2开口部
13：层间绝缘层
15：共用电极
17：电介质层
17p：第3开口部
17q：第5开口部
19：像素电极
19t：上部连接部
21：抗蚀剂掩模
28：切口部
100、200、700：有源矩阵基板
101、201：薄膜晶体管
102、202、703：像素接触部
120：交界
121：第1部分
122：第2部分
CH1：像素接触孔
CH2：端子部接触孔。

Claims (13)

1.一种有源矩阵基板，具备多个像素区域，上述有源矩阵基板的特征在于，
上述多个像素区域各自具备：
基板；
薄膜晶体管，其支撑于上述基板，具有氧化物半导体层作为活性层；
无机绝缘层，其以覆盖上述薄膜晶体管的方式形成；
有机绝缘层，其形成于上述无机绝缘层上；
共用电极，其配置于上述有机绝缘层上；
像素电极，其隔着电介质层配置于上述共用电极上；以及
像素接触部，其将上述像素电极与上述薄膜晶体管的漏极电极电连接，
上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅，
上述电介质层主要包含氮化硅，
上述像素电极在设置于上述无机绝缘层、上述有机绝缘层以及上述电介质层的像素接触孔内与上述漏极电极接触，
上述像素接触孔包括分别形成于上述无机绝缘层、上述有机绝缘层以及上述电介质层的第1开口部、第2开口部以及第3开口部，
上述第1开口部的侧面与上述第2开口部的侧面对齐，
上述第2开口部的上述侧面包含：第1部分，其相对于上述基板按第1角度倾斜；第2部分，其位于上述第1部分的上方，相对于上述基板按比上述第1角度大的第2角度倾斜；以及交界，其位于上述第1部分与上述第2部分之间，相对于上述基板的倾斜角度不连续地变化。
2.根据权利要求1所述的有源矩阵基板，
从基板1的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部。
3.根据权利要求1或2所述的有源矩阵基板，
在上述交界处，上述第1部分与上述第2部分所成的角度是120°以上170°以下。
4.一种有源矩阵基板，具备多个像素区域，上述有源矩阵基板的特征在于，
上述多个像素区域各自具备：
薄膜晶体管，其支撑于上述基板，具有氧化物半导体层作为活性层；
无机绝缘层，其以覆盖上述薄膜晶体管的方式形成；
有机绝缘层，其形成于上述无机绝缘层上；
共用电极，其配置于上述有机绝缘层上；
像素电极，其隔着电介质层配置于上述共用电极上；以及
像素接触部，其将上述像素电极与上述薄膜晶体管的漏极电极电连接，
上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅，
上述电介质层主要包含氮化硅，
上述像素电极在设置于上述无机绝缘层、上述有机绝缘层以及上述电介质层的像素接触孔内与上述漏极电极接触，
上述像素接触孔包括分别形成于上述无机绝缘层、上述有机绝缘层以及上述电介质层的第1开口部、第2开口部以及第3开口部，
上述第1开口部的侧面的至少一部分被上述有机绝缘层覆盖，
从上述基板的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部。
5.根据权利要求4所述的有源矩阵基板，
从上述基板的法线方向观看时，上述第2开口部位于上述第1开口部的内部。
6.根据权利要求4所述的有源矩阵基板，
从上述基板的法线方向观看时，仅上述第2开口部的一部分位于上述第1开口部的内部。
7.根据权利要求1至6中的任意一项所述的有源矩阵基板，
还具备端子部，
上述端子部具备：
源极连接部，其配置于上述栅极绝缘层上；
上述无机绝缘层，其延伸设置于上述源极连接部上；
上述电介质层，其延伸设置于上述无机绝缘层上，与上述无机绝缘层的上表面接触；以及
上部连接部，其配置于上述电介质层上，
上述上部连接部在形成于上述无机绝缘层和上述电介质层的端子部接触孔内与上述源极连接部接触，
上述端子部接触孔包括分别形成于上述无机绝缘层和上述电介质层的第4开口部和第5开口部，
从基板1的法线方向观看时，上述第5开口部位于上述第4开口部的内部，上述第4开口部的侧面被上述电介质层覆盖。
8.根据权利要求1至7中的任意一项所述的有源矩阵基板，
上述薄膜晶体管具有沟道蚀刻结构。
9.根据权利要求1至8中的任意一项所述的有源矩阵基板，
上述薄膜晶体管的上述氧化物半导体层包含In-Ga-Zn-O系半导体。
10.根据权利要求9所述的有源矩阵基板，
上述氧化物半导体层包含结晶质部分。
11.根据权利要求1至10中的任意一项所述的有源矩阵基板，
上述氧化物半导体层具有层叠结构。
12.一种有源矩阵基板的制造方法，其特征在于，包含如下工序：
(a)在基板上形成以氧化物半导体层为活性层的薄膜晶体管；
(b)以覆盖上述薄膜晶体管的方式形成无机绝缘层，其中，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅；
(c)在上述无机绝缘层上形成具有将上述无机绝缘层的一部分露出的第2开口部的有机绝缘层；
(d)在上述有机绝缘层的上表面上和上述第2开口部的侧面的一部分上形成抗蚀剂掩模，其中，上述抗蚀剂掩模的端部位于上述第2开口部的上述侧面上，上述有机绝缘层的一部分从上述抗蚀剂掩模露出；
(e)使用上述抗蚀剂掩模进行上述无机绝缘层的图案化，由此在上述无机绝缘层形成将上述漏极电极的一部分露出的第1开口部，并且上述有机绝缘层中的从上述抗蚀剂掩模露出的部分的表层也被蚀刻；
(f)在上述有机绝缘层上形成共用电极；
(g)形成配置于上述有机绝缘层上、上述第2开口部内以及上述第1开口部内且具有将上述漏极电极的一部分露出的开口部的电介质层，其中，上述电介质层主要包含氮化硅；以及
(h)在上述电介质层上和上述像素接触孔内形成在上述像素接触孔内与上述漏极电极接触的像素电极。
13.一种有源矩阵基板的制造方法，是制造权利要求4至11中的任意一项所述的有源矩阵基板的方法，上述有源矩阵基板的制造方法的特征在于，包含如下工序：
(a)在基板上形成以氧化物半导体层为活性层的薄膜晶体管；
(b)以覆盖上述薄膜晶体管的方式形成无机绝缘层，其中，上述无机绝缘层具有包含氧化硅层和氮化硅层的层叠结构，上述氧化硅层主要包含氧化硅，上述氮化硅层配置于上述氧化硅层上，主要包含氮化硅；
(c)在上述无机绝缘层形成将上述薄膜晶体管的漏极电极的一部分露出的第1开口部；
(d)形成有机绝缘层，上述有机绝缘层以覆盖上述第1开口部的侧面的至少一部分的方式配置于上述无机绝缘层上和上述第1开口部内，且具有将上述漏极电极的一部分露出的第2开口部；
(e)在上述有机绝缘层上形成共用电极；
(f)形成配置于上述有机绝缘层上、上述第2开口部内以及上述第1开口部内且具有将上述漏极电极的一部分露出的开口部的电介质层，其中，上述电介质层主要包含氮化硅，从上述基板的法线方向观看时，上述第3开口部位于上述第1开口部和上述第2开口部的内部；以及
(g)在上述电介质层上和包括上述第1开口部、上述第2开口部及上述第3开口部的像素接触孔内，形成在上述像素接触孔内与上述漏极电极接触的像素电极。
CN201780059470.7A 2016-09-27 2017-09-19 有源矩阵基板及其制造方法 Pending CN109791892A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016187779 2016-09-27
JP2016-187779 2016-09-27
PCT/JP2017/033633 WO2018061851A1 (ja) 2016-09-27 2017-09-19 アクティブマトリクス基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN109791892A true CN109791892A (zh) 2019-05-21

Family

ID=61759561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780059470.7A Pending CN109791892A (zh) 2016-09-27 2017-09-19 有源矩阵基板及其制造方法

Country Status (3)

Country Link
US (1) US20210294138A1 (zh)
CN (1) CN109791892A (zh)
WO (1) WO2018061851A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497321A (zh) * 2020-03-19 2021-10-12 株式会社东芝 隔离器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102606487B1 (ko) * 2018-02-01 2023-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板
US20130023086A1 (en) * 2009-12-21 2013-01-24 Sharp Kabushiki Kaisha Active matrix substrate, display panel provided with same, and method for manufacturing active matrix substrate
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法
CN103946742A (zh) * 2011-11-18 2014-07-23 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN104662470A (zh) * 2012-09-21 2015-05-27 夏普株式会社 液晶显示器
CN105261653A (zh) * 2014-07-14 2016-01-20 株式会社日本显示器 显示装置
US20160190182A1 (en) * 2014-02-25 2016-06-30 Innolux Corporation Display Panel and Display Device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003215615A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置及びその製造方法
TWI671911B (zh) * 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN105452949B (zh) * 2013-08-07 2019-02-19 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
JP2015114374A (ja) * 2013-12-09 2015-06-22 株式会社ジャパンディスプレイ 液晶表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023086A1 (en) * 2009-12-21 2013-01-24 Sharp Kabushiki Kaisha Active matrix substrate, display panel provided with same, and method for manufacturing active matrix substrate
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法
US20130271690A1 (en) * 2010-12-27 2013-10-17 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
CN103946742A (zh) * 2011-11-18 2014-07-23 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
CN104662470A (zh) * 2012-09-21 2015-05-27 夏普株式会社 液晶显示器
US20160190182A1 (en) * 2014-02-25 2016-06-30 Innolux Corporation Display Panel and Display Device
CN105261653A (zh) * 2014-07-14 2016-01-20 株式会社日本显示器 显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497321A (zh) * 2020-03-19 2021-10-12 株式会社东芝 隔离器
CN113497321B (zh) * 2020-03-19 2022-06-24 株式会社东芝 隔离器

Also Published As

Publication number Publication date
WO2018061851A1 (ja) 2018-04-05
US20210294138A1 (en) 2021-09-23

Similar Documents

Publication Publication Date Title
CN104685635B (zh) 半导体装置
CN103081079B (zh) 半导体装置及其制造方法
CN104170069B (zh) 半导体器件及其制造方法
CN104508808B (zh) 半导体装置及其制造方法
US10340392B2 (en) Semiconductor device including mark portion and production method for same
TWI538210B (zh) 半導體裝置及其製造方法
CN107636841A (zh) 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN108140675A (zh) 半导体装置及其制造方法
JP6618628B2 (ja) 半導体装置およびその製造方法
CN102822734B (zh) 电子基板的制造方法、液晶显示装置的制造方法、电子基板以及液晶显示装置
CN104620389B (zh) 半导体装置及其制造方法
CN104285286A (zh) 半导体装置及其制造方法
US11302718B2 (en) Active matrix substrate and production method therefor
CN110246900B (zh) 半导体装置及其制造方法
CN107004718A (zh) 半导体装置及其制造方法
CN107851669A (zh) 半导体装置及其制造方法
CN107851668A (zh) 半导体装置及其制造方法
CN109661729A (zh) 有源矩阵基板及其制造方法
CN108496244A (zh) 半导体装置及其制造方法
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2019518322A (ja) 薄膜トランジスタアレイパネル
CN110383493A (zh) 有源矩阵基板及其制造方法
CN109791892A (zh) 有源矩阵基板及其制造方法
CN104247031B (zh) 半导体装置及其制造方法
CN109698205A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521