CN105428309A - Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 - Google Patents

Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 Download PDF

Info

Publication number
CN105428309A
CN105428309A CN201510940285.1A CN201510940285A CN105428309A CN 105428309 A CN105428309 A CN 105428309A CN 201510940285 A CN201510940285 A CN 201510940285A CN 105428309 A CN105428309 A CN 105428309A
Authority
CN
China
Prior art keywords
wafer
tsv
hole
barrier layer
blind hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510940285.1A
Other languages
English (en)
Other versions
CN105428309B (zh
Inventor
冯光建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510940285.1A priority Critical patent/CN105428309B/zh
Publication of CN105428309A publication Critical patent/CN105428309A/zh
Application granted granted Critical
Publication of CN105428309B publication Critical patent/CN105428309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种TSV通孔的制作工艺方法，包括下述步骤：提供一晶圆，在晶圆表面沉积阻挡层；在晶圆表面进行光刻和刻蚀工艺，对阻挡层移除部分不做TSV的区域，使TSV区域处形成阻挡层凸点；通过光刻和刻蚀工艺，使得晶圆表面形成有RDL线槽的形貌；在晶圆表面沉积绝缘层；在晶圆表面绝缘层上制作金属层，在RDL线槽中形成金属RDL；在晶圆表面金属层上面沉积保护层；对晶圆表面进行CMP研磨，去除阻挡层凸点上方的保护层、金属层和绝缘层；对晶圆表面TSV区域剩余的阻挡层凸点材料进行移除，露出晶圆材质；对晶圆表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔；对晶圆背面进行减薄工艺，使得盲孔底部打开，形成TSV通孔。

Description

TSV通孔的制作工艺方法及多种孔深的盲孔或TSV通孔的制作工艺方法
技术领域
本发明涉及半导体技术领域，尤其是一种TSV通孔的制作工艺方法。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的转接板封装方式以其短距离互连，高密度集成以及低成本的关键技术优势，逐渐引领了封装技术发展的趋势。
TSV转接板技术主要工艺是在转接板的正面开TSV，再布线和植球。有的技术则直接利用TSV做通道，可以作为MEMS或者微流控器件的物质传输通道。并且在光通信领域，该大孔的TSV通道则可以实现从晶圆背面***光纤，从而把光信号引入到晶圆正面的功能。转接板通孔的直径很大，孔侧壁几乎垂直，后续的光刻涂胶会发生侧壁光刻胶脱落，孔深对孔底部曝光显影等不能保证效果，孔深对最后的去胶清洗等工艺也较为不利。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种TSV通孔的制作工艺方法，以及一种相关的多种孔深的盲孔或TSV通孔的制作工艺方法，先在晶圆硅表面沉积阻挡层，用阻挡层先预留出通孔位置台阶的方法，优先制作出RDL线槽和焊垫槽，然后通过CMP工艺对晶圆表面进行研磨，露出台阶，且金属RDL和金属焊垫表面有保护层覆盖，后续直接通过刻蚀工艺移除台阶物质，露出晶圆材质，通过干法刻蚀工艺做出盲孔或TSV通孔，在制作盲孔和TSV通孔时不用涂胶和光刻工艺，保证了工艺的稳定性。本发明采用的技术方案是：
一种TSV通孔的制作工艺方法，包括下述步骤：
步骤S1，提供一晶圆，在晶圆表面沉积阻挡层；
步骤S2，在晶圆表面进行光刻和刻蚀工艺，对阻挡层移除部分不做TSV的区域，使TSV区域处形成阻挡层凸点；
步骤S3，通过光刻和刻蚀工艺，使得晶圆表面形成有RDL线槽的形貌；
步骤S4，然后在晶圆表面沉积绝缘层；
步骤S5，在晶圆表面绝缘层上制作金属层，在RDL线槽中形成金属RDL；
步骤S6，在晶圆表面金属层上面沉积保护层；
步骤S7，对晶圆表面进行CMP研磨，去除阻挡层凸点上方的保护层、金属层和绝缘层；
步骤S8，对晶圆表面TSV区域剩余的阻挡层凸点材料进行移除，露出晶圆材质；
步骤S9，对晶圆表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔；
步骤S10，对晶圆背面进行减薄工艺，使得盲孔底部打开，形成TSV通孔。
进一步地，阻挡层凸点的材料为氧化硅，氮化硅，光阻，高分子薄膜，或金属材料。
进一步地，步骤S3中，还同时在晶圆表面形成焊垫槽。
进一步地，步骤S4中，绝缘层材料是氧化硅，氮化硅，光阻，或高分子薄膜。
进一步地，步骤S6中，保护层材料是氧化硅，氮化硅，光阻，或高分子薄膜。
进一步地，步骤S8中，通过干法刻蚀或者湿法刻蚀工艺，对上一步CMP研磨后晶圆表面TSV区域的阻挡层凸点材料进行移除。
本发明还提出一种多种孔深的盲孔或TSV通孔的制作工艺方法，包括下述步骤：
步骤S1′，提供一晶圆，在晶圆表面沉积阻挡层；
步骤S2′，在晶圆表面进行光刻和刻蚀工艺，对阻挡层移除部分不做TSV的区域，使TSV区域处形成多个高低不同的阻挡层凸点；
步骤S3′，通过光刻和刻蚀工艺，使得晶圆表面形成有RDL线槽的形貌；
步骤S4′，然后在晶圆表面沉积绝缘层；
步骤S5′，在晶圆表面绝缘层上制作金属层，在RDL线槽中形成金属RDL；
步骤S6′，在晶圆表面金属层上面沉积保护层；
步骤S7′，先对最高的阻挡层凸点进行CMP研磨，去除其顶部的一层保护层，然后使用干法或湿法刻蚀的方法去除最高的阻挡层凸点上方的金属层和绝缘层，露出最高的阻挡层凸点；
步骤S8′,通过干法刻蚀或者湿法刻蚀工艺，对露出的最高的阻挡层凸点材料进行移除，露出晶圆材质；
步骤S9′，对晶圆表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔；在前一个盲孔形成后，用绝缘层材料将该盲孔保护住，再通过CMP进行下一个阻挡层凸点的处理；
然后依据上述步骤S7′～步骤S9′相同的方法，对次高至最低的阻挡层凸点逐一处理，然后对逐次露出晶圆材质的TSV区域通过多次干法刻蚀形成多种深度的盲孔；
步骤S901′,对晶圆表面进行CMP研磨至平整，去除保护层和金属层，保留绝缘层；
步骤S10′，对晶圆背面进行减薄工艺。
进一步地，步骤S10′中，晶圆背面减薄使得最深的一个盲孔打开成为TSV通孔，其余孔深的盲孔继续保持盲孔形状。
或：
步骤S10′中，晶圆背面减薄，使得所有的盲孔都继续保持盲孔形状。
本发明的优点在于：
1）先刻蚀出RDL线槽，再进行盲孔的刻蚀，避免了先刻蚀盲孔再做RDL时，盲孔底部光刻胶曝光困难以及光刻胶在孔侧壁挂不住的问题。
2）开盲孔之前都是用的CMP工艺，避免了光刻工艺中光刻胶等物质对孔底部和侧壁的污染问题以及孔里面光刻胶物质的残留问题。
附图说明
图1为本发明的工艺中晶圆示意图。
图2为本发明的工艺中沉积阻挡层示意图。
图3为本发明的工艺中制作阻挡层凸点示意图。
图4为本发明的工艺中制作RDL线槽和焊垫槽以及沉积绝缘层示意图。
图5为本发明的工艺中绝缘层上制作金属层示意图。
图6为本发明的工艺中沉积保护层示意图。
图7为本发明的工艺中晶圆表面CMP研磨示意图。
图8为本发明的工艺中移除阻挡层凸点剩余材料示意图。
图9为本发明的工艺中刻蚀盲孔示意图。
图10为本发明的工艺中晶圆背面减薄形成TSV通孔示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明提出的TSV通孔的制作工艺方法，包括下述步骤：
步骤S1，提供一晶圆1，如图1所示，在晶圆1表面沉积阻挡层2，如图2所示；
阻挡层2可以是氧化硅，氮化硅等无机材料，也可以是光阻，高分子薄膜等有机材料，也可以是铜锡钛等金属材料，或者是先沉积氧化硅做缓冲层再沉积铜锡钛等金属材料；该阻挡层2可以是一层，也可以是多层；该阻挡层2多层的沉积材料可以是不同种类的；
步骤S2，在晶圆1表面进行光刻和刻蚀工艺，对阻挡层2移除部分不做TSV的区域，使TSV区域处形成阻挡层凸点201；如图3所示；阻挡层凸点201对应晶圆1上的TSV区域；
此步骤中，先对晶圆1表面进行光刻工艺，使要做TSV的区域有光刻胶保护，然后通过干法或者湿法刻蚀晶圆表面，使阻挡层2表面未被保护的区域整体被移除；去除光刻胶，则TSV区域只剩下阻挡层凸点201；此处阻挡层凸点201高度在100nm～100um；
如果所制作的盲孔有多种孔深的需求，则此步骤中，形成多个高低不同的阻挡层凸点201；
步骤S3，通过光刻和刻蚀工艺，使得晶圆1表面形成有RDL线槽3和焊垫槽4的形貌；如图4所示；
焊垫槽4是此步骤中可选地，焊垫槽4可以上各种形状的，与RDL线槽3可以是连接的，也可以是分开的，焊垫槽4的深度在100nm～300um；
步骤S4，然后在晶圆1表面沉积绝缘层5；如图4所示；该绝缘层5材料可以是氧化硅，氮化硅等无机材料，也可以是光阻，高分子薄膜等有机材料；
步骤S5，在晶圆1表面绝缘层5上制作金属层6，在RDL线槽3中形成金属RDL，以及在可选的焊垫槽4中镀上金属；如图5所示；
此步骤首先在晶圆绝缘层5上面沉积金属种子层，然后电镀金属，在绝缘层5上形成金属层6，同时RDL线槽3中被镀上金属RDL，可选的焊垫槽4中也镀上金属；RDL是重布线层的意思；
步骤S6，在晶圆1表面金属层6上面沉积保护层7；如图6所示；
保护层7用来保护金属，该保护层可以是氧化硅，氮化硅等无机材料，也可以是光阻，高分子薄膜等有机材料；
步骤S7，对晶圆1表面进行CMP研磨，去除阻挡层凸点201上方的保护层7、金属层6和绝缘层5；保留晶圆1表面TSV区域以外部分的绝缘层5；
此步骤中，可以如图7所示，在晶圆1表面进行CMP研磨时，将阻挡层凸点201磨平，整个晶圆1表面被磨平后，阻挡层凸点201上方的保护层7、金属层6和绝缘层5自然已经被磨除；而晶圆1表面TSV区域以外部分的绝缘层5需保留，不能研磨去；
如果所制作的盲孔有多种孔深的需求，那么，需要先对最高的阻挡层凸点进行CMP研磨，去除其顶部的一层保护层7，然后使用干法或湿法刻蚀的方法去除最高的阻挡层凸点上方的金属层6和绝缘层5；此时，最高的阻挡层凸点对应的TSV区域以外的晶圆表面，还保留着绝缘层5、金属层6和保护层7；
步骤S8，对晶圆1表面TSV区域剩余的阻挡层凸点201材料进行移除，露出晶圆材质；
此步骤如图8所述，通过干法刻蚀或者湿法刻蚀工艺，对上一步CMP研磨后晶圆表面TSV区域的阻挡层凸点201材料进行移除，露出晶圆材质；
步骤S9，对晶圆1表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔101；如图9所示；
步骤S10，对晶圆1背面进行减薄工艺，使得盲孔101底部打开，形成TSV通孔102；
晶圆后续可以继续进行植球或者焊接等工艺完成工程需要。
下面对有多种孔深需求的盲孔或或TSV通孔制作工艺做进一步说明。
步骤S1′，提供一晶圆1，在晶圆1表面沉积阻挡层2；
步骤S2′，在晶圆1表面进行光刻和刻蚀工艺，对阻挡层2移除部分不做TSV的区域，使TSV区域处形成多个高低不同的阻挡层凸点201；
步骤S3′，通过光刻和刻蚀工艺，使得晶圆1表面形成有RDL线槽3的形貌；
步骤S4′，然后在晶圆1表面沉积绝缘层5；
步骤S5′，在晶圆1表面绝缘层5上制作金属层6，在RDL线槽3中形成金属RDL；
步骤S6′，在晶圆1表面金属层6上面沉积保护层7；
步骤S7′，先对最高的阻挡层凸点进行CMP研磨，去除其顶部的一层保护层7，然后使用干法或湿法刻蚀的方法去除最高的阻挡层凸点上方的金属层6和绝缘层5，露出最高的阻挡层凸点；
此时，最高的阻挡层凸点对应的TSV区域以外的晶圆表面，还保留着绝缘层5、金属层6和保护层7；
步骤S8′,通过干法刻蚀或者湿法刻蚀工艺，对露出的最高的阻挡层凸点材料进行移除，露出晶圆材质；
步骤S9′，对晶圆1表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔101；在前一个盲孔形成后，用绝缘层材料将该盲孔保护住，再通过CMP进行下一个阻挡层凸点的处理；
然后依据上述步骤S7′～步骤S9′相同的方法，对次高至最低的阻挡层凸点逐一处理，然后对逐次露出晶圆材质的TSV区域通过多次干法刻蚀形成多种深度的盲孔；
步骤S901′,对晶圆1表面进行CMP研磨至平整，去除保护层7和金属层6，保留绝缘层5；
步骤S10′，对晶圆1背面进行减薄工艺。减薄工艺可以使得最深的一个盲孔打开成为TSV通孔，其余孔深的盲孔继续保持盲孔形状；也可以是所有的盲孔都继续保持盲孔形状。

Claims (9)

1.一种TSV通孔的制作工艺方法，其特征在于，包括下述步骤：
步骤S1，提供一晶圆(1)，在晶圆(1)表面沉积阻挡层(2)；
步骤S2，在晶圆(1)表面进行光刻和刻蚀工艺，对阻挡层(2)移除部分不做TSV的区域，使TSV区域处形成阻挡层凸点(201)；
步骤S3，通过光刻和刻蚀工艺，使得晶圆(1)表面形成有RDL线槽(3)的形貌；
步骤S4，然后在晶圆(1)表面沉积绝缘层(5)；
步骤S5，在晶圆(1)表面绝缘层(5)上制作金属层(6)，在RDL线槽(3)中形成金属RDL；
步骤S6，在晶圆(1)表面金属层(6)上面沉积保护层(7)；
步骤S7，对晶圆(1)表面进行CMP研磨，去除阻挡层凸点(201)上方的保护层(7)、金属层(6)和绝缘层(5)；保留晶圆(1)表面TSV区域以外部分的绝缘层(5)；
步骤S8，对晶圆(1)表面TSV区域剩余的阻挡层凸点(201)材料进行移除，露出晶圆材质；
步骤S9，对晶圆(1)表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔(101)；
步骤S10，对晶圆(1)背面进行减薄工艺，使得盲孔(101)底部打开，形成TSV通孔(102)。
2.如权利要求1所述的TSV通孔的制作工艺方法，其特征在于：
阻挡层凸点(201)的材料为氧化硅，氮化硅，光阻，高分子薄膜，或金属材料。
3.如权利要求1所述的TSV通孔的制作工艺方法，其特征在于：
步骤S3中，还同时在晶圆(1)表面形成焊垫槽(4)。
4.如权利要求1所述的TSV通孔的制作工艺方法，其特征在于：
步骤S4中，绝缘层(5)材料是氧化硅，氮化硅，光阻，或高分子薄膜。
5.如权利要求1所述的TSV通孔的制作工艺方法，其特征在于：
步骤S6中，保护层(7)材料是氧化硅，氮化硅，光阻，或高分子薄膜。
6.如权利要求1所述的TSV通孔的制作工艺方法，其特征在于：
步骤S8中，通过干法刻蚀或者湿法刻蚀工艺，对上一步CMP研磨后晶圆表面TSV区域的阻挡层凸点(201)材料进行移除。
7.一种多种孔深的盲孔或TSV通孔的制作工艺方法，其特征在于，包括下述步骤：
步骤S1′，提供一晶圆(1)，在晶圆(1)表面沉积阻挡层(2)；
步骤S2′，在晶圆(1)表面进行光刻和刻蚀工艺，对阻挡层(2)移除部分不做TSV的区域，使TSV区域处形成多个高低不同的阻挡层凸点(201)；
步骤S3′，通过光刻和刻蚀工艺，使得晶圆(1)表面形成有RDL线槽(3)的形貌；
步骤S4′，然后在晶圆(1)表面沉积绝缘层(5)；
步骤S5′，在晶圆(1)表面绝缘层(5)上制作金属层(6)，在RDL线槽(3)中形成金属RDL；
步骤S6′，在晶圆(1)表面金属层(6)上面沉积保护层(7)；
步骤S7′，先对最高的阻挡层凸点进行CMP研磨，去除其顶部的一层保护层(7)，然后使用干法或湿法刻蚀的方法去除最高的阻挡层凸点上方的金属层(6)和绝缘层(5)，露出最高的阻挡层凸点；
步骤S8′,通过干法刻蚀或者湿法刻蚀工艺，对露出的最高的阻挡层凸点材料进行移除，露出晶圆材质；
步骤S9′，对晶圆(1)表面进行干法刻蚀工艺，使得露出晶圆材质的TSV区域被刻蚀形成盲孔(101)；在前一个盲孔形成后，用绝缘层材料将该盲孔保护住，再通过CMP进行下一个阻挡层凸点的处理；
然后依据上述步骤S7′～步骤S9′相同的方法，对次高至最低的阻挡层凸点逐一处理，然后对逐次露出晶圆材质的TSV区域通过多次干法刻蚀形成多种深度的盲孔；
步骤S901′,对晶圆(1)表面进行CMP研磨至平整，去除保护层(7)和金属层6，保留绝缘层(5)；
步骤S10′，对晶圆(1)背面进行减薄工艺。
8.如权利要求7所述的多种孔深的盲孔或TSV通孔的制作工艺方法，其特征在于：
步骤S10′中，晶圆背面减薄使得最深的一个盲孔打开成为TSV通孔，其余孔深的盲孔继续保持盲孔形状。
9.如权利要求7所述的多种孔深的盲孔或TSV通孔的制作工艺方法，其特征在于：
步骤S10′中，晶圆背面减薄，使得所有的盲孔都继续保持盲孔形状。
CN201510940285.1A 2015-12-16 2015-12-16 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 Active CN105428309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510940285.1A CN105428309B (zh) 2015-12-16 2015-12-16 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510940285.1A CN105428309B (zh) 2015-12-16 2015-12-16 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法

Publications (2)

Publication Number Publication Date
CN105428309A true CN105428309A (zh) 2016-03-23
CN105428309B CN105428309B (zh) 2018-07-06

Family

ID=55506411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510940285.1A Active CN105428309B (zh) 2015-12-16 2015-12-16 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法

Country Status (1)

Country Link
CN (1) CN105428309B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314061A (zh) * 2018-09-11 2019-02-05 深圳市汇顶科技股份有限公司 通孔器件的制作方法、生物特征识别模组及终端设备
CN111180388A (zh) * 2020-03-16 2020-05-19 西安微电子技术研究所 一种无空白区域的晶圆上硅通孔的制作方法
WO2020140231A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
GB2587374A (en) * 2019-09-25 2021-03-31 X Fab Semiconductor Foundries Through silicon via and redistribution layer
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN113580557A (zh) * 2021-07-28 2021-11-02 沛顿科技（深圳）有限公司 一种tsv工艺中替代ncf的3d打印方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377984A (zh) * 2012-04-16 2013-10-30 上海华虹Nec电子有限公司 硅通孔背面导通的制造工艺方法
CN103426864A (zh) * 2013-08-26 2013-12-04 华进半导体封装先导技术研发中心有限公司 适用于转接板的tsv结构及其制备方法
CN103560108A (zh) * 2013-10-08 2014-02-05 华进半导体封装先导技术研发中心有限公司 光刻胶填充深孔的方法
US20150076694A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corporation Interposer structure and manufacturing method thereof
US20150179516A1 (en) * 2013-12-25 2015-06-25 United Microelectronics Corp. Integrated structure and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377984A (zh) * 2012-04-16 2013-10-30 上海华虹Nec电子有限公司 硅通孔背面导通的制造工艺方法
CN103426864A (zh) * 2013-08-26 2013-12-04 华进半导体封装先导技术研发中心有限公司 适用于转接板的tsv结构及其制备方法
US20150076694A1 (en) * 2013-09-13 2015-03-19 United Microelectronics Corporation Interposer structure and manufacturing method thereof
CN103560108A (zh) * 2013-10-08 2014-02-05 华进半导体封装先导技术研发中心有限公司 光刻胶填充深孔的方法
US20150179516A1 (en) * 2013-12-25 2015-06-25 United Microelectronics Corp. Integrated structure and method for fabricating the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314061A (zh) * 2018-09-11 2019-02-05 深圳市汇顶科技股份有限公司 通孔器件的制作方法、生物特征识别模组及终端设备
WO2020051765A1 (zh) * 2018-09-11 2020-03-19 深圳市汇顶科技股份有限公司 通孔器件的制作方法、生物特征识别模组及终端设备
US11731125B2 (en) 2019-01-03 2023-08-22 Beijing Boe Sensor Technology Co., Ltd. Patterning method of film, microfluidic device and manufacturing method thereof
WO2020140231A1 (zh) * 2019-01-03 2020-07-09 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
CN111886197A (zh) * 2019-01-03 2020-11-03 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
CN111886197B (zh) * 2019-01-03 2023-04-04 京东方科技集团股份有限公司 膜层的构图方法、微流控器件及其制作方法
GB2587374B (en) * 2019-09-25 2022-08-17 X Fab Semiconductor Foundries Gmbh Through silicon via and redistribution layer
GB2587374A (en) * 2019-09-25 2021-03-31 X Fab Semiconductor Foundries Through silicon via and redistribution layer
US11795051B2 (en) 2019-09-25 2023-10-24 X-Fab Semiconductor Foundries Gmbh Through silicon via and redistribution layer
CN111180388B (zh) * 2020-03-16 2021-11-30 西安微电子技术研究所 一种无空白区域的晶圆上硅通孔的制作方法
CN111180388A (zh) * 2020-03-16 2020-05-19 西安微电子技术研究所 一种无空白区域的晶圆上硅通孔的制作方法
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN113410175B (zh) * 2021-06-15 2023-06-02 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN113580557A (zh) * 2021-07-28 2021-11-02 沛顿科技（深圳）有限公司 一种tsv工艺中替代ncf的3d打印方法

Also Published As

Publication number Publication date
CN105428309B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
CN105428309A (zh) Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
US10840287B2 (en) 3DIC interconnect apparatus and method
US11678133B2 (en) Structure for integrated microphone
CN105321874B (zh) 形成半导体器件的方法
CN101842886B (zh) 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构
TWI466258B (zh) 電性通透連接及其形成方法
CN102280391B (zh) 晶圆级封装结构及其形成方法
CN112567514B (zh) 存储器结构及其形成方法
EP3799112B1 (en) Method for dicing a semiconductor substrate into a plurality of dies
CN103377984A (zh) 硅通孔背面导通的制造工艺方法
CN103219281A (zh) 一种tsv背面露头工艺
CN105023909A (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
CN105405781A (zh) 采用cmp工艺制作晶圆级封装背部引线的方法
CN104167353A (zh) 键合衬底表面的处理方法
CN105374747B (zh) 晶圆上刻蚀不同深度tsv孔的工艺方法
CN105470146B (zh) 采用cmp工艺制作大通孔晶圆转接板的方法
CN104143526A (zh) 穿透硅通孔结构制作方法
US8822141B1 (en) Front side wafer ID processing
CN110444469B (zh) 缓解芯片顶层刻蚀时造成下层部位损伤的方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
US11315904B2 (en) Semiconductor assembly and method of manufacturing the same
CN105900247A (zh) 用于光学应用的半导体器件和制造这样半导体器件的方法
CN105810637B (zh) 一种3d nand***器件的集成方法
CN105470147A (zh) 采用cmp工艺制作转接板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant