CN101842886B - 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构 - Google Patents

用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构 Download PDF

Info

Publication number
CN101842886B
CN101842886B CN2008801137502A CN200880113750A CN101842886B CN 101842886 B CN101842886 B CN 101842886B CN 2008801137502 A CN2008801137502 A CN 2008801137502A CN 200880113750 A CN200880113750 A CN 200880113750A CN 101842886 B CN101842886 B CN 101842886B
Authority
CN
China
Prior art keywords
alignment mark
dielectric substance
size
substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801137502A
Other languages
English (en)
Other versions
CN101842886A (zh
Inventor
戴维·S·普拉特
马克·A·苏尔弗里奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101842886A publication Critical patent/CN101842886A/zh
Application granted granted Critical
Publication of CN101842886B publication Critical patent/CN101842886B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明揭示一种制造包括次分辨率对准标记的半导体结构的方法。所述方法包括在衬底上形成电介质材料及形成至少一个部分延伸到所述电介质材料中的次分辨率对准标记。在所述电介质材料中形成至少一个开口。本发明还揭示包括所述次分辨率对准标记的半导体结构。

Description

用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构
优先权主张
本申请案主张2007年10月29日申请的题为“用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构(Methods for FabricatingSub-Resolution Alignment Marks on Semiconductor Structures and SemiconductorStructures Including Same)”的第11/926,619号美国专利申请案的申请日期的优先权。
技术领域
本发明的实施例大体上涉及半导体结构及装置的制造，且更具体地说，涉及用于在半导体结构及装置的电介质材料中或上形成次分辨率对准标记的方法，且涉及所得的半导体结构及装置。
背景技术
在制造半导体装置中，有时利用将信号从衬底的电路侧(常规上还称为“有源表面”)传输到衬底的背侧的互连。从电路侧贯穿衬底延伸到背侧的互连有时称为贯穿互连。在以晶片级制造半导体装置期间，贯穿互连有时称为贯穿晶片互连(“TWI”)或贯穿硅互连。贯穿互连通常为形成于衬底中的金属填充通道，且经配置及定位以将电路侧上的集成电路电连接到背侧上的电元件。背侧包含有时直接且有时经由再分配导体而与贯穿互连电连通的终端触点。
随着半导体装置变得越来越小且具有越来越高的输入/输出配置，半导体制造商必须在不损害性能的情况下制造具有越来越小的大小及间距的贯穿互连。具有高导电性及低寄生电容的贯穿互连提供最佳性能。除具有良好性能特性以外，能够使用常规设备及常规工艺以晶片级制造贯穿互连也是有利的。在制造半导体装置中利用尽可能少的工艺动作以最小化成本并降低缺陷也是有利的。常规的金属填充贯穿互连利用多个光图案化动作且可包含前侧与背侧处理。举例来说，终端触点及用于终端触点的衬垫是分别利用多个光图案化动作制成的，这大大增加了总制造成本。
为了实现电路连续性，在进行光图案化动作之前小心地使上面最终将形成半导体装置的晶片与光罩或掩模对准。对准在常规上是使用晶片步进器或对准器来实现的，所述晶片步进器或对准器将所要图案从光罩或掩模转移到晶片上所存在的材料上。晶片步进器使用晶片上的对准标记(还表征为基准)作为参考点以精确地对准光罩或掩模与晶片上先前形成的材料。对准标记通常通过以已知定向及空间关系在下伏层中蚀刻沟槽图案而形成于晶片的不用的部分上，例如沿晶片的周边边缘或靠近分隔开个别半导体裸片的位置的切划线。晶片步进器通常使用具有固定波长的光来检测晶片上的对准标记的位置。
虽然常规的对准工艺对于许多应用来说是有效的，但这些对准工艺对于背侧上具有终端触点的半导体装置的背侧处理来说是不可靠的。背侧处理通常包含图案化及固化衬底的背侧上的电介质材料。电介质材料充当蚀刻掩模以用于在衬底中形成深通道。除通道以外的延伸穿过电介质材料且暴露下伏或上覆材料的开口(例如任何对准标记)在后续处理动作期间转移到衬底，从而引发下游处理问题。另外，如果金属晶种层存在于背侧上，则不能使用红外线(“IR”)对准技术来对准前侧对准标记。IR技术目前用于背侧对准，因为硅衬底为透明的，这使得能够使用晶片的电路侧上的对准标记来进行背侧对准。然而，金属晶种材料对于IR来说并不透明，且因此，金属晶种材料在背侧处理期间阻止后续对准。为了解决此问题，可在衬底的背侧上形成独特通道或若干组独特通道，并将其用作对准标记。这些通道与存在于衬底或邻近半导体裸片上的其它通道相比具有独特的形状及图案。然而，已证明以一致方式形成及检测独特通道为不可靠的技术，其导致误对准。
附图说明
图1A-1H为根据本发明的实施例的在形成半导体结构及半导体装置的各种制造阶段期间的横截面示意图；
图2A为根据本发明的实施例的半导体结构及半导体装置的实施例沿图1A的线2A-2A获取的仰视示意图；
图2B为根据本发明的实施例的半导体结构沿图1C的线2B-2B获取的平面示意图；
图2C为根据本发明的实施例的半导体结构及半导体装置沿图1F的线2C-2C获取的平面示意图；及
图3A-3C为根据本发明的实施例的形成于半导体结构及半导体装置上的对准标记图案的示意图。
具体实施方式
本发明揭示一种制造包含多个次分辨率对准标记的半导体结构的方法，还揭示包含次分辨率对准标记的半导体结构。如本文中所使用，术语“次分辨率对准标记”意指且包含半导体结构上的沟槽、线、凸块、脊或其它特征，所述半导体结构具有至少一个大小经设定为低于其上或其中形成所述特征的材料在给定光波长下的分辨率极限的尺寸(例如，宽度、长度或直径)。次分辨率对准标记可与材料中的其它开口大体上同时形成于材料中，从而减少用于制造半导体结构的处理动作的数目。为了防止次分辨率对准标记转移到下伏材料中，使其中形成次分辨率对准标记的材料的一部分保留在下伏材料之上，从而保护下伏材料免受后续处理动作。
在以下详细描述中，参考附图，所述附图形成本发明的一部分且在附图中以说明方式展示其中可实践本发明的特定实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明。应了解，可利用其它实施例，且可在不脱离本发明的精神及范围的情况下作出结构、逻辑及电改变。本文中所呈现的图式并不打算作为任何特定半导体结构或其制造工艺的实际视图，而是仅为用于描述本发明的实施例的理想化表示。另外，图式之间的共同元件可保留相同数字标号。
以下描述提供特定细节，例如材料类型、材料厚度及处理条件，以便提供对本发明的实施例的详尽描述。然而，所属领域的技术人员应了解，本发明的实施例可在不采用这些特定细节的情况下实践。实际上，本发明的实施例可结合工业中所采用的常规半导体制造技术来实践。另外，以下所提供的描述并不形成用于制造半导体结构或半导体装置的完整工艺流程，且以下描述的半导体装置并不形成完整电子装置。以下仅详细描述理解本发明的实施例所必要的那些工艺步骤及半导体结构或半导体装置。由半导体结构形成完整半导体装置或由半导体装置形成完整电子装置的额外处理动作可由常规制造技术执行。
本文中所描述的材料可由任何合适的沉积技术形成，所述沉积技术包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(“CVD”)、原子层沉积(“ALD”)、等离子体增强型ALD或物理气相沉积(“PVD”)。或者，可使材料生长。依据待形成的特定材料而定，用于沉积或生长材料的技术可由所属领域的技术人员选择。虽然材料可形成为若干层，但材料不限于此且可以其它配置形成。
由本发明的实施例形成的半导体装置2(参见图1H及2C)可为成像器装置，其经配置以用于传感器阵列及其中像素的照明。虽然所述描述及图式相对于成像器装置的后端处理来描述并说明本发明的实施例，但半导体装置2可为电子信号装置(即，微处理器)或存储器装置，所述存储器装置包含(但不限于)易失性存储器装置(例如，DRAM装置)及非易失性存储器装置(例如，快闪存储器装置)。借助于非限制性实例，本发明的实施例还可用于形成DRAM装置上的背侧再分配层(“RDL”)。然而，本发明的实施例还可用于所谓的“前端”或“前侧”处理中，例如金属镀敷或对准工艺。
制造半导体结构4A、4B(参见图1C及1D)可包含与2006年12月8日申请的题为“用于制造具有贯穿互连及背侧再分配导体的半导体组件的方法及***(METHODAND SYSTEM FOR FABRICATING SEMICONDUCTOR COMPONENTS WITHTHROUGH INTERCONNECTS AND BACK SIDE REDISTRIBUTIONCONDUCTORS)”的第11/635,902号美国专利申请案中所述的制造动作大体上类似的制造动作。半导体结构4A、4B可如图1A-1D所说明来制造，图1A-1D为在半导体结构4A、4B的制造期间的在各种处理动作期间的工件10的部分横截面图。半导体结构4A、4B可如图1E-1H所说明进一步经处理以产生半导体装置2。多个半导体装置2可在衬底14上及/或中并排地同时制造。然而，出于说明的目的，在图1A-2C中仅说明工件10的待包含单个半导体装置2的部分。工件10实际上可包含多个半导体装置2，所述半导体装置2随后从工件10单一化出来以提供多个个别及离散的半导体装置2。
如图1A所说明，工件10可包含衬底14、具有成像器像素阵列16的图像传感器裸片(或图像传感器封装)、位于成像器像素阵列16中的多个集成电路18、电绝缘材料30及多个衬底触点26。衬底14的其它区上可存在额外集成电路(未图示)，例如用于处理图像数据。衬底14、成像器像素阵列16、集成电路18、电绝缘材料30及衬底触点26可由本文中未详细描述的常规技术形成。如本文中所使用，术语“衬底”意指并包含常规硅衬底或包括半传导材料层的其它块状衬底。如本文中所使用，术语“块状衬底”不仅意指并包含硅晶片，而且意指并包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底)、基础半导体基底上的硅外延层及其它半导体或光电子材料，例如硅锗、锗、砷化镓、氮化镓或磷化铟。衬底14包含前表面22及在前表面22的相对侧上的背表面24。前表面22可为衬底14的有源表面，且因此包含有源区，包含(但不限于)成像器像素阵列16及集成电路18。衬底14的前表面22在此项技术中有时称为所谓的“前侧”，且背表面24在此项技术中有时称为所谓的“背侧”。为方便起见，在对本发明的此描述中使用如下术语，包含(但不限于)：“前”、“背”、“外部”、“上部”、“下伏”及“上覆”。这些术语用于表示图式中所描绘的特征的相对方向、位置及定向且不参考重力。举例来说，工件10或半导体结构4A、4B实际上可在制造或使用期间以任何合适方向定向。前表面22及背表面24大体上为平面的且大体上相互平行。
在制造期间，可使用包含多个大体上相同的衬底14的晶片20(还参见图2A)。个别半导体装置2可由晶片20的衬底14中的每一者产生。晶片20可为所谓的“全厚度”晶片或所谓的“薄化”晶片，已从“薄化”晶片的背侧移除了实质性厚度的晶片材料。邻近衬底14之间的凹道或切划区域36由晶片20上的垂直线(参见图1A-1H)及间隔(参见图2A)指示。衬底14还可存在于面板、引线框或包含多个衬底14的电路板上。
衬底触点26可与集成电路18电连通。衬底触点26可包含结合衬垫或再分配触点(即，结合RDL形成的触点)。衬底触点26可由导电的可结合金属(例如铝或铜)形成或由多种金属(例如铝镍金、铝镍焊料、铜钯或铝铜)形成。为简单起见，在图1A中的工件10上仅说明一个衬底触点26，且在图2A中的工件10上仅说明8个衬底触点26。然而，工件10实际上可包含以所要配置布置的数十个到数百个衬底触点26，所述所要配置例如为中心阵列、边缘阵列或区域阵列。而且，虽然衬底触点26经说明为具有大体上正方形的周边轮廓(参见图2A)，但衬底触点26可具有任何多边形形状，包含(但不限于)正方形、矩形、圆形、三角形或椭圆形。衬底触点26的大小可基于半导体结构4A、4B的既定用途来按需要选择。借助于非限制性实例，衬底触点26可在每一侧上具有约5μm到约200μm的宽度。衬底触点26可为大体上平面的衬垫或焊盘，或可具有其它形状，包含(但不限于)呈凸块、柱块、柱子或火山样形状形式的突出物。
电绝缘材料30可经配制并定位以使集成电路18、位于成像器像素阵列16外部的额外集成电路及来自衬底14的其余部分的其它电元件电绝缘。借助于非限制性实例，电绝缘材料30可由硼磷硅酸盐玻璃(“BPSG”)、二氧化硅(“SiO2”)或聚酰亚胺形成。为简单起见，衬底触点26经说明为位于电绝缘材料30上。然而，内部导体(未图示)可在衬底触点26与集成电路18之间、衬底触点26与位于成像器像素阵列16外部的额外集成电路之间以及衬底触点26与其它电元件之间提供电路径。
如图1B所说明，间隔物32可形成于衬底14的前表面22上。另外，晶片级载体28可任选地附接到衬底14的前表面22。对于一些应用，例如全厚度晶片的处理，可除去晶片级载体28。间隔物32的大小及几何形状可由所属领域的技术人员加以选择。间隔物32可由电绝缘材料形成，所述电绝缘材料包含(但限于)聚合物、玻璃或陶瓷。间隔物32可通过常规技术形成于衬底触点26上。或者，可使用粘合剂材料(未图示)来将晶片级载体28(如果存在)附接到衬底14的前表面22。晶片级载体28可由具有选定厚度及选定周边轮廓的玻璃或硅材料形成。因为许多后续处理动作从衬底14的背表面24进行，所以晶片级载体28除提供支撑以外还可为衬底14的前表面22提供保护。间隔物32及晶片级载体28可在进行后续处理动作之后移除。
可从背表面24移除衬底14的一部分以形成衬底14′，其为所谓的“薄化”衬底。衬底14可具有高达约700μm的厚度。衬底14的所述部分可通过常规技术来移除，例如通过机械平面化工艺、化学平面化工艺、化学机械平面化(“CMP”)工艺或蚀刻工艺(例如湿式蚀刻、干式蚀刻或等离子体蚀刻工艺)。衬底14′可具有约10μm到约300μm的厚度。
电介质材料34可安置于衬底14′的背表面24上。电介质材料34可用作蚀刻掩模以在半导体结构4A、4B上界定通道44及至少一个次分辨率对准标记40(参见图1D)。因为图1A-1H为横截面图，所以这些图式将次分辨率对准标记40说明为电介质材料34中的部分开口或沟槽。然而，多个次分辨率对准标记40可被分组在一起以形成次分辨率对准标记40的图案42(参见图2B、2C及3A-3C)。电介质材料34可为光可界定或光可成像材料，例如在经暴露及固化时具有介电性质的正型色调或负型色调光致抗蚀剂材料。电介质材料34可经选择为具有大于次分辨率对准标记40的所要尺寸的分辨率极限。借助于非限制性实例，电介质材料34可具有大于或约等于1.0μm的分辨率极限。如下文详细描述及图1C中所说明，电介质材料34可经图案化以包含开口38及次分辨率对准标记40。因为分辨率极限可随用作电介质材料34的材料而变，所以电介质材料34可基于开口38及次分辨率对准标记40的所要尺寸来选择。电介质材料34可与衬底14′兼容并粘附到衬底14′。另外，电介质材料34可与沉积为与电介质材料34接触的其它材料兼容。
电介质材料34可通过常规技术安置于衬底14′的背表面24上，所述常规技术包含(但不限于)旋涂、毯覆式沉积、干膜工艺或喷涂工艺。电介质材料34可以足够厚度形成于衬底14′的背表面24上以实现次分辨率对准标记40及开口38的所要尺寸。电介质材料34的厚度还可足以在电介质材料34中提供大体上垂直的侧壁，所述电介质材料34在衬底14′的后续蚀刻期间充当掩模。电介质材料34的厚度还可足以为后续处理动作提供足够的抗蚀预算或厚度。借助于非限制性实例，电介质材料34可以约5μm到约20μm(例如约15μm)的厚度形成。如果用作电介质材料34的材料利用固化动作，则固化条件可由所属领域的技术人员根据制造商的说明书来确定。依据用作电介质材料34的材料而定，还可利用前暴露烘烤或后暴露烘烤中的至少一者。这些条件可由所属领域的技术人员根据制造商的说明书来确定。
开口38的尺寸可以处于或高于电介质材料34的分辨率极限的大小形成于电介质材料34中，而次分辨率对准标记40的尺寸可以低于电介质材料34的分辨率极限的大小形成于电介质材料34中。次分辨率对准标记40的尺寸可为电介质材料34的分辨率极限的约10％到约75％。借助于非限制性实例，尺寸为约0.4μm到约0.9μm的次分辨率对准标记40可形成于电介质材料34中。借助于非限制性实例，如果电介质材料34具有约2μm的分辨率极限，则次分辨率对准标记40可以约0.5μm形成于电介质材料34中。
次分辨率对准标记40可由常规对准技术及常规对准设备检测或辨别，例如通过使用可见光对准设备结合配备有显微镜的相机。虽然次分辨率对准标记40容易地可见于图1C-1H中，但请了解，为清楚及方便起见，次分辨率对准标记40未在这些图式中按比例绘制。如此项技术中所已知，多个次分辨率对准标记40可被分组在一起以形成可检测或可辨别的次分辨率对准标记40的图案42(参见图2B、2C及3A-3C)。借助于非限制性实例，次分辨率对准标记40的图案42可具有约100μm2的尺寸。图案42中的次分辨率对准标记40可包含多个由约0.4μm到约10μm的间隔相互分隔开的电介质材料34的线。图案42中的次分辨率对准标记40还可由约10μm的间隔相互分隔开。次分辨率对准标记40的图案42可形成如图3A所说明的所谓的“+”形状或图3B及3C中所说明的形状。然而，次分辨率对准标记40的图案42不限于任何特定形状或配置。
次分辨率对准标记40及开口38可通过经由光罩(未图示)使电介质材料34暴露于能量并显影电介质材料34来形成。暴露能量可依据经选择作为电介质材料34的材料而定，且可由所属领域的技术人员根据制造商的说明书来确定。次分辨率对准标记40可形成于电介质材料34的所要位置上，使得次分辨率对准标记40不干扰晶片20的后续处理。次分辨率对准标记40可形成于电介质材料34的周边或其它位置上。虽然图1C-1H将次分辨率对准标记40展示为位于晶片20的周边及中间的沟槽，但次分辨率对准标记40可通过适当配置并定位光罩而形成于晶片20的不同部分上。如此项技术中所已知，光罩可包含大小大体上对应于待形成于电介质材料34中的开口38及次分辨率对准标记40的所要大小的多个对准标记小孔及多个开口小孔(或多个对准标记特征及多个开口特征)。借助于非限制性实例，如果上面将形成次分辨率对准标记40及开口38的电介质材料34为正型光致抗蚀剂材料，则光罩可包含对准标记小孔及开口小孔。所得的次分辨率对准标记40可为形成于电介质材料34中的沟槽。虽然本文中的后续论述假设电介质材料34为正型光致抗蚀剂材料，但电介质材料34可替代地为负型光致抗蚀剂材料。如果使用负型光致抗蚀剂材料，则光罩可包含对准标记特征及开口特征，且所得的次分辨率对准标记40可为电介质材料34中的特征，例如线。对准标记小孔或对准标记特征的尺寸可经大小设定为小于开口小孔或开口特征的尺寸，以形成对应的次分辨率对准标记40及开口38。因为光罩及制造光罩以包含所要小孔或特征的方法在此项技术中为已知的，所以本文中不详细描述形成光罩。
因为光罩中的对准标记小孔相对于开口小孔的大小来说相对较小，所以暴露能量可能不会完全穿透位于对准标记小孔下方的电介质材料34的区。因而，位于对准标记小孔下方的电介质材料34可部分分解(即，不完全分解)。换句话说，位于对准标记小孔下方的电介质材料34的部分分解可通过适当地设定光罩中的对准标记小孔的大小来实现。因为光罩中的开口小孔较大，所以暴露能量可穿透位于开口小孔下方的电介质材料34的区。因而，位于开口小孔下方的电介质材料34的区可大体上被分解。
在暴露之后，电介质材料34可经显影以产生次分辨率对准标记40及开口38。用于电介质材料34的显影条件可由所属领域的技术人员根据制造商的说明书来确定。在显影电介质材料34之后，部分分解的电介质材料34的至少一部分保留在衬底14′上，而电介质材料34的完全分解区被移除。显影可移除部分分解的电介质材料34(位于对准标记小孔下方的电介质材料34)的总厚度的约10％到约75％，而电介质材料34的厚度的约25％到90％保留。开口38可形成于电介质材料34上以与衬底14′的前表面22上的衬底触点26大体上对准。开口38的大小及形状可基于衬底触点26的大小及形状来选择。借助于非限制性实例，开口38的尺寸可被大小设定为略小于衬底触点26的尺寸且可具有圆形形状或多边形形状。
在一个实施例中，电介质材料34为来自捷时雅迈科公司(JSR Micro，Inc.)(加利福亚州桑尼维尔)的商标为WPR的正型色调或负型色调光致抗蚀剂材料。WPR系列光致抗蚀剂材料处于上市前阶段且具有有限的可用性。WPR系列光致抗蚀剂材料为具有低固化温度的正型或负型光致抗蚀剂且能够以约5μm到约20μm的厚度形成。JSR WPR光致抗蚀剂材料可以约15μm的厚度沉积于衬底14′上且在110℃下在热板上被加热3.5分钟。在前烘烤之后，可使JSR WPR光致抗蚀剂材料经由具有所要图案及大小的对准标记小孔及开口小孔的光罩经受约1500mJ/cm2的暴露能量。对准标记小孔可在JSR WPR光致抗蚀剂材料上形成0.5μm的次分辨率对准标记40。可使用0.26N氢氧化四甲铵(“TMAH”)的水溶液对JSR WPR光致抗蚀剂材料进行显影并用去离子水对其进行冲洗以形成次分辨率对准标记40。JSR WPR光致抗蚀剂材料的显影部分可在烘箱中固化，所述烘箱在120℃的温度下被维持1小时，以3℃/分钟斜升到150℃，在150℃下被维持30分钟，以3℃/分钟斜升到200℃，在200℃下被维持1小时且以3℃/分钟斜降到环境温度(约25℃)。
部分分解电介质材料34的能力提供许多优点。第一，因为对准标记小孔及开口小孔存在于单个光罩上，所以电介质材料34中的次分辨率对准标记40及开口38可大体上同时形成。因而，次分辨率对准标记40可在不向总制造添加工艺动作的情况下形成，这节省了与进行这些动作相关联的成本。第二，因为部分分解的电介质材料34保留在衬底14′上(形成次分辨率对准标记40)，所以保护衬底14′的下伏区免受后续处理动作，例如对衬底14′的蚀刻及金属沉积。第三，部分分解的电介质材料34为后续处理动作提供足够抗蚀预算。第四，通过部分分解位于对准标记小孔下方的电介质材料34，次分辨率对准标记40不转移到例如衬底14′等下伏材料中。相反，通过大体上分解位于开口小孔下方的电介质材料34，在显影电介质材料34之后暴露衬底14′的下伏区。第五，通过利用部分分解的电介质材料34作为次分辨率对准标记40，对准精度可相对于通过形成先前所述的独特通道来实现的对准精度来说被改进高达约3倍。第六，因为次分辨率对准标记40是可检测的，所以对准可自动化，这改进了制造半导体结构4A、4B的处理量。
次分辨率对准标记40及开口38还可使用多个光罩及多个暴露及显影动作而形成于电介质材料34中。借助于非限制性实例，电介质材料34可经由具有对准标记小孔的第一光罩暴露于第一能量，并经由具有开口小孔的第二光罩暴露于第二能量。次分辨率对准标记40的尺寸可小于电介质材料34的分辨率极限。然而，利用多个光罩及多个暴露及显影动作可向所述工艺添加额外动作，从而增加制造半导体结构4A、4B的时间及成本。
电介质材料34中的次分辨率对准标记40还可通过在光罩(未图示)中产生多个具有低于暴露工具(步进器或对准器)的分辨率极限的大小的对准标记小孔来形成。电介质材料34可经由光罩中的对准标记小孔暴露于能量并显影，从而形成次分辨率对准标记40。暴露能量可依据经选择作为电介质材料34的材料而定，且可由所属领域的技术人员根据制造商的说明书来确定。因为光罩中的对准标记小孔具有低于暴露工具的分辨率极限的大小，所以暴露能量可能不会完全穿透位于对准标记小孔下方的电介质材料34的区。因而，位于对准标记小孔下方的电介质材料34可部分分解(即，不完全分解)。
次分辨率对准标记40可用于后续对准动作中，例如使半导体结构4A、4B与适当的光罩(未图示)对准以进行金属镀敷，如图1E-1H所说明且如下文更详细描述。次分辨率对准标记40还可用于裸片与裸片或场与场对准。次分辨率对准标记40的外形可由常规对准技术及常规对准设备经由导电材料50(参见图1F)或其它上覆材料检测或辨别。然而，依据待进行的后续处理动作而定，次分辨率对准标记40可出于其它目的用于使工件10与光罩对准。如果次分辨率对准标记40保留在电介质材料34上，则次分辨率对准标记40还可用于多个处理动作。
如图1D所说明，电介质材料34中的开口38可被转移到衬底14中，从而形成通道44，所述通道44与衬底14′的前表面22上的衬底触点26大体上对准。通道44大体上垂直(正交)于衬底14′的背表面24。可使用在电绝缘材料30处终止的湿式蚀刻工艺或干式蚀刻工艺形成通道44。可使用包含氢氧化钾(“KOH”)水溶液的各向异性湿式蚀刻工艺形成通道44。或者，可使用包含氟化氢(“HF”)及硝酸(“HNO3”)水溶液的各向同性湿式蚀刻工艺形成通道44。通道44的大小可大体上对应于衬底触点26的大小。借助于非限制性实例，通道44可具有约5μm到约2mm的直径。还可移除经由通道44暴露的电绝缘材料30，从而暴露衬底触点26的上表面46。可使用例如氧化物干式蚀刻工艺等蚀刻工艺移除电绝缘材料30。
如图1E所说明，通道44的侧壁可衬有通道绝缘材料48。通道绝缘材料48可为电绝缘聚合物，例如聚酰亚胺或ParyleneTM聚合物或SiO2。通道绝缘材料48可由常规沉积技术形成。可从通道44的底部移除过量通道绝缘材料48，从而暴露衬底触点26的上表面46。
晶种材料(未图示)可形成于通道44中及电介质材料34上方。借助于非限制性实例，晶种材料可为铜且可通过PVD进行沉积。如图1F所说明，导电材料50可形成于通道44中及电介质材料34与晶种材料(如果使用)上方，以提供与衬底触点26的物理及电接触。导电材料50可以约1μm到约10μm的厚度形成，使得通道44保持至少部分开放。导电材料50可为金属(例如铜、镍、铝、铬、钛、钨、金、银、钽、钼或其混合物)或聚合物。如果导电材料50将由无电或电解沉积形成，则沉积掩模54可形成于电介质材料34上方且经图案化以使得沉积掩模54的若干部分保留在电介质材料34上将不沉积导电材料50的位置中。沉积掩模54可由抗蚀材料形成。导电材料50可形成于晶种材料的未受到沉积掩模54保护的部分上。或者，导电材料50可通过CVD、PECVD、PVD、溅镀或蒸镀工艺形成于电介质材料34上。
如图1G所说明，沉积掩模54(如果存在)可例如通过使用等离子体蚀刻或其它常规工艺而从电介质材料34移除。下伏晶种材料也可例如通过使用蚀刻工艺而移除。借助于非限制性实例，导电材料50可形成TWI 11、再分配导体12及用于终端触点56的终端触点衬垫52(参见图1F-1H及2C)。TWI 11可至少部分衬于通道44的侧壁及衬底触点26的上表面46。因而，TWI 11、再分配导体12及终端触点衬垫52可使用单个金属沉积动作形成。另外，因为TWI 11是从背表面24形成，所以可保护衬底14′的前表面22免受这些处理动作。
如图1H所说明，外部绝缘材料58可形成于电介质材料34上方及通道44中。外部绝缘材料58可大体上覆盖通道44中的导电材料50及再分配导体12(参见图2C)。外部绝缘材料58可为低介电常数(“低k”)材料，例如聚酰亚胺、聚苯并恶唑或苯并环丁烯。外部绝缘材料58可经图案化及固化以暴露终端触点衬垫52。终端触点56或外部引线接点(“OLB”)可形成于终端触点衬垫52上，从而产生半导体装置2。终端触点56可为金属或焊料球、凸块、柱状物、柱块或引脚，且可由常规技术形成。终端触点56还可与TWI 11电连通，其形成内部引线接点(“ILB”)。另外，在形成终端触点56之前，在凸块下，金属化材料(未图示)可形成于终端触点衬垫52上。在形成终端触点56之后，可将个别半导体裸片从晶片20单一化出来。所述单一化可通过常规技术来进行，例如通过使用经配置以将晶片20分割为半导体裸片的分割锯。或者，可通过用激光或喷水切割或通过蚀刻来单一化晶片。
可利用额外动作来处理半导体装置2且将其并入于电子装置或***中，所述电子装置或***包含(但不限于)无线装置、个人计算机、数字相机、蜂窝式电话、个人数字助理(“PDA”)或其它电子装置。这些额外处理动作在此项技术中为已知的且因此在本文中未详细描述。
虽然本发明易受各种修改以及替代形式及实施方案，但已在附图中借助于实例展示了且已在本文中详细描述了特定实施例。然而，应了解，本发明不限于所揭示的特定实施例。而是，本发明涵盖属于如所附权利要求书所界定的本发明的精神及范围内的所有修改、等效物及替代方案。

Claims (20)

1.一种制造半导体结构的方法，其包括：
在衬底上形成电介质材料；
形成至少一个部分延伸到所述电介质材料中的对准标记，使得所述电介质材料的一部分刚好位于所述对准标记下方；及
在所述电介质材料中形成至少一个开口。
2.根据权利要求1所述的方法，其进一步包括：
使所述至少一个对准标记与光罩对准；及
在所述至少一个开口中形成金属。
3.根据权利要求1所述的方法，其中形成至少一个对准标记及在所述电介质材料中形成至少一个开口包括同时形成所述至少一个对准标记及所述至少一个开口。
4.根据权利要求3所述的方法，其中同时形成所述至少一个对准标记及所述至少一个开口包括：
经由包括多个对准标记小孔及多个开口小孔的光罩使所述电介质材料暴露于能量；及
显影所述电介质材料以形成所述至少一个对准标记及所述至少一个开口。
5.根据权利要求1或权利要求3所述的方法，其中形成至少一个对准标记包括在所述衬底的切划区域上形成所述至少一个对准标记。
6.根据权利要求1或权利要求3所述的方法，其中形成至少一个对准标记包括沉积当固化时具有介电性质的光可界定材料。
7.根据权利要求1或权利要求3所述的方法，其中形成至少一个对准标记包括将所述至少一个对准标记的至少一个尺寸的大小设定为低于所述电介质材料的分辨率极限。
8.根据权利要求7所述的方法，其中设定所述至少一个对准标记的至少一个尺寸的大小包括将所述至少一个对准标记的所述至少一个尺寸的大小设定为所述电介质材料的所述分辨率极限的10％到75％。
9.根据权利要求7所述的方法，其中将所述至少一个对准标记的至少一个尺寸的大小设定为低于所述电介质材料的分辨率极限包括选择所述电介质材料以展现约2μm的分辨率极限。
10.根据权利要求7所述的方法，其中将所述至少一个对准标记的至少一个尺寸的大小设定为低于所述电介质材料的分辨率极限包括将所述至少一个对准标记的所述至少一个尺寸的大小设定为0.4μm到0.9μm。
11.根据权利要求1或权利要求3所述的方法，其中形成至少一个对准标记包括经由包括至少一个对准标记小孔的光罩暴露所述电介质材料及移除所述所暴露的电介质材料的总厚度的10％到75％。
12.根据权利要求1或权利要求3所述的方法，其进一步包括在所述电介质材料中延伸所述至少一个开口以在所述衬底中形成至少一个开口。
13.根据权利要求12所述的方法，其进一步包括在所述衬底中的所述至少一个开口中形成导电材料。
14.一种半导体结构，其包括：
位于衬底上的电介质材料，所述电介质材料包括部分延伸于其中的至少一个特征，使得所述电介质材料的一部分刚好位于所述至少一个特征下方，且所述电介质材料在其中界定至少一个开口以暴露所述衬底的至少一部分。
15.根据权利要求14所述的半导体结构，其中所述至少一个特征包括至少一个次分辨率对准标记。
16.根据权利要求15所述的半导体结构，其中所述至少一个次分辨率对准标记包括至少一个低于所述电介质材料的分辨率极限的尺寸。
17.根据权利要求15所述的半导体结构，其中所述至少一个特征包括至少一个低于用于形成所述至少一个次分辨率对准标记的暴露工具的分辨率极限的尺寸。
18.根据权利要求14所述的半导体结构，其中所述至少一个特征包括至少一个0.4μm到0.9μm的尺寸。
19.根据权利要求14所述的半导体结构，其进一步包括位于所述衬底中的至少一个开口。
20.根据权利要求14所述的半导体结构，其进一步包括形成于所述至少一个开口中的贯穿晶片互连、位于所述电介质材料上的至少一个衬垫及位于所述至少一个衬垫上的至少一个触点。
CN2008801137502A 2007-10-29 2008-10-08 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构 Active CN101842886B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/926,619 2007-10-29
US11/926,619 US8585915B2 (en) 2007-10-29 2007-10-29 Methods for fabricating sub-resolution alignment marks on semiconductor structures
PCT/US2008/079209 WO2009058532A2 (en) 2007-10-29 2008-10-08 Methods for fabricating sub-resolution alignment marks on semiconductor structures and semiconductor structures including same

Publications (2)

Publication Number Publication Date
CN101842886A CN101842886A (zh) 2010-09-22
CN101842886B true CN101842886B (zh) 2012-07-18

Family

ID=40583201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801137502A Active CN101842886B (zh) 2007-10-29 2008-10-08 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构

Country Status (5)

Country Link
US (2) US8585915B2 (zh)
KR (1) KR101208830B1 (zh)
CN (1) CN101842886B (zh)
TW (1) TW200924151A (zh)
WO (1) WO2009058532A2 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8585915B2 (en) 2007-10-29 2013-11-19 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures
US7947601B2 (en) 2009-03-24 2011-05-24 Micron Technology, Inc. Semiconductor devices and methods for forming patterned radiation blocking on a semiconductor device
US8039356B2 (en) * 2010-01-20 2011-10-18 International Business Machines Corporation Through silicon via lithographic alignment and registration
US8730473B2 (en) * 2010-09-28 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple edge enabled patterning
CN102543733B (zh) * 2010-12-08 2016-03-02 无锡华润上华科技有限公司 Dmos工艺流程中的对位标记方法
US8697473B2 (en) 2011-01-31 2014-04-15 Aptina Imaging Corporation Methods for forming backside illuminated image sensors with front side metal redistribution layers
US9190261B2 (en) 2011-08-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Layer alignment in FinFET fabrication
US9190100B2 (en) * 2012-04-25 2015-11-17 Seagate Technology Determining at least one of alignment and bond line thickness between an optical component and a mounting surface
US10186458B2 (en) * 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
KR102018885B1 (ko) * 2012-12-20 2019-09-05 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR102319347B1 (ko) * 2014-09-01 2021-10-29 삼성전자주식회사 대면적 마스터 웨이퍼, 대면적 마스터 웨이퍼의 제조 방법 및 대면적 마스터웨이퍼를 이용한 광학 소자 제조 방법
US10026691B2 (en) * 2016-06-13 2018-07-17 Intel Corporation Package substrate having noncircular interconnects
US10192832B2 (en) 2016-08-16 2019-01-29 United Microelectronics Corp. Alignment mark structure with dummy pattern
CN107941346A (zh) * 2017-11-16 2018-04-20 中国电子科技集团公司第十三研究所 空间分辨力校准装置及制备方法
US10607941B2 (en) 2018-04-30 2020-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device
JP2021536678A (ja) * 2018-09-06 2021-12-27 ボード オブ リージェンツ, ザ ユニバーシティ オブ テキサス システムBoard Of Regents, The University Of Texas System ３ｄ−ｉｃ及び構成可能ａｓｉｃのためのナノ加工技術及び設計技術
US10755956B2 (en) 2019-01-25 2020-08-25 Semiconductor Components Industries, Llc Backside wafer alignment methods
US11316086B2 (en) * 2020-07-10 2022-04-26 X Display Company Technology Limited Printed structures with electrical contact having reflowable polymer core

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1376276A (zh) * 1999-09-21 2002-10-23 泰科电子罗吉斯迪克思股份公司 带有次分解校准标记窗口的照相平版印刷掩膜

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4564585A (en) * 1983-11-28 1986-01-14 Magnetic Peripherals, Inc. Process for fabricating negative pressure sliders
US5447810A (en) 1994-02-09 1995-09-05 Microunity Systems Engineering, Inc. Masks for improved lithographic patterning for off-axis illumination lithography
US6307273B1 (en) * 1996-06-07 2001-10-23 Vanguard International Semiconductor Corporation High contrast, low noise alignment mark for laser trimming of redundant memory arrays
US5760563A (en) * 1996-06-28 1998-06-02 Western Digital Corporation Method and apparatus for providing thermal feedback between an analog power chip and a digital controller chip in a disk controller system
KR100291332B1 (ko) * 1998-12-29 2001-07-12 윤종용 반도체소자의제조방법
US6146969A (en) 1999-01-19 2000-11-14 Chartered Semiconductor Manufacturing Ltd. Printing optimized global alignment mark at contact/via layers
US6403267B1 (en) * 2000-01-21 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for high transmittance attenuated phase-shifting mask fabrication
US6593168B1 (en) * 2000-02-03 2003-07-15 Advanced Micro Devices, Inc. Method and apparatus for accurate alignment of integrated circuit in flip-chip configuration
US6780775B2 (en) * 2001-01-24 2004-08-24 Infineon Technologies Ag Design of lithography alignment and overlay measurement marks on CMP finished damascene surface
US6803155B2 (en) 2001-07-31 2004-10-12 Micron Technology, Inc. Microlithographic device, microlithographic assist features, system for forming contacts and other structures, and method of determining mask patterns
KR20040001454A (ko) 2002-06-28 2004-01-07 주식회사 하이닉스반도체 듀얼 다마신용 정렬키 제조방법
US6902986B2 (en) * 2002-10-15 2005-06-07 Freescale Semiconductor, Inc. Method for defining alignment marks in a semiconductor wafer
US7141338B2 (en) 2002-11-12 2006-11-28 Infineon Technologies Ag Sub-resolution sized assist features
KR100485388B1 (ko) 2003-02-28 2005-04-27 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US7223635B1 (en) * 2003-07-25 2007-05-29 Hrl Laboratories, Llc Oriented self-location of microstructures with alignment structures
US7135123B1 (en) * 2004-01-14 2006-11-14 Credence Systems Corporation Method and system for integrated circuit backside navigation
KR100614792B1 (ko) 2004-09-16 2006-08-22 삼성전자주식회사 반도체 장치의 제조 방법
US7406761B2 (en) 2005-03-21 2008-08-05 Honeywell International Inc. Method of manufacturing vibrating micromechanical structures
US7531443B2 (en) 2006-12-08 2009-05-12 Micron Technology, Inc. Method and system for fabricating semiconductor components with through interconnects and back side redistribution conductors
US7611961B2 (en) * 2006-12-20 2009-11-03 Macronix International Co., Ltd. Method for fabricating semiconductor wafer with enhanced alignment performance
US7820491B2 (en) * 2007-01-05 2010-10-26 Freescale Semiconductor, Inc. Light erasable memory and method therefor
US8193092B2 (en) 2007-07-31 2012-06-05 Micron Technology, Inc. Semiconductor devices including a through-substrate conductive member with an exposed end and methods of manufacturing such semiconductor devices
US8585915B2 (en) 2007-10-29 2013-11-19 Micron Technology, Inc. Methods for fabricating sub-resolution alignment marks on semiconductor structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1376276A (zh) * 1999-09-21 2002-10-23 泰科电子罗吉斯迪克思股份公司 带有次分解校准标记窗口的照相平版印刷掩膜

Also Published As

Publication number Publication date
WO2009058532A2 (en) 2009-05-07
US8853868B2 (en) 2014-10-07
WO2009058532A3 (en) 2009-07-09
CN101842886A (zh) 2010-09-22
US20140048953A1 (en) 2014-02-20
US8585915B2 (en) 2013-11-19
KR101208830B1 (ko) 2012-12-06
TW200924151A (en) 2009-06-01
KR20100069701A (ko) 2010-06-24
US20090110878A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
CN101842886B (zh) 用于在半导体结构上制造次分辨率对准标记的方法及包含次分辨率对准标记的半导体结构
US7898095B2 (en) Fiducial scheme adapted for stacked integrated circuits
US8349652B2 (en) Method and apparatus for manufacturing three-dimensional integrated circuit
US8039393B2 (en) Semiconductor structure, method for manufacturing semiconductor structure and semiconductor package
TWI523224B (zh) 晶片封裝體及其形成方法
US9741612B2 (en) Semiconductor devices and methods for backside photo alignment
US7951709B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
JP2012520568A (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
CN109659292A (zh) 集成扇出型封装
TWI480990B (zh) 晶片封裝體及其形成方法
CN102543922A (zh) 晶片封装体及其形成方法
TW202207380A (zh) 半導體封裝件及半導體封裝件之製造方法
CN105428309A (zh) Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
TW202131471A (zh) 半導體裝置及其形成方法
US20080064215A1 (en) Method of fabricating a semiconductor package
JP6005853B2 (ja) 半導体構造物（ｓｅｍｉｃｏｎｄｕｃｔｏｒｃｏｎｓｔｒｕｃｔｉｏｎ）および半導体構造物を形成する方法
KR100763758B1 (ko) 정렬 키 어셈블리의 제조 방법
CN118280845A (zh) 半导体结构的制备方法
KR101344978B1 (ko) 반도체 디바이스의 관통 전극 노출 방법 및 그 구조
CN115799169A (zh) 一种通孔的制备方法
US8664114B2 (en) Image sensor and method for fabricating the same
TW201738599A (zh) 半導體結構
KR20150100046A (ko) 절연막 구조물 형성 방법 및 이를 이용한 금속 배선 제조 방법
CN103779266A (zh) 背面穿硅通孔与金属连线制法、和背面用的光掩模制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant