CN103426864A - 适用于转接板的tsv结构及其制备方法 - Google Patents
适用于转接板的tsv结构及其制备方法 Download PDFInfo
- Publication number
- CN103426864A CN103426864A CN2013103755028A CN201310375502A CN103426864A CN 103426864 A CN103426864 A CN 103426864A CN 2013103755028 A CN2013103755028 A CN 2013103755028A CN 201310375502 A CN201310375502 A CN 201310375502A CN 103426864 A CN103426864 A CN 103426864A
- Authority
- CN
- China
- Prior art keywords
- tsv
- substrate
- etching
- insulating barrier
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种适用于转接板的TSV结构及其制备方法,包括衬底;特征是:在所述衬底上设有TSV深孔,在TSV深孔的侧壁及底壁上设置第一绝缘层,在第一绝缘层表面设置第二绝缘层,在第二绝缘层表面设置扩散阻挡层,在扩散阻挡层表面设置种子层,在TSV深孔中填充导电金属。所述适用于转接板的TSV结构的制备方法,包括以下步骤:(1)在衬底上刻蚀形成TSV深孔;(2)在衬底正面采用热氧化方式生长二氧化硅,得到第一绝缘层;在第一绝缘层表面采用PECVD、SACVD或APCVD沉积TEOS,得到第二绝缘层;再在第二绝缘层表面沉积扩散阻挡层,在扩散阻挡层表面沉积种子层;最后在TSV深孔中填充导电金属。本发明工艺简单、成本低廉、质量良好,提高了硅通孔绝缘层的均匀性和绝缘性。
Description
技术领域
本发明涉及一种适用于转接板的TSV结构及其制备方法,尤其是一种微电子封装技术/半导体或固体器件的硅穿孔(TSV)结构。
背景技术
TSV在半导体微电子领域,代表硅穿孔(Through Si via)。在3D IC封装及MEMS封装过程中,由于要使用到多层芯片互联,因此需要打穿整个芯片的孔来实现电学连接。
集成电路在集成度方面的发展一直遵循“摩尔定律”,而随着集成电路技术进入32nm技术时代后,***的复杂性、设备的投资成本等急剧上升,“摩尔定律”的延续性受到了严重制约。同时传统的二维小型化策略已经达到了性能、功能多样性和制造成本的极限。而利用现代电子封装技术实现高密度三维(3D)集成,则成为微电子电路***级集成和替代传统二维集成技术的重要途径。在各种3D集成技术中,TSV技术是3D领域多芯片叠层化集成和电互连的关键性技术,引领3D封装技术发展的趋势,其优势有:互连长度可以缩短到与芯片厚度相等,使逻辑模块垂直堆叠代替了水平分布;显著的减小了RC延迟和电感效应,有利于提高数字信号传输速度和微波的传输;可以实现高密度、高深宽比的连接,从而能够实现复杂的多片全硅***集成,密度比当前用于先进多片模块的物理封装高出许多倍;同时更加节能,预期TSV能把芯片的功耗降低大约40%。TSV封装包含一系列关键技术:通孔刻蚀,孔内绝缘层、阻挡层和种子层的形成,硅通孔电镀填充以及芯片减薄与堆叠等。其中,制作通孔绝缘层是不可被忽视的一步,因为这直接影响了TSV的互连特性。绝缘层的存在可以防止互连材料铜和硅基底之间形成导电通道,从而提高芯片的电学可靠性和稳定性。SiO2、Si3N4等都是半导体工艺中最常用的绝缘材料,传统的绝缘层制作是利用PECVD的方法在通孔内直接淀积绝缘材料TEOS。但由于成熟的深刻蚀技术已经可以制作出深宽比相当高的垂直通孔,使得传统的绝缘层的制作遇到了困难。一方面,传统生长绝缘材料的保型覆盖性会随着通孔深宽比的增大而变差,因而难以在通孔内部得到均匀的绝缘层;另一方面,刻蚀通孔底部的绝缘材料时会不可避免地对侧壁的绝缘材料造成一定的削减,尤其在通孔侧壁的根部,削减作用更加明显。这就容易导致侧壁绝缘层的失效,从而影响了整个TSV的互连特性。
传统的TSV结构包括:绝缘层、扩散阻挡层、种子层以及填充层。其中绝缘层往往采用PECVD TEOS来制备,而且往往采用单层结构。当TSV采用单一绝缘层时,在后续背面露头工艺过程中,由于刻蚀深度要求以及刻蚀速率的要求,往往刻蚀溶液需要采用氢氟酸+硝酸+醋酸/去离子水(HNA)体系,但是该溶液体系也会刻蚀二氧化硅(TEOS)绝缘层,而且硅和TEOS的刻蚀选择比较小,一旦TEOS绝缘层刻蚀完后,扩散阻挡层Ti或TiN等就会暴露在刻蚀溶液中,该刻蚀液对Ti或TiN的刻蚀速率更高,造成的结果包括:1)对填充金属造成刻蚀(Ti或TiN等扩散阻挡层刻蚀完后,刻蚀液立即会与填充金属发生反应);2)扩散阻挡层发生严重根切现象;3)工艺流程的复杂及成本的提高(因为上述结果会考虑使用其他刻蚀液或干法刻蚀,其他的湿法刻蚀液的刻蚀速率较慢,而干法刻蚀对于较大深度的刻蚀成本较高)。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种适用于转接板的TSV结构及其制备方法,工艺简单、成本低廉、质量良好,提高了硅通孔绝缘层的均匀性和绝缘性。
按照本发明提供的技术方案,一种适用于转接板的TSV结构,包括衬底,衬底具有相对应的衬底正面和衬底背面;其特征是:在所述衬底上设有TSV深孔,在TSV深孔的侧壁及底壁上设置第一绝缘层,在第一绝缘层表面设置第二绝缘层,在第二绝缘层表面设置一层或多层扩散阻挡层,在扩散阻挡层表面设置种子层,在TSV深孔中填充导电金属。
所述适用于转接板的TSV结构的制备方法,其特征是,包括以下步骤:
(1)提供衬底,衬底具有相对应的衬底正面和衬底背面;
(2)首先在衬底上刻蚀形成TSV深孔,该TSV深孔朝向衬底背面的一端为TSV头部;
(3)接着在衬底正面采用热氧化方式生长二氧化硅,得到第一绝缘层,第一绝缘层覆盖衬底正面和TSV深孔的侧壁及底壁;然后在第一绝缘层表面采用PECVD、SACVD或APCVD沉积TEOS,得到第二绝缘层;之后再在第二绝缘层表面沉积一层或多层扩散阻挡层,在扩散阻挡层表面沉积种子层;最后在TSV深孔中填充导电金属。
还包括TSV结构的露头工艺,具体过程为:
(1)首先对衬底背面采用刻蚀液进行第一阶段刻蚀,在第一阶段的刻蚀过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为4:1~1:3,刻蚀至TSV头部距离衬底背面的厚度为2~5μm时进入第二阶段抛光;第二阶段抛光过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:3~1:10,抛光后衬底背面的粗糙度Ra<5nm;第二阶段抛光后继续采用刻蚀液进行刻蚀,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:10~1:50,刻蚀至TSV头部露出衬底背面至所需的高度;
(2)再在衬底背面制作一层聚合物介质层,聚合物介质层采用光敏性聚合物,通过光刻、曝光、显影在TSV头部形成刻蚀窗口,然后将聚合物介质层进行固化;最后通过刻蚀去除TSV头部的第一绝缘层和第二绝缘层,露出扩散阻挡层。
所述衬底为硅片、碳化硅(SiC)或砷化镓(GaAs)。
本发明针对转接板中或先通孔(via first)中的TSV结构,获得TSV通孔完整的侧壁绝缘层;本发明工艺简单、成本低廉、质量良好、台阶覆盖性好,大大提高了硅通孔绝缘层的均匀性和绝缘性,而且特别适用于湿法背面露头刻蚀工艺;采用双层绝缘层结构较单一绝缘层结构在绝缘层总厚度相同的情况下,其寄生电容更小,因此在高频应用时,其***损耗会更低;反之,当2种结构的寄生电容相同时,双层结构的厚度则相对较薄,即导电填充层直径增大,电阻下降,从而增加其电学性能;另外,本发明所述TSV结构可以使用HNA刻蚀溶液进行刻蚀,不会对扩散阻挡层以及电镀填充层造成腐蚀。
附图说明
图1为本发明的结构示意图。
图2为衬底经过第一阶段刻蚀后的示意图。
图3为TSV结构完成露头工艺后的示意图。
图4为衬底背面设置聚合物介质层后的示意图。
图5为经光刻、曝光在TSV头部形成刻蚀窗口的示意图。
图6为刻蚀掉第一绝缘层和第二绝缘层的示意图。
图中的序号为,衬底101、衬底正面102、衬底背面103、TSV深孔201、TSV头部202、第一层绝缘层301、第二层绝缘层401、扩散阻挡层501、聚合物层介质层601。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图1所示:所述适用于转接板的TSV结构包括衬底101,衬底101具有相对应的衬底正面102和衬底背面103;在所述衬底101上设有TSV深孔201,在TSV深孔201的侧壁及底壁上设置第一绝缘层301,在第一绝缘层301表面设置第二绝缘层401,在第二绝缘层401表面设置一层或多层扩散阻挡层501,在扩散阻挡层501表面设置种子层(图中未示出),在TSV深孔201中填充导电金属。
本发明所使用的氢氟酸和硝酸均为常规市售产品,本发明实施例中所使用的氢氟酸的质量分数为49%,硝酸的质量分数为70%。
实施例一:一种适用于转接板的TSV结构的制备方法,包括以下步骤:
(1)如图1所示,提供衬底101,衬底101为硅片、碳化硅(SiC)或砷化镓(GaAs)等,衬底101具有相对应的衬底正面102和衬底背面103;首先在衬底101上形成TSV深孔201,形成TSV深孔201的方法为深反应离子刻蚀(DRID)、反应离子刻蚀(RIE)或激光(laser)等;该TSV深孔201朝向衬底背面103的一端为TSV头部202,TSV头部202距离衬底背面103的厚度为T21;接着在衬底正面102上沉积第一绝缘层301,第一绝缘层301覆盖衬底正面102和TSV深孔201的侧壁及底壁,第一绝缘层301采用热氧化方式生长二氧化硅,其厚度根据工艺需求而定,第一绝缘层301的厚度保证在湿法刻蚀过程中二氧化硅不能被完全刻蚀(热氧生长的二氧化硅具有非常好的台阶覆盖性,能覆盖DRIE深刻蚀中的锯齿形貌,提高其绝缘性能);然后再在第一绝缘层301表面沉积第二绝缘层401,采用PECVD、SACVD、APCVD等方式沉积TEOS;之后再在第二绝缘层401表面沉积一层或多层扩散阻挡层501,扩散阻挡层501的沉积方法采用CVD、PVD、溅射、原子层沉积技术(ALD)等,材质一般为Ti、TiN;为了在TSV深孔201内填充导电金属,在扩散阻挡层501表面沉积种子层(图中未示出),种子层的沉积方法为PVD,ALD等,材料质为导电类金属材料,如铜、钨等;最后在TSV深孔201中通过电镀等方法填充导电金属,导电金属一般为铜、钨或多晶硅等材料;
(2)步骤(1)完成后,采用湿法腐蚀来替代传统的减薄、CMP工艺完成TSV的露头工艺,具体过程为:如图2所示,首先对衬底背面103采用刻蚀液进行第一阶段刻蚀,在第一阶段的刻蚀过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为4:1,刻蚀至TSV头部202距离衬底背面103的厚度T22为2μm时进入第二阶段抛光;第二阶段抛光过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:3,抛光的主要目的是控制第一阶段刻蚀的均匀性和粗糙度,尽量减小高度差并提高衬底背面103的光滑度,抛光后衬底背面103的粗糙度Ra<5nm;第二阶段抛光后继续采用刻蚀液进行刻蚀,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:10,刻蚀后TSV头部202露出衬底背面103的高度T23为2~20μm;
(3)如图4~图6所示,在衬底背面103制作一层聚合物介质层601,聚合物介质层601采用光敏性聚合物,如光敏BCB(苯并环丁烯)、PI(聚酰亚胺)或PBO(聚苯并噁唑),本实施例中采用BCB;然后采用光刻、曝光、显影在TSV头部202形成刻蚀窗口,然后将聚合物介质层601进行固化;最后通过刻蚀(干法刻蚀或湿法刻蚀)去除TSV头部202的第一绝缘层301和第二绝缘层401,露出扩散阻挡层501;本实施例中BCB的固化过程为:第1步,5分钟内上升到50℃、恒温5分钟;第2步,15分钟内上升到100℃、恒温15分钟;第3步,15分钟内上升到150℃、恒温15分钟;第4步,60分钟内上升到250℃、恒温60分钟;第5步,自然冷却;接着可进行后续工艺,如RDL或电镀solder、bump工艺等等。
实施例二:一种适用于转接板的TSV结构的制备方法,包括以下步骤:
(1)如图1所示,提供衬底101,衬底101为硅片、碳化硅(SiC)或砷化镓(GaAs)等,衬底101具有相对应的衬底正面102和衬底背面103;首先在衬底101上形成TSV深孔201,形成TSV深孔201的方法为深反应离子刻蚀(DRID)、反应离子刻蚀(RIE)或激光(laser)等;该TSV深孔201朝向衬底背面103的一端为TSV头部202,TSV头部202距离衬底背面103的厚度为T21;接着在衬底正面102上沉积第一绝缘层301,第一绝缘层301覆盖衬底正面102和TSV深孔201的侧壁及底壁,第一绝缘层301采用热氧化方式生长二氧化硅,其厚度根据工艺需求而定,第一绝缘层301的厚度保证在湿法刻蚀过程中二氧化硅不能被完全刻蚀(热氧生长的二氧化硅具有非常好的台阶覆盖性,能覆盖DRIE深刻蚀中的锯齿形貌,提高其绝缘性能);然后再在第一绝缘层301表面沉积第二绝缘层401,采用PECVD、SACVD、APCVD等方式沉积TEOS;之后再在第二绝缘层401表面沉积一层或多层扩散阻挡层501,扩散阻挡层501的沉积方法采用CVD、PVD、溅射、原子层沉积技术(ALD)等,材质一般为Ti、TiN;为了在TSV深孔201内填充导电金属,在扩散阻挡层501表面沉积种子层(图中未示出),种子层的沉积方法为PVD,ALD等,材料质为导电类金属材料,如铜、钨等;最后在TSV深孔201中通过电镀等方法填充导电金属,导电金属一般为铜、钨或多晶硅等材料;
(2)步骤(1)完成后,采用湿法腐蚀来替代传统的减薄、CMP工艺完成TSV的露头工艺,具体过程为:如图2所示,首先对衬底背面103采用刻蚀液进行第一阶段刻蚀,在第一阶段的刻蚀过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:3,刻蚀至TSV头部202距离衬底背面103的厚度T22为5μm时进入第二阶段抛光;第二阶段抛光过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:10,抛光的主要目的是控制第一阶段刻蚀的均匀性和粗糙度,尽量减小高度差并提高衬底背面103的光滑度,抛光后衬底背面103的粗糙度Ra<5nm;第二阶段抛光后继续采用刻蚀液进行刻蚀,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:50,刻蚀后TSV头部202露出衬底背面103的高度T2320μm;
(3)如图4~图6所示,在衬底背面103制作一层聚合物介质层601,聚合物介质层601采用光敏性聚合物,如光敏BCB(苯并环丁烯)、PI(聚酰亚胺)或PBO(聚苯并噁唑),本实施例中采用BCB;然后采用光刻、曝光在TSV头部202形成刻蚀窗口,然后将聚合物介质层601进行固化,最后通过刻蚀(干法刻蚀或湿法刻蚀)去除TSV头部202的第一绝缘层301和第二绝缘层401,露出扩散阻挡层501;本实施例中BCB的固化过程为:第1步,5分钟内上升到50℃、恒温5分钟;第2步,15分钟内上升到100℃、恒温15分钟;第3步,15分钟内上升到150℃、恒温15分钟;第4步,60分钟内上升到250℃、恒温60分钟;第5步,自然冷却;接着可进行后续工艺,如RDL或电镀solder、bump工艺等等。
实施例三:一种适用于转接板的TSV结构的制备方法,包括以下步骤:
(1)如图1所示,提供衬底101,衬底101为硅片、碳化硅(SiC)或砷化镓(GaAs)等,衬底101具有相对应的衬底正面102和衬底背面103;首先在衬底101上形成TSV深孔201,形成TSV深孔201的方法为深反应离子刻蚀(DRID)、反应离子刻蚀(RIE)或激光(laser)等;该TSV深孔201朝向衬底背面103的一端为TSV头部202,TSV头部202距离衬底背面103的厚度为T21;接着在衬底正面102上沉积第一绝缘层301,第一绝缘层301覆盖衬底正面102和TSV深孔201的侧壁及底壁,第一绝缘层301采用热氧化方式生长二氧化硅,其厚度根据工艺需求而定,第一绝缘层301的厚度保证在湿法刻蚀过程中二氧化硅不能被完全刻蚀(热氧生长的二氧化硅具有非常好的台阶覆盖性,能覆盖DRIE深刻蚀中的锯齿形貌,提高其绝缘性能);然后再在第一绝缘层301表面沉积第二绝缘层401,采用PECVD、SACVD、APCVD等方式沉积TEOS;之后再在第二绝缘层401表面沉积一层或多层扩散阻挡层501,扩散阻挡层501的沉积方法采用CVD、PVD、溅射、原子层沉积技术(ALD)等,材质一般为Ti、TiN;为了在TSV深孔201内填充导电金属,在扩散阻挡层501表面沉积种子层(图中未示出),种子层的沉积方法为PVD,ALD等,材料质为导电类金属材料,如铜、钨等;最后在TSV深孔201中通过电镀等方法填充导电金属,导电金属一般为铜、钨或多晶硅等材料;
(2)步骤(1)完成后,采用湿法腐蚀来替代传统的减薄、CMP工艺完成TSV的露头工艺,具体过程为:如图2所示,首先对衬底背面103采用刻蚀液进行第一阶段刻蚀,在第一阶段的刻蚀过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:1,刻蚀至TSV头部202距离衬底背面103的厚度T22为4μm时进入第二阶段抛光;第二阶段抛光过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:5,抛光的主要目的是控制第一阶段刻蚀的均匀性和粗糙度,尽量减小高度差并提高衬底背面103的光滑度,抛光后衬底背面103的粗糙度Ra<5nm;第二阶段抛光后继续采用刻蚀液进行刻蚀,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:20,刻蚀后TSV头部202露出衬底背面103的高度T23为10μm;
(3)如图4~图6所示,在衬底背面103制作一层聚合物介质层601,聚合物介质层601采用光敏性聚合物,如光敏BCB(苯并环丁烯)、PI(聚酰亚胺)或PBO(聚苯并噁唑),本实施例中采用BCB;然后采用光刻、曝光在TSV头部202形成刻蚀窗口,然后将聚合物介质层601进行固化,最后通过刻蚀(干法刻蚀或湿法刻蚀)去除TSV头部202的第一绝缘层301和第二绝缘层401,露出扩散阻挡层501;本实施例中BCB的固化过程为:第1步,5分钟内上升到50℃、恒温5分钟;第2步,15分钟内上升到100℃、恒温15分钟;第3步,15分钟内上升到150℃、恒温15分钟;第4步,60分钟内上升到250℃、恒温60分钟;第5步,自然冷却;接着可进行后续工艺,如RDL或电镀solder、bump工艺等等。
本发明所述TSV结构由于热氧生长的二氧化硅具有良好的薄膜特性,如薄膜非常致密,介电常数相对TEOS较小等,其与硅在HNA溶液中的刻蚀选择比非常高,可以保证所需TSV头部露头高度的条件下不被刻蚀液完全刻蚀,因此对TSV深孔内的扩散阻挡层和导电填充层起到了很好的保护作用。同时热氧生长的二氧化硅的台阶覆盖性较好,能覆盖DRIE深刻蚀中的锯齿形貌,提高其绝缘性能;但是,由于热氧生长二氧化硅的速率较慢,其膜层厚度往往不会制备的太厚,为了保证TSV结构的电学可靠性,降低其寄生电容,需要沉积第二层绝缘层。第二层绝缘层可以采用传统的方式制备TEOS绝缘层。而且采用双层绝缘层结构比采用单一的绝缘层结构其寄生电容更小,具有更高的电学可靠性和较低的***损耗。
Claims (4)
1.一种适用于转接板的TSV结构,包括衬底(101),衬底(101)具有相对应的衬底正面(102)和衬底背面(103);其特征是:在所述衬底(101)上设有TSV深孔(201),在TSV深孔(201)的侧壁及底壁上设置第一绝缘层(301),在第一绝缘层(301)表面设置第二绝缘层(401),在第二绝缘层(401)表面设置一层或多层扩散阻挡层(501),在扩散阻挡层(501)表面设置种子层,在TSV深孔(201)中填充导电金属。
2.一种适用于转接板的TSV结构的制备方法,其特征是,包括以下步骤:
(1)提供衬底(101),衬底(101)具有相对应的衬底正面(102)和衬底背面(103);
(2)首先在衬底(101)上刻蚀形成TSV深孔(201),该TSV深孔(201)朝向衬底背面(103)的一端为TSV头部(202);
(3)接着在衬底正面(102)采用热氧化方式生长二氧化硅,得到第一绝缘层(301),第一绝缘层(301)覆盖衬底正面(102)和TSV深孔(201)的侧壁及底壁;然后在第一绝缘层(301)表面采用PECVD、SACVD或APCVD沉积TEOS,得到第二绝缘层(401);之后再在第二绝缘层(401)表面沉积一层或多层扩散阻挡层(501),在扩散阻挡层(501)表面沉积种子层;最后在TSV深孔(201)中填充导电金属。
3.如权利要求2所述的适用于转接板的TSV结构的制备方法,其特征是:还包括TSV结构的露头工艺,具体过程为:
(1)首先对衬底背面(103)采用刻蚀液进行第一阶段刻蚀,在第一阶段的刻蚀过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为4:1~1:3,刻蚀至TSV头部(202)距离衬底背面(103)的厚度为2~5μm时进入第二阶段抛光;第二阶段抛光过程中,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:3~1:10,抛光后衬底背面(103)的粗糙度Ra<5nm;第二阶段抛光后继续采用刻蚀液进行刻蚀,刻蚀液采用氢氟酸和硝酸体系,氢氟酸和硝酸的体积比为1:10~1:50,刻蚀至TSV头部(202)露出衬底背面(103)至所需的高度;
(2)再在衬底背面(103)制作一层聚合物介质层(601),聚合物介质层(601)采用光敏性聚合物,通过光刻、曝光、显影在TSV头部(202)形成刻蚀窗口,然后将聚合物介质层(601)进行固化;最后通过刻蚀去除TSV头部(202)的第一绝缘层(301)和第二绝缘层(401),露出扩散阻挡层(501)。
4.如权利要求2所述的适用于转接板的TSV结构的制备方法,其特征是:所述衬底(101)为硅片、碳化硅(SiC)或砷化镓(GaAs)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310375502.8A CN103426864B (zh) | 2013-08-26 | 2013-08-26 | 适用于转接板的tsv结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310375502.8A CN103426864B (zh) | 2013-08-26 | 2013-08-26 | 适用于转接板的tsv结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103426864A true CN103426864A (zh) | 2013-12-04 |
CN103426864B CN103426864B (zh) | 2016-08-10 |
Family
ID=49651387
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310375502.8A Active CN103426864B (zh) | 2013-08-26 | 2013-08-26 | 适用于转接板的tsv结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103426864B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887231A (zh) * | 2014-04-02 | 2014-06-25 | 华进半导体封装先导技术研发中心有限公司 | 用于tsv背面漏孔及介质层与tsv的自对准工艺 |
CN103943490A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 硅通孔绝缘层制备方法 |
CN105428309A (zh) * | 2015-12-16 | 2016-03-23 | 华进半导体封装先导技术研发中心有限公司 | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 |
CN110858536A (zh) * | 2018-08-24 | 2020-03-03 | 中芯国际集成电路制造(天津)有限公司 | 一种半导体器件的形成方法 |
CN111799177A (zh) * | 2020-07-14 | 2020-10-20 | 通富微电子股份有限公司技术研发分公司 | 半导体器件的制备方法 |
WO2022017255A1 (zh) * | 2020-07-20 | 2022-01-27 | 长鑫存储技术有限公司 | 半导体装置及其制备方法、三维集成电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012020689A1 (ja) * | 2010-08-10 | 2012-02-16 | 国立大学法人東北大学 | 半導体装置の製造方法および半導体装置 |
CN102420210A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 具有硅通孔(tsv)的器件及其形成方法 |
CN103258787A (zh) * | 2012-02-15 | 2013-08-21 | 三星电子株式会社 | 半导体装置的制造方法 |
-
2013
- 2013-08-26 CN CN201310375502.8A patent/CN103426864B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012020689A1 (ja) * | 2010-08-10 | 2012-02-16 | 国立大学法人東北大学 | 半導体装置の製造方法および半導体装置 |
CN103081077A (zh) * | 2010-08-10 | 2013-05-01 | 国立大学法人东北大学 | 半导体装置的制造方法及半导体装置 |
CN102420210A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 具有硅通孔(tsv)的器件及其形成方法 |
CN103258787A (zh) * | 2012-02-15 | 2013-08-21 | 三星电子株式会社 | 半导体装置的制造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103887231A (zh) * | 2014-04-02 | 2014-06-25 | 华进半导体封装先导技术研发中心有限公司 | 用于tsv背面漏孔及介质层与tsv的自对准工艺 |
CN103887231B (zh) * | 2014-04-02 | 2017-02-15 | 华进半导体封装先导技术研发中心有限公司 | 用于tsv背面漏孔及介质层与tsv的自对准工艺 |
CN103943490A (zh) * | 2014-05-08 | 2014-07-23 | 上海华力微电子有限公司 | 硅通孔绝缘层制备方法 |
CN103943490B (zh) * | 2014-05-08 | 2017-01-18 | 上海华力微电子有限公司 | 硅通孔绝缘层制备方法 |
CN105428309A (zh) * | 2015-12-16 | 2016-03-23 | 华进半导体封装先导技术研发中心有限公司 | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 |
CN105428309B (zh) * | 2015-12-16 | 2018-07-06 | 华进半导体封装先导技术研发中心有限公司 | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 |
CN110858536A (zh) * | 2018-08-24 | 2020-03-03 | 中芯国际集成电路制造(天津)有限公司 | 一种半导体器件的形成方法 |
CN111799177A (zh) * | 2020-07-14 | 2020-10-20 | 通富微电子股份有限公司技术研发分公司 | 半导体器件的制备方法 |
CN111799177B (zh) * | 2020-07-14 | 2023-09-29 | 通富微电科技(南通)有限公司 | 半导体器件的制备方法 |
WO2022017255A1 (zh) * | 2020-07-20 | 2022-01-27 | 长鑫存储技术有限公司 | 半导体装置及其制备方法、三维集成电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103426864B (zh) | 2016-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102420210B (zh) | 具有硅通孔(tsv)的器件及其形成方法 | |
CN103426864B (zh) | 适用于转接板的tsv结构及其制备方法 | |
CN111769097B (zh) | 一种用于三维互连的硅通孔结构及其制造方法 | |
CN101483149B (zh) | 一种硅通孔互连结构的制备方法 | |
CN103681390B (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
CN103367285B (zh) | 一种通孔结构及其制作方法 | |
WO2020029096A1 (zh) | 芯片封装结构及其制造方法 | |
CN104952789A (zh) | 一种含高深宽比tsv的转接板的制作方法 | |
CN103346120A (zh) | 一种利用化学刻蚀露出tsv头部的方法及相应器件 | |
CN102376641B (zh) | 铜填充硅通孔的制作方法 | |
CN103280427A (zh) | 一种tsv正面端部互连工艺 | |
US20160343613A1 (en) | THROUGH-DIELECTRIC-VIAS (TDVs) FOR 3D INTEGRATED CIRCUITS IN SILICON | |
CN103199086B (zh) | 具有带屏蔽功能的微流道结构的硅基转接板及其制作方法 | |
CN103560124A (zh) | 一种穿硅通孔(tsv)结构及其制造方法 | |
CN101452907B (zh) | 一种用于三维***级封装的垂直互连过孔及其制备方法 | |
CN104576509B (zh) | 半导体结构及其形成方法 | |
Li et al. | Formation of polymer insulation layer (liner) on through silicon vias (TSV) with high aspect ratio over 5: 1 by direct spin coating | |
CN111769075B (zh) | 一种用于***级封装的tsv无源转接板及其制造方法 | |
CN102496579B (zh) | 一种在转接板上实现电绝缘的方法 | |
CN111883498B (zh) | 一种dram芯片三维集成***及其制备方法 | |
CN105336672A (zh) | 半导体结构及其形成方法 | |
CN104979274B (zh) | 硅通孔形成方法 | |
CN103545292A (zh) | 穿硅通孔(tsv)结构及其制造方法 | |
CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
CN103227158B (zh) | 信号线tsv和地线tsv工艺集成的结构及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |