CN111180388A - 一种无空白区域的晶圆上硅通孔的制作方法 - Google Patents

一种无空白区域的晶圆上硅通孔的制作方法 Download PDF

Info

Publication number
CN111180388A
CN111180388A CN202010183688.7A CN202010183688A CN111180388A CN 111180388 A CN111180388 A CN 111180388A CN 202010183688 A CN202010183688 A CN 202010183688A CN 111180388 A CN111180388 A CN 111180388A
Authority
CN
China
Prior art keywords
silicon oxide
wafer
thickness
etching
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010183688.7A
Other languages
English (en)
Other versions
CN111180388B (zh
Inventor
张宁
吴道伟
严秋成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010183688.7A priority Critical patent/CN111180388B/zh
Publication of CN111180388A publication Critical patent/CN111180388A/zh
Application granted granted Critical
Publication of CN111180388B publication Critical patent/CN111180388B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明一种无空白区域的晶圆上硅通孔的制作方法，包括步骤1，使用刀具或激光去除所述晶圆划片道下方的金属及其它介质层，槽口的深度尺寸大于或等于金属与其它介质层的总厚度尺寸；步骤2，在步骤1得到的晶圆表面沉积一层氧化硅，氧化硅层的厚度尺寸与划片道和开槽的总深度尺寸满足如下关系，D1‑D2＝‑3～6μm，其中D1为氧化硅层的厚度尺寸，D2为划片道和开槽的总深度尺寸；步骤3，先使氧化硅层的表面平坦，再将TSV区域露出，最后按照设定的尺寸依次进行氧化硅和TSV的刻蚀。本发明避免了采用传统光刻、刻蚀工艺去除金属及表面其它介质层的繁琐，为无空白区域的晶圆上制作TSV提供了一种简单的解决方案。

Description

一种无空白区域的晶圆上硅通孔的制作方法
技术领域
本发明属于微电子封装与3D IC交叉技术领域，具体为一种无空白区域的晶圆上硅通孔的制作方法。
背景技术
随着电子和半导体器件封装的小型化、集成化与高密度化，以及三维封装技术的不断发展，硅通孔技术也逐步走出实验室，进入市场。
现有技术在晶圆上制作通孔或盲孔时，先在晶圆空白区域通过等离子体刻蚀成型，然后进行其它后续制程，但是对于无空白区域的晶圆，硅通孔(简写为TSV)制作前则需通过涂胶、曝光、显影、刻蚀等繁琐的步骤将所选择区域表面(即划片道)的金属及介质层去掉，再进行后续制程，该方法对设备和材料的要求很高，另外，刻蚀时采用的等离子体对金属的刻蚀速率较慢，效率较低。
发明内容
针对现有技术中存在的问题，本发明提供一种无空白区域的晶圆上硅通孔的制作方法，过程简单、节约成本，可将划片道下方的金属及其它介质层快速去除，实现了在无空白区域的晶圆上制作硅通孔。
本发明是通过以下技术方案来实现：
一种无空白区域的晶圆上硅通孔的制作方法，包括如下步骤，
步骤1，使用刀具或激光去除所述晶圆划片道下方的金属及其它介质层，槽口的深度尺寸大于或等于金属与其它介质层的总厚度尺寸；
步骤2，在步骤1得到的晶圆表面沉积一层氧化硅，氧化硅层的厚度尺寸与划片道和开槽的总深度尺寸满足如下关系，
D1-D2＝-3～6μm，其中D1为氧化硅层的厚度尺寸，D2为划片道和开槽的总深度尺寸；
步骤3，先使氧化硅层的表面平坦，再将TSV区域露出，最后按照设定的尺寸依次进行氧化硅和TSV的刻蚀，完成硅通孔的制作。
优选的，步骤1中，当使用刀具进行开槽时，切割速度为5～10mm/s；当使用激光进行开槽时，激光能量为2～3.5W。
优选的，步骤1中，去除金属及其它介质层的厚度比金属与其它介质层的厚度大0.5～5μm。
优选的，步骤2中，通过等离子体增强化学气相沉积工艺或次常压化学汽相沉积工艺在步骤1得到的晶圆表面沉积氧化硅层。
优选的，步骤3通过化学机械抛光使氧化硅层的表面平坦。
优选的，步骤3中，通过光刻工艺将TSV区域露出，其中采用的光刻胶型号为AZ4620，光刻胶的厚度为5～20μm。
优选的，步骤3中，氧化硅的刻蚀厚度为表面平坦后氧化硅层剩余的厚度，具体刻蚀工艺为干法刻蚀，温度为5～30℃，压力为20～60mToor。
进一步，干法刻蚀采用的刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％。
优选的，步骤3中，TSV的刻蚀采用等离子体干法，温度为-10～30℃，压强为10～50mToor。
进一步，等离子体干法刻蚀采用的刻蚀气体为SF6和C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％。
与现有技术相比，本发明具有以下有益的技术效果：
本发明对于无空白区域的晶圆，采用刀具或者激光方式去除划片道下方的金属及表面其它介质层，然后沉积氧化硅再对氧化硅进行表面平坦化处理后即可进行后续的TSV区域露出、氧化硅和TSV的刻蚀制作，避免了采用传统光刻、刻蚀工艺去除金属及表面其它介质层的繁琐，划片道下方的金属及表面其它介质层的去除无需光刻板的制作，成本低，为无空白区域的晶圆上制作TSV提供了一种简单的解决方案。
附图说明
图1为晶圆中PAD和划片槽的结构示意图。
图2为本发明所述方法中去除划片道下方金属及其它介质层的示意图。
图3为本发明所述方法中沉积氧化硅的示意图。
图4为本发明所述方法中CMP表面平坦化的示意图。
图5为本发明所述方法中光刻的示意图。
图6为本发明所述方法中氧化硅和硅刻蚀的示意图。
其中：1-晶圆，2-PAD，3-金属及其它介质层，4-划片道，5-氧化硅层，6-光刻胶，7-硅通孔。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种无空白区域的晶圆上硅通孔的制作方法，该晶圆如图1所示，其表面包括PAD区域和划片道区域以及划片道区域下方的金属和其它介质层；
步骤1，通过刀具划片或激光烧灼将晶圆划片道下方的金属及其它介质层去除，做开槽处理，划片道下方的金属层及其它介质层厚度一般为3～20μm，去除厚度比晶圆实际划片道下方的金属及其它介质层厚度多0.5～5μm，划片道的凹槽深度和宽度一般都是一定的；
当使用刀具划片时，刀具开槽时切割速度为5～10mm/s，当使用激光时，激光开槽时激光能量为2～3.5W；
步骤2，通过等离子体增强化学气相沉积工艺(简写为PECVD)或次常压化学汽相沉积(简写为SACVD)工艺在步骤1得到的晶圆的表面沉积一层SiO2，此处SiO2厚度可根据实际工艺进行调整，SiO2膜层厚度D1与划片道和开槽的总深度D2的差值d＝D1-D2＝-3～6μm，即D1可以小于D2，但最好是D1大于D2，这样能覆盖划片道去除金属和其它介质层后留下的整个凹槽，为后续平坦化后再布线工艺、图形化或者其它制程做准备；
步骤3，通过化学机械抛光(简写为CMP)去除表面部分的SiO2，使表面平坦且均为SiO2材料；
步骤4，孔图形光刻，通过光刻工艺，即依次涂胶、曝光和显影，将TSV区域露出，其中光刻过程采用的光刻胶型号为AZ4620，光刻胶的厚度为5～20μm；之后依次进行氧化硅和TSV的刻蚀；
氧化硅刻蚀的厚度为CMP后氧化硅剩余的厚度，具体刻蚀工艺为干法刻蚀，温度可选为5～30℃，压力为20～60mToor，刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％；
TSV直径一般为5～30μm，TSV深度为25～300μm，TSV的刻蚀为等离子体干法刻蚀，刻蚀气体可以是SF6和C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％；温度在-10～30℃内可选，工艺压强可选为10～50mToor。
之后可根据TSV结构及工艺需求，对步骤4得到的制作完成的晶圆进行TSV填充、背面减薄以及形成再布线层。
具体地，作为一个例子，本发明的一种无空白区域的晶圆上TSV制作的前处理方法，包括以下步骤：
步骤1，通过刀具划片去除无空白区域的晶圆划片道下方的金属及其它介质层结构，切割速度为8mm/s，金属层及其它介质层厚度为4.5μm，宽75μm；
加上PAD的凹槽深度，该结构深5.5μm，为了保证划片道下方的金属及其它介质层去除完全，采用刀具开槽时控制开槽尺寸为：深6μm，宽80μm；
如图2所示；本实施例中金属材料为铜，其它介质层材料为氧化硅和氮化硅，在其它实施例中，划片道金属也可为其它金属，如铝、钨，介质层材料也可为其它，如碳化硅或氮氧化硅；
步骤2，在步骤1得到的圆片表面沉积7μm厚的氧化硅，将去除金属及其它介质层后与划片道形成的整个凹槽填平，如图3所示；
步骤3，通过CMP工艺将表面氧化硅平坦化，去除6.1的微米氧化硅，保证表面平坦且均为SiO2材料，如图4所示；
步骤4，为刻蚀氧化硅，通过光刻工艺将所要刻蚀区域图形露出，采用型号为AZ4620的光刻胶，光刻胶厚度为10μm，然后进行厚度为0.9μm的氧化硅刻蚀，以及直径为30μm、深宽比为5:1的硅孔刻蚀，深即深度，宽即直径，得到TSV形貌，如图5、图6所示；
其中，干法刻蚀氧化硅时，温度选为10℃，压力为40mToor，刻蚀气体为C4F8和Ar的混合气体，它们的体积占比分别为30％和70％；等离子体干法刻蚀TSV时，刻蚀气体是SF6和C4F8，它们的体积占比分别为60％和40％；温度为20℃，工艺压强为30mToor；
另外，在其它实施例中，刻蚀前掩模材料也可为其它型号的正性光刻胶，如AZ6130，或者负性光刻胶，至此完成了TSV的制作。
之后可在该TSV孔中填充金属，并将晶圆背面减薄后通过再布线层将电极引出。

Claims (10)

1.一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，包括如下步骤，
步骤1，使用刀具或激光去除所述晶圆划片道下方的金属及其它介质层，槽口的深度尺寸大于或等于金属与其它介质层的总厚度尺寸；
步骤2，在步骤1得到的晶圆表面沉积一层氧化硅，氧化硅层的厚度尺寸与划片道和开槽的总深度尺寸满足如下关系，
D1-D2＝-3～6μm，其中D1为氧化硅层的厚度尺寸，D2为划片道和开槽的总深度尺寸；
步骤3，先使氧化硅层的表面平坦，再将TSV区域露出，最后按照设定的尺寸依次进行氧化硅和TSV的刻蚀，完成硅通孔的制作。
2.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤1中，当使用刀具进行开槽时，切割速度为5～10mm/s；当使用激光进行开槽时，激光能量为2～3.5W。
3.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤1中，去除金属及其它介质层的厚度比金属与其它介质层的厚度大0.5～5μm。
4.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤2中，通过等离子体增强化学气相沉积工艺或次常压化学汽相沉积工艺在步骤1得到的晶圆表面沉积氧化硅层。
5.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤3通过化学机械抛光使氧化硅层的表面平坦。
6.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤3中，通过光刻工艺将TSV区域露出，其中采用的光刻胶型号为AZ4620，光刻胶的厚度为5～20μm。
7.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤3中，氧化硅的刻蚀厚度为表面平坦后氧化硅层剩余的厚度，具体刻蚀工艺为干法刻蚀，温度为5～30℃，压力为20～60mToor。
8.根据权利要求7所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，干法刻蚀采用的刻蚀气体为C4F8和Ar的混合气体，C4F8和Ar的体积占比分别为25％～35％和65％～75％。
9.根据权利要求1所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，步骤3中，TSV的刻蚀采用等离子体干法，温度为-10～30℃，压强为10～50mToor。
10.根据权利要求9所述的一种无空白区域的晶圆上硅通孔的制作方法，其特征在于，等离子体干法刻蚀采用的刻蚀气体为SF6和C4F8，SF6和C4F8的体积占比分别为55％～70％和30％～45％。
CN202010183688.7A 2020-03-16 2020-03-16 一种无空白区域的晶圆上硅通孔的制作方法 Active CN111180388B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010183688.7A CN111180388B (zh) 2020-03-16 2020-03-16 一种无空白区域的晶圆上硅通孔的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010183688.7A CN111180388B (zh) 2020-03-16 2020-03-16 一种无空白区域的晶圆上硅通孔的制作方法

Publications (2)

Publication Number Publication Date
CN111180388A true CN111180388A (zh) 2020-05-19
CN111180388B CN111180388B (zh) 2021-11-30

Family

ID=70658546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010183688.7A Active CN111180388B (zh) 2020-03-16 2020-03-16 一种无空白区域的晶圆上硅通孔的制作方法

Country Status (1)

Country Link
CN (1) CN111180388B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637656A (zh) * 2011-02-11 2012-08-15 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN105428309A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN105470147A (zh) * 2015-12-16 2016-04-06 华进半导体封装先导技术研发中心有限公司 采用cmp工艺制作转接板的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102637656A (zh) * 2011-02-11 2012-08-15 中国科学院微电子研究所 穿硅通孔结构及其形成方法
CN105428309A (zh) * 2015-12-16 2016-03-23 华进半导体封装先导技术研发中心有限公司 Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法
CN105470147A (zh) * 2015-12-16 2016-04-06 华进半导体封装先导技术研发中心有限公司 采用cmp工艺制作转接板的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410175A (zh) * 2021-06-15 2021-09-17 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN113410175B (zh) * 2021-06-15 2023-06-02 西安微电子技术研究所 一种tsv导电通孔结构制备方法

Also Published As

Publication number Publication date
CN111180388B (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
EP0545263B1 (en) Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US20020048959A1 (en) Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow
CN101320706B (zh) 形成多层半导体结构与其双层镶嵌凹陷的方法
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
EP0792513A1 (en) Damascene process for reduced feature size
CN111689460B (zh) 一种微***模组中硅空腔下tsv地互联孔结构的制作方法
CN101599455A (zh) 集成电路形成方法
JPH11168105A (ja) 半導体集積回路の製造方法
CN114446876B (zh) 晶圆切割方法
CN111180388B (zh) 一种无空白区域的晶圆上硅通孔的制作方法
KR101398084B1 (ko) 집적 반도체 구조 형성 방법들 및 구조들
EP1107308A1 (en) Methods for fabricating a multilevel interconnection for an integrated circuit device utilizing a selective overlayer
CN102903670A (zh) 低成本tsv立体集成工艺方法
JP2002093778A (ja) 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
CN113410175A (zh) 一种tsv导电通孔结构制备方法
CN102956543B (zh) 一种硅通孔的制作方法
JP2009032872A (ja) 半導体装置の製造方法
WO2023035717A1 (zh) 一种半导体器件及其制备方法
JP2000012538A (ja) 半導体装置の製造方法
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
CN112309835B (zh) 半导体结构及其形成方法
JP3257511B2 (ja) ポリッシュ工程を備えた半導体装置の製造方法
Xiao et al. Dry processes to form fine features on advanced substrates
CN114300413A (zh) 半导体封装结构的加工方法和半导体封装结构
JPH05182885A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230607

Address after: Room 628, 1st Floor, Zone C, Building 24, Science and Technology Innovation Park, Gangwan 1, Jintang Road, Tangjiawan Town, High tech Zone, Zhuhai City, Guangdong Province, 519080 (centralized office area)

Patentee after: Zhuhai Tiancheng Advanced Semiconductor Technology Co.,Ltd.

Address before: No. 198, Taibai South Road, Yanta District, Xi'an City, Shaanxi Province

Patentee before: XI'AN MICROELECTRONICS TECHNOLOGY INSTITUTE