CN105470146B - 采用cmp工艺制作大通孔晶圆转接板的方法 - Google Patents
采用cmp工艺制作大通孔晶圆转接板的方法 Download PDFInfo
- Publication number
- CN105470146B CN105470146B CN201510942778.9A CN201510942778A CN105470146B CN 105470146 B CN105470146 B CN 105470146B CN 201510942778 A CN201510942778 A CN 201510942778A CN 105470146 B CN105470146 B CN 105470146B
- Authority
- CN
- China
- Prior art keywords
- wafer
- rdl
- tsv
- insulating layer
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本发明涉及一种采用CMP工艺制作大通孔晶圆转接板的方法，包括以下步骤：（1）在晶圆背面通过光刻工艺制作出RDL走线图形，得到RDL区域；再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔；（2）晶圆的背面沉积绝缘层，绝缘层覆盖晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部；然后在晶圆背面的绝缘层上制作金属薄膜；（3）采用CMP工艺研磨晶圆背面直到露出绝缘层，使RDL区域的金属薄膜与晶圆背面的绝缘层平齐，从而在RDL区域形成RDL线路；最后采用TSV背部露头工艺使TSV孔的底部开口露出来。本发明避免了先开TSV孔后进行光刻的工艺流程，使TSV转接板工艺更加可靠，降低成本。
Description
技术领域
本发明涉及一种采用CMP工艺制作大通孔晶圆转接板的方法，属于半导体技术领域。
背景技术
随着半导体技术的发展，集成电路的特征尺寸不断缩小，器件互连密度不断提高。传统的二维封装已经不能满足业界的需求，因此基于TSV垂直互连的转接板封装方式以其短距离互连，高密度集成以及低成本的关键技术优势，逐渐引领了封装技术发展的趋势。
TSV转接板技术主要工艺是在转接板的正面开TSV，再布线和植球。有的技术则直接利用TSV做通道，可以作为MEMS或者微流控器件的物质传输通道。并且在光通信领域，该大通孔的TSV通道则可以实现从晶圆背面***光纤，从而把光信号引入到晶圆正面的功能。转接板通孔的直径很大，孔侧壁几乎垂直，后续的光刻涂胶会发生侧壁光刻胶脱落，孔底部曝光显影等不能保证效果，对最后的去胶清洗等工艺也较为不利。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有半导体封装中存在的TSV转接板上开大通孔的TSV通道，后续光刻涂胶发生侧壁光刻胶脱落、孔底部曝光显影不能保证效果的问题，提出了本发明。
本发明的目的是克服现有技术中存在的不足，提供一种采用CMP工艺制作大通孔晶圆转接板的方法，避免了先开TSV孔后进行光刻的工艺流程，使TSV转接板工艺更加可靠，降低成本。
按照本发明提供的技术方案，所述采用CMP工艺制作大通孔晶圆转接板的方法，包括以下步骤：
（1）在晶圆背面通过光刻工艺制作出RDL走线图形，得到RDL区域；再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔；
（2）晶圆的背面沉积绝缘层，绝缘层覆盖晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部；然后在晶圆背面的绝缘层上制作金属薄膜；
（3）采用CMP工艺研磨晶圆背面直到露出绝缘层，使RDL区域的金属薄膜与晶圆背面的绝缘层平齐，从而在RDL区域形成RDL线路；最后采用TSV背部露头工艺使TSV孔的底部开口露出来。
进一步的，所述步骤（1）具体采用以下工艺：
步骤1-1、在晶圆的背面涂光刻胶，经曝光显影露出RDL区域的开口图形，再通过干法刻蚀或者湿法腐蚀工艺在RDL区域的开口图形处对晶圆背面进行刻蚀形成RDL区域；
步骤1-2、在制作好RDL区域的晶圆背面涂光刻胶，经曝光显影露出TSV孔开口图形；
步骤1-3、在TSV开口图形处对晶圆的背面进行干法刻蚀，形成TSV孔；
步骤1-4、去除晶圆背面的光刻胶，并对晶圆的背面和TSV孔进行清洗。
进一步的，所述步骤1-1中，RDL区域的刻蚀深度为100nm~ 30μm。
进一步的，所述TSV孔的开口宽度为10nm~5mm，深度为100nm~500μm。
进一步的，所述步骤（2）具体采用以下工艺：
步骤2-1、在晶圆背面沉积绝缘层，使绝缘层覆盖在晶圆的背面、RDL区域的侧壁和底部、以及TSV孔的侧壁和底部；晶圆背面绝缘层厚度为50nm~5μm，TSV孔底部绝缘层厚度为100nm~2μm；
步骤2-2、在晶圆背面沉积金属薄膜，金属薄膜覆盖晶圆背面的绝缘层。
进一步的，在所述步骤2-2之后还包括沉积一层绝缘层的步骤。
进一步的，所述步骤（3）具体采用以下工艺：
步骤3-1、对晶圆背面进行CMP工艺，磨去所有凸出的绝缘层和金属薄膜，露出与晶圆接触的绝缘层，在RDL区域形成RDL线路；
步骤3-2、做完晶圆的背面工艺后，对晶圆的正面进行减薄，通过刻蚀工艺使TSV孔的底部露出，减薄后晶圆厚度为100nm~500μm；然后对露出的TSV孔底部进行刻蚀或者直接研磨，或者覆盖绝缘层后再研磨，最终打开TSV孔的底部，使TSV孔底部畅通，形成底部开口。
进一步的，还包括制作多层RDL线路：在步骤（3）得到的晶圆背面沉积绝缘层，经光刻工艺制作RDL区域后再进行TSV孔的刻蚀；接着制作金属薄膜后采用CMP工艺研磨露出绝缘层。
所述采用CMP工艺制作大通孔晶圆转接板的方法，包括以下步骤：
（1）在晶圆背面通过光刻工艺制作出RDL走线图形，得到RDL区域；再经光刻工艺制作出TSV孔开口图形，在TSV孔开口图形刻蚀出TSV孔；
（2）所述晶圆采用高阻硅，在刻蚀TSV孔后的晶圆背面制作金属薄膜；
（3）采用CMP工艺研磨晶圆背面直到露出晶圆的背面，使RDL区域的金属薄膜与晶圆背面平齐，从而在RDL区域形成RDL线路；最后采用TSV背部露头工艺使TSV孔的底部开口露出来。
本发明所述的采用CMP工艺制作大通孔晶圆转接板的方法，利用CMP（化学机械研磨）技术，先制作表面布线，最后开TSV槽，避免了先开TSV后进行光刻的工艺流程，使TSV转接板工艺变可靠，成本降低。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。其中：图1-1～图11为本发明所述制作过程的示意图，其中：
图1-1为在晶圆背面制作RDL区域的示意图。
图1-2为图1-1的俯视图。
图2-1为制作TSV开口图形的示意图。
图2-2为去除光刻胶后图2-1的俯视图。
图3为制作TSV孔的示意图。
图4为去除晶圆背面光刻胶的示意图。
图5为晶圆背面沉积绝缘层的示意图。
图6为在晶圆背面制作金属薄膜的示意图。
图7为对晶圆背面进行CMP工艺的示意图。
图8为对晶圆的正面进行减薄打开TSV孔底部开口的示意图。
图9为两层RDL线路的示意图。
图10为TSV孔与RDL线路不相连的结构示意图。
图11为TSV孔与RDL线路不相连的两层RDL线路结构的示意图。
图中序号：晶圆1、RDL区域2、TSV孔开口图形3、TSV孔4、绝缘层5、金属层6。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施例，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实施制作中应包含长度、宽度及深度的三维空间尺寸。
另，本发明中提出的术语“背面”、“正面”、“侧壁”或“底中”以及“表面”等指示方位或位置关系为基于附图所示的方位或位置关系，基于此种理解，若针对特定部件或组件“面”或“侧”的减薄或增厚，亦可以指代基于此特定部件或组件“面”或“侧”的延伸，而不是要求本发明必须以特定的方位构造和操作，因此不理解为对本发明的限制。
实施例一：一种采用CMP工艺制作大通孔晶圆转接板的方法，包括以下步骤：
（1）在晶圆1背面通过光刻工艺制作出RDL区域2，即RDL走线图形；再经光刻工艺制作出TSV孔开口图形3，在TSV孔开口图形3刻蚀出TSV孔4；具体采用以下步骤：
步骤1-1、如图1-1、图1-2所示，在晶圆1背面制作RDL区域2：在晶圆1的背面涂光刻胶，光刻胶覆盖晶圆1的背面，经曝光显影露出RDL区域2的开口图形，RDL区域2包括焊盘、走线、以及连接TSV孔的区域；再通过干法刻蚀或者湿法腐蚀等工艺在RDL区域2的开口图形处对晶圆1背面进行刻蚀形成RDL区域2，刻蚀深度为100nm~ 30μm；所述RDL区域2可以包括TSV孔区域，也可以包括RDL引线区域以及与后续TSV孔区域相连的区域，或者与TSV孔区域不连接；
步骤1-2、如图2-1所示，制作TSV孔开口图形：在制作好RDL区域2的晶圆1背面涂光刻胶，经曝光显影露出TSV孔开口图形3，TSV孔开口图形3的位置可以如图2-2所示与RDL区域2不相连接，或者位于RDL区域2边缘，通过走线连接TSV孔，或者TSV孔区域直接在RDL区域2的内部；
步骤1-3、如图3所示，在TSV开口图形3处对晶圆1的背面进行干法刻蚀，形成TSV孔4，TSV孔4的开口宽度为10nm~5mm，深度为100nm~500μm ；所述TSV孔4横截面可以是圆形、方形、梯形、三角形或其它多边形，TSV孔4的侧壁可以是垂直的，也可以是坡面；
步骤1-4、如图4所示，去除晶圆1背面的光刻胶，并对晶圆1的背面和TSV孔4进行清洗，使这些区域没有有机物残留。
（2）晶圆1的背面沉积绝缘层5，绝缘层5覆盖晶圆1的背面、RDL区域2的侧壁和底部、以及TSV孔4的侧壁和底部；然后在晶圆1背面的绝缘层5上制作金属薄膜6；具体采用以下步骤：
步骤2-1、如图5所示，在晶圆1背面沉积绝缘层5，使绝缘层5覆盖在晶圆1的背面、RDL区域2的侧壁和底部、以及TSV孔4的侧壁和底部；所述的绝缘层5可以是气相法沉积的氧化硅、氮化硅等无机氧化物，也可以是电镀光阻、喷胶工艺光阻等有机物，它们的主要作用是隔离晶圆背部，起到绝缘的作用；此处的绝缘层5由于TSV孔4的底部较难沉积，因此会出现孔底绝缘层厚度较小，表面较大的趋势；高阻硅可以不用沉积绝缘层；最终晶圆1背面绝缘层5厚度为50nm~5μm，TSV孔4底部绝缘层5厚度为100nm~2μm；
步骤2-2、如图6所示，在晶圆1背面沉积金属薄膜6，金属薄膜6覆盖晶圆1背面的绝缘层5；所述沉积金属薄膜6的工艺包括PVD种子层以及后续的电镀或者化镀工艺等；种子层可以是钛铜金属，也可以铝；电镀或化镀金属可以是铜，也可以是锡，镍，钯，金等；沉积金属薄膜6步骤做完后如果需要保护金属线路，还可以在线路上面再沉积一层绝缘层，如二氧化硅等。
（3）采用CMP工艺研磨晶圆1背面直到露出绝缘层5，使RDL区域2的金属薄膜6与晶圆1背面的绝缘层5平齐，从而在RDL区域2形成RDL线路，清洗晶圆背面；最后采用TSV背部露头工艺使TSV孔4的底部开口露出来；具体采用以下步骤：
步骤3-1、如图7所示，对晶圆1背面进行CMP工艺，磨去所有凸出的绝缘层5和金属薄膜6，露出与晶圆1接触的绝缘层5；此时RDL区域2和TSV孔4因为低于晶圆1背面的表面，因此不能被CMP工艺移除，形成了导通的RDL线路；清洗晶圆1背面，晶圆1背面露出的焊盘可以直接做焊盘，也可以化镀镍金后再做焊盘；也可以直接后续做植球工艺，或者先化镀镍金等保护住RDL线路和焊盘，再进行植球工艺；
步骤3-2、如图8所示，做完晶圆1的背面工艺后，对晶圆1的正面进行减薄，通过刻蚀工艺使TSV孔4的底部露出，减薄后晶圆1厚度为100nm~500μm；然后对露出的TSV孔4底部进行刻蚀或者直接研磨，或者覆盖绝缘层后再研磨，最终打开TSV孔4的底部，使TSV孔4底部畅通，形成底部开口。
本发明所述的RDL线路可以是一层，也可以是多层，但都是先刻蚀形成RDL区域后再进行TSV孔的刻蚀；如图9所示为两层RDL线路的示意图。
如图10所示，本发明的TSV孔4可以RDL走线或者焊盘完全不连；如图8所示，为TSV孔4与RDL线路相连的示意图。如图11为两层RDL线路的示意图，图11中RDL线路与TSV孔4不相连。如图9所示，为两层RDL线路的示意图，图9中RDL线路与TSV孔4相连接。
本发明的各实施方式中提到的有关于步骤的标号，仅仅是为了描述的方便，而没有实质上先后顺序的联系。只要能够实现本发明的发明目的，各具体实施方式中的不同步骤，可以进行不同先后顺序的组合。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (3)
1.一种采用CMP工艺制作大通孔晶圆转接板的方法，其特征是，包括以下步骤：
（1）在晶圆（1）背面通过光刻工艺制作出RDL走线图形，得到RDL区域（2）；再经光刻工艺制作出TSV孔开口图形（3），在TSV孔开口图形（3）刻蚀出TSV孔（4）；
所述步骤（1）具体采用以下工艺：
步骤1-1、在晶圆（1）的背面涂光刻胶，经曝光显影露出RDL区域（2）的开口图形，再通过干法刻蚀或者湿法腐蚀工艺在RDL区域（2）的开口图形处对晶圆（1）背面进行刻蚀形成RDL区域（2）；
步骤1-2、在制作好RDL区域（2）的晶圆（1）背面涂光刻胶，经曝光显影露出TSV孔开口图形（3）；
步骤1-3、在TSV开口图形（3）处对晶圆（1）的背面进行干法刻蚀，形成TSV孔（4）；
步骤1-4、去除晶圆（1）背面的光刻胶，并对晶圆（1）的背面和TSV孔（4）进行清洗；
（2）晶圆（1）的背面沉积绝缘层（5），绝缘层（5）覆盖晶圆（1）的背面、RDL区域（2）的侧壁和底部、以及TSV孔（4）的侧壁和底部；然后在晶圆（1）背面的绝缘层（5）上制作金属薄膜（6）；
（3）采用CMP工艺研磨晶圆（1）背面直到露出绝缘层（5），使RDL区域（2）的金属薄膜（6）与晶圆（1）背面的绝缘层（5）平齐，从而在RDL区域（2）形成RDL线路；最后采用TSV背部露头工艺使TSV孔（4）的底部开口露出来；
所述步骤1-1中，RDL区域（2）的刻蚀深度为100nm~ 30μm；
所述TSV孔（4）的开口宽度为5mm，深度为100nm~500μm；
所述步骤（2）具体采用以下工艺：
步骤2-1、在晶圆（1）背面沉积绝缘层（5），使绝缘层（5）覆盖在晶圆（1）的背面、RDL区域（2）的侧壁和底部、以及TSV孔（4）的侧壁和底部；晶圆（1）背面绝缘层（5）厚度为50nm~5μm，TSV孔（4）底部绝缘层（5）厚度为100nm~2μm；
步骤2-2、在晶圆（1）背面沉积金属薄膜（6），金属薄膜（6）覆盖晶圆（1）背面的绝缘层（5）；所述金属薄膜（6）未完全填充TSV孔。
2.如权利要求1所述的采用CMP工艺制作大通孔晶圆转接板的方法，其特征是：所述步骤（3）具体采用以下工艺：
步骤3-1、对晶圆（1）背面进行CMP工艺，磨去所有凸出的绝缘层（5）和金属薄膜（6），露出与晶圆（1）接触的绝缘层（5），在RDL区域（2）形成RDL线路；
步骤3-2、做完晶圆（1）的背面工艺后，对晶圆（1）的正面进行减薄，通过刻蚀工艺使TSV孔（4）的底部露出，减薄后晶圆（1）厚度为100nm~500μm；然后对露出的TSV孔（4）底部进行刻蚀或者直接研磨，或者覆盖绝缘层后再研磨，最终打开TSV孔（4）的底部，使TSV孔（4）底部畅通，形成底部开口。
3.如权利要求1所述的采用CMP工艺制作大通孔晶圆转接板的方法，其特征是：还包括制作多层RDL线路：在步骤（3）得到的晶圆背面沉积绝缘层，经光刻工艺制作RDL区域后再进行TSV孔的刻蚀；接着制作金属薄膜后采用CMP工艺研磨露出绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510942778.9A CN105470146B (zh) | 2015-12-16 | 2015-12-16 | 采用cmp工艺制作大通孔晶圆转接板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510942778.9A CN105470146B (zh) | 2015-12-16 | 2015-12-16 | 采用cmp工艺制作大通孔晶圆转接板的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105470146A CN105470146A (zh) | 2016-04-06 |
| CN105470146B true CN105470146B (zh) | 2018-08-10 |
Family
ID=55607721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510942778.9A Active CN105470146B (zh) | 2015-12-16 | 2015-12-16 | 采用cmp工艺制作大通孔晶圆转接板的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105470146B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108511327B (zh) * | 2018-05-09 | 2020-05-22 | 中国电子科技集团公司第三十八研究所 | 一种无需临时键合的超薄硅转接板的制作方法 |
| CN108766908B (zh) * | 2018-05-21 | 2020-12-15 | 徐丹 | 一种晶圆离子注入方法 |
| CN108983374B (zh) * | 2018-08-08 | 2020-04-14 | 华进半导体封装先导技术研发中心有限公司 | 一种光模块封装结构及制作方法 |
| CN112169851B (zh) * | 2020-10-13 | 2022-03-29 | 中国科学院微电子研究所 | 一种微流道入口盖板及其制备和使用方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5501586B2 (ja) * | 2008-08-22 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN102386129A (zh) * | 2011-08-15 | 2012-03-21 | 中国科学院微电子研究所 | 同时制备垂直导通孔和第一层再布线层的方法 |
| CN103700617B (zh) * | 2013-11-04 | 2016-01-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 基于soi衬底高可靠性的tsv工艺方法 |
| CN104600026A (zh) * | 2015-01-30 | 2015-05-06 | 华进半导体封装先导技术研发中心有限公司 | Cis产品tsv孔底部pad表面绝缘层的刻蚀方法 |
-
2015
- 2015-12-16 CN CN201510942778.9A patent/CN105470146B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105470146A (zh) | 2016-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470146B (zh) | 采用cmp工艺制作大通孔晶圆转接板的方法 | |
| US7081408B2 (en) | Method of creating a tapered via using a receding mask and resulting structure | |
| JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層 | |
| US9478480B2 (en) | Alignment mark and method of formation | |
| JP3992762B2 (ja) | 集積回路の製造方法 | |
| US8653648B2 (en) | Zigzag pattern for TSV copper adhesion | |
| CN103681390B (zh) | 一种基于tsv工艺的晶圆级硅基板制备方法 | |
| US20100244247A1 (en) | Via structure and via etching process of forming the same | |
| US20120306084A1 (en) | Semiconductor Constructions Having Through-Substrate Interconnects, and Methods of Forming Through-Substrate Interconnects | |
| US20120273917A1 (en) | High Voltage Resistance Coupling Structure | |
| CN101246847A (zh) | 互连结构及其制作方法 | |
| CN105428309B (zh) | Tsv通孔的制作工艺方法及多种孔深的盲孔或tsv通孔的制作工艺方法 | |
| JP2002050684A (ja) | デュアルダマシン配線構造の半導体素子及びその製造方法 | |
| CN105405781A (zh) | 采用cmp工艺制作晶圆级封装背部引线的方法 | |
| CN103377984A (zh) | 硅通孔背面导通的制造工艺方法 | |
| CN113410175A (zh) | 一种tsv导电通孔结构制备方法 | |
| CN105470147B (zh) | 采用cmp工艺制作转接板的方法 | |
| US11776849B2 (en) | Through silicon via fabrication | |
| CN116169023A (zh) | 台阶金属结构及硅光子器件结构的制备方法 | |
| CN105428310A (zh) | Tsv孔的制作方法 | |
| CN110491831B (zh) | 一种制作通孔的方法及制得的器件 | |
| CN105405821A (zh) | 一种晶圆级tsv封装结构及封装工艺 | |
| CN111383913A (zh) | 一种刻蚀方法 | |
| TW548789B (en) | Method of forming metal line | |
| FR3009128A1 (fr) | Procede de realisation d'un plot conducteur sur un element conducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |