CN104835466A - 扫描驱动电路、阵列基板、显示装置及驱动方法 - Google Patents

Abstract

本发明公开了一种扫描驱动电路及其驱动方法、阵列基板、显示装置，其中的扫描驱动电路包括若干个输出端，还包括：多级移位寄存器单元，多级移位寄存器单元用于在至少一个第一时钟信号的驱动下逐级输出脉冲信号；与多级移位寄存器单元一一相连的多级开关单元，开关单元包括至少两个开关元件；其中，任意一个开关元件的第一端连接至少两个第二时钟信号中的一个，第二端连接扫描驱动电路的一个输出端，第三端连接与该开关元件所在的开关单元相连的移位寄存器单元；开关元件用于在第三端接收到脉冲信号时导通第一端与第二端；第一时钟信号的周期大于第二时钟信号的周期。本发明可以解决现有的扫描驱动电路的输出信号时序单一而更改成本高的技术问题。

Description

扫描驱动电路、阵列基板、显示装置及驱动方法

技术领域

本发明涉及液晶显示领域，具体涉及一种扫描驱动电路、阵列基板、显示装置及驱动方法。

背景技术

现有的GOA(Gate Driver On Array，阵列基板行驱动)技术通过将扫描驱动电路制作在显示面板的阵列基板上，节省了扫描驱动芯片的制作工艺和绑定工艺，可以降低阵列基板和显示面板的制造成本。由于直接制作在阵列基板上，现有的扫描驱动电路、尤其是结合双栅(Dual-Gate)工艺的扫描驱动电路，在制作完成后通常具有固定和单一的电路结构、驱动方式及输出信号时序，而很难进行更改。因此，若出于对修复不良、产品改造或产品升级等方面的需求、要对扫描驱动电路的原有输出信号时序进行调节时，则往往需要抛弃原有的电路并重新进行电路结构的设计或制作，使得成本大大增加。

发明内容

针对现有技术中的缺陷，本发明提供一种扫描驱动电路、阵列基板、显示装置及驱动方法，可以更改驱动电路的驱动时序，并且功耗低。

第一方面，一种扫描驱动电路，包括若干个输出端，其特征在于，该电路还包括：

多级移位寄存器单元，所述多级移位寄存器单元用于在至少一个第一时钟信号的驱动下逐级输出脉冲信号；

与所述多级移位寄存器单元一一相连的多级开关单元，所述开关单元包括至少两个开关元件；

其中，任意一个所述开关元件的第一端连接至少两个第二时钟信号中的一个，第二端连接所述扫描驱动电路的一个输出端，第三端连接与该开关元件所在的开关单元相连的移位寄存器单元；所述开关元件用于在第三端接收到所述脉冲信号时导通第一端与第二端；所述第一时钟信号的周期大于所述第二时钟信号的周期。

可选地，所述扫描驱动电路包括与所有开关元件中的所有开关元件一一对应的若干个输出端；对应于任一开关元件的输出端与该开关元件的第二端相连。

可选地，所述扫描驱动电路包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括n个开关元件，所述n个开关元件的第三端均连接本级的移位寄存器单元；所述n个开关元件的第一端与n个第二时钟信号一对一连接；

所述m级开关单元中所有的开关元件的第二端与m×n个输出端一对一连接；所述m、n均大于等于2。

可选地，对应于每一所述开关单元，所述扫描驱动电路包括一组输出端；除第一级之外的任一级所述开关单元中，一个开关元件的第二端与上一级所述开关单元中的一个开关元件的第二端连接所述扫描驱动电路的同一个输出端；同一所述开关单元中，所有所述开关元件的第二端所连接的输出端各不相同。

可选地，所述扫描驱动电路包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括n个开关元件，所述n个开关元件的第三端均与本级的移位寄存器单元相连，所述n个开关元件的第一端与n个第二时钟信号一对一连接；除第一级之外的任一级开关单元的n个开关元件包括一个第一类开关元件、n-2个第二类开关元件和一个第三类开关元件；

所述扫描驱动电路包括n+(m-1)(n-1)个输出端，前n个输出端与第一级开关单元的n个开关元件的第二端一对一连接，后(m-1)(n-1)个输出端与所有的第二类开关元件和所有的第三类开关元件一对一连接；第二级开关单元中的第一类开关元件的第二端与第一级开关单元中的一个开关元件的第二端相连；除第一级和第二级之外的任一级开关单元中的第一类开关元件的第二端与上一级开关单元中的第三类开关元件的第二端相连；所述m、n均大于等于2。

可选地，对应于所述扫描驱动电路的每一所述输出端，设有一个连接该输出端的复位单元；任一所述复位单元用于在接收到复位信号时将所连接的输出端处的电位下拉至预设电平。

可选地，任一所述复位单元包括第一薄膜晶体管，所述第一薄膜晶体管的源极和漏极中的一个连接该复位单元所连接的输出端，另一个连接预设电平；所述第一薄膜晶体管的栅极连接一级所述移位寄存器单元，所述复位信号为该级移位寄存器单元输出的所述脉冲信号；

任一所述第一薄膜晶体管所连接的移位寄存器单元的级数大于对应于该第一薄膜晶体管所连接的输出端的移位寄存器单元的级数。

可选地，所述开关元件为薄膜晶体管，所述开关元件的第一端与第二端分别为薄膜晶体管的源极和漏极中的一个；所述开关元件的第三端为薄膜晶体管的栅极。

可选地，任一所述移位寄存器单元包括输入端、输出端和复位端，用于在所述至少一个第一时钟信号的驱动下将输入端所接信号在输出端处延时输出；在除最后一级之外的所述多级移位寄存器单元中，任一级移位寄存器单元的输出端连接下一级移位寄存器单元的输入端；在除第一级之外的所述多级移位寄存器单元中，任一级移位寄存器单元的输出端连接上一级移位寄存器单元的复位端。

第二方面，本发明还提供了一种阵列基板，包括上述任意一种的扫描驱动电路。

第三方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。

第四方面，本发明还提供了一种扫描驱动电路的驱动方法，包括：

将具有第一周期的N个第一时钟信号输入至所述多级移位寄存器单元，以使所述多级移位寄存器单元逐级输出脉冲宽度为所述第一周期的1/N的脉冲信号；

将具有第二周期的所述至少两个第二时钟信号输入到所述多级开关单元，以使所述多级开关单元在所述脉冲信号的控制下根据所述至少两个第二时钟信号依次生成用于在每一所述扫描驱动电路的输出端处输出的扫描信号；

所述第一周期为所述第二周期的N倍，所述N大于等于2。

可选地，所述至少两个第二时钟信号的占空比的总和大于100％。

由上述技术方案可知，本发明所提供的扫描驱动电路可以随至少两个第二时钟信号的不同而具有不同的输出信号时序，因而在可以通过调整外部的输入信号来在多种输出信号时序间灵活切换，因而可以在一定程度上解决现有的扫描驱动电路的输出信号时序单一而更改成本高的技术问题，有利于修复不良、产品改造或产品升级场景下成本的降低。另一方面，由于本发明中的一个移位寄存器单元可以用于多行扫描信号的输出，因而本发明有利于电子元件总数量的减少和相应成本的降低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例中一种扫描驱动电路的电路结构示意图；

图2是本发明一个实施例中一种移位寄存器单元的电路结构示意图；

图3是图2所示移位寄存器单元的电路时序图；

图4是图1所示的扫描驱动电路的一种驱动信号的时序图；

图5是图1所示的扫描驱动电路的又一种驱动信号的时序图；

图6是图1所示的扫描驱动电路的另一种驱动信号的时序图；

图7是图1所示的扫描驱动电路的再一种驱动信号的时序图；

图8是本发明又一实施例中一种扫描驱动电路的电路结构示意图；

图9是图8所示的扫描驱动电路的一种驱动信号的时序图；

图10是图8所示的扫描驱动电路的又一种驱动信号的时序图；

图11是本发明另一个实施例中一种扫描驱动电路的电路结构示意图；

图12是本发明再一个实施例中一种扫描驱动电路的电路结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种具有若干个输出端的扫描驱动电路，该电路包括多级移位寄存器单元和与所述多级移位寄存器单元一一相连的多级开关单元，其中的多级移位寄存器单元用于在至少一个第一时钟信号的驱动下逐级输出脉冲信号。可以理解的是，由扫描驱动电路的基本功能可以推知，上述输出端是用于扫描信号的，具有本领域技术人员可以理解的多种结构或存在形式。还应理解的是，至少一个第一时钟信号均为具有一定周期的时钟信号，每一所述移位寄存器单元都可以在一个第一时钟信号的驱动下输出上述脉冲信号，而多级移位寄存器单元可以在适合的级联方式下与至少一个第一时钟信号相匹配地逐级输出脉冲信号。需要说明的是，具有上述功能及特性的多级移位寄存器单元是本领技术人员根据现有技术中的移位寄存器电路容易得到的，在此不再赘述。

另一方面，上述开关单元包括至少两个开关元件。其中，任意一个开关元件的第一端连接至少两个第二时钟信号中的一个，第二端连接上述扫描驱动电路的一个输出端，第三端连接与该开关元件所在的开关单元相连的移位寄存器单元；上述开关元件用于在第三端接收到上述脉冲信号时导通第一端与第二端；上述第一时钟信号的周期大于上述第二时钟信号的周期。

应理解的是，开关元件的具体实现方式可以在现有技术中的电子元器件中根据器件特性进行选择，比如晶体管、霍尔开关元件及继电器等等。还应理解的是，上述至少两个第二时钟信号是一组具有一定周期的时钟信号，并且第二时钟信号的周期小于上述第一时钟信号的周期。基于此，在逐行输出的脉冲信号的作用下，上述多级开关单元中的所有开关元件会逐级开启，使得相应的输出端可以输出与一个第二时钟信号波形相同的扫描信号。不难预见的是，在一种特定的应用场景下，本发明实施例可以结合适当的设置实现单脉冲的扫描信号在若干个输出端处的逐级输出(具体的示例可以参加下文中的实施例)。此外，根据本发明实施例中各方面的不同设置，本发明实施例还可以实现多种不同形式的扫描信号的输出。

需要说明的是，上述“(任意一个开关元件的)第二端连接上述扫描驱动电路的一个输出端”并不排除两个以上的开关元件的第二端连接扫描驱动电路的同一个输出端的情况，但为了使扫描驱动电路可以按照具体应用场景中所需要的那样进行扫描信号的输出，本领域技术人员可以采用适当的方式选择每一个开关元件的第二端与哪一个扫描驱动电路的输出端相连，本发明对此不做限制。

与现有技术相比，本发明实施例所提供的扫描驱动电路可以随至少两个第二时钟信号的不同而具有不同的输出信号时序，因而在可以通过调整外部的输入信号来在多种输出信号时序间灵活切换，因而可以在一定程度上解决现有的扫描驱动电路的输出信号时序单一而更改成本高的技术问题，有利于修复不良、产品改造或产品升级场景下成本的降低。另一方面，由于本发明实施例中的一个移位寄存器单元可以用于多行扫描信号的输出，因而本发明实施例有利于电子元件总数量的减少和相应成本的降低。

作为一个具体的示例，图1是本发明一个实施例中一种扫描驱动电路的电路结构示意图。如图1所示，该扫描驱动电路包括多个移位寄存器单元(如图1中的U1、U2、U3，未全部示出)、多个开关单元(如图1中的S1、S2，未全部示出)，其中：

上述多个移位寄存器单元之间具有一定的级联关系，具体包括：第一级移位寄存器单元U1的输入端IN连接起始信号STV，复位端连接第二级移位寄存器单元U2的输出端OUT；第一级移位寄存器单元U1外的其余各级移位寄存器单元的输入端连接上一级移位寄存器单元的输出端，复位端连接下一级移位寄存器单元的输出端，例如第二级移位寄存器单元U2的输入端IN连接第一级移位寄存器单元U1的输出端OUT，第一级移位寄存器单元U1的复位端连接第二级移位寄存器单元U2的输出端OUT。同时，第一级移位寄存器单元U1与开关单元S1相连接，第二级移位寄存器单元U2与开关单元S2相连接，依次类推。另外，多个移位寄存器单元的驱动信号输入端CLKA、CLKB以及VSS分别连接至两个第一时钟信号CLKA、CLKB以及预设电压VSS。

具体地，图2是本发明一个实施例中一种移位寄存器单元的电路结构示意图。如图2所示，上述任一级的移位寄存器单元均包括薄膜晶体管T1～T4、电容C1～C2。其中，薄膜晶体管T1的栅极与源极连接后与该移位寄存器单元的输入端IN连接，漏极与薄膜晶体管T2的源极连接。薄膜晶体管T2的栅极与薄膜晶体管T4的栅极连接后连接该移位寄存器单元的复位端，漏极与薄膜晶体管T4的漏极连接后连接该移位寄存器单元的预设电压VSS。薄膜晶体管T4经过电容C2连接薄膜晶体管T1与薄膜晶体管T2之间的电路节点P，并且通过电容C1连接到CLKA。薄膜晶体管T3的栅极连接至电路节点P，源极连接至该移位寄存器单元的输入端CLKB，漏极连接该移位寄存器单元的输出端OUT。

图3是图2所示移位寄存器单元的电路时序图。如图3所示，上述移位寄存器单元的电路工作时序如下所述：

当CLKA为高电平、CLKB为低电平时，电路节点P为高电平，此时薄膜晶体管T3打开，输出端OUT(n)为低电平。当CLKA为低电平、CLKB为高电平时，电路节点P为低电平，薄膜晶体管T3不工作，输出端OUT(n)为低电平。

当输入端IN为高电平、CLKA为高电平、CLKB为低电平时，电容C2首先充电，达到薄膜晶体管T3的栅极开启电压后，输出端OUT为高电平；在下一个时序内，由于电容C2保持充电状态，薄膜晶体管T3开启，此时，将CLKB的高电平放大后输出。

当复位信号RESET为高电平时，薄膜晶体管T2和T4开启，将电容C2两端的电压强制下拉至预设电压VSS，使输出端OUT的电压为VSS，从而实现复位。

对于设置在第n级的移位寄存器单元，由于该移位寄存器单元的输出端OUT(n)还连接第n-1级移位寄存器单元的复位端RESET，因此在本时间段内，该n-1级移位寄存器单元的输出端OUT(n-1)输出为低电平。由于该输出端OUT(n)还连接n+1级移位寄存器单元的输入端IN，因此在下一时间段内，该n+1级移位寄存器单元的输出端OUT(n+1)输出高电平，此时该第n级移位寄存器单元的输出端OUT(n)恢复低电平。

由于CLKA与CLKB的占空比均为50％，因此可以保障每一级移位寄存器单元所输出的脉冲信号均具有相同的脉冲宽度。由此，上述多级移位寄存器单元可以实现脉冲信号的逐级输出。应理解的是，在本发明的任意一个实施例中上述移位寄存器单元所具有的电路都可以如上述电路所示，但其也可以被任意一种其他形式下的移位寄存器电路所代替，本发明对此不做限制。

需要说明的是，虽然本发明实施例中多级移位寄存器单元是在如图3所示的两个第一时钟信号CLKA和CLKB的驱动下工作的，但是在本发明的其他实施方式中第一时钟信号的数量也可以是3个、4个、5个或者更多，并均可以通过与上文类似的方式实现多级脉冲信号的输出，在此不再赘述。

另一方面，在图1所示的扫描驱动电路中，包括与所有开关元件中的所有开关元件一一对应的若干个输出端；对应于任一开关元件的输出端都与该开关元件的第二端相连，具体来说：

扫描驱动电路包括m级移位寄存器单元与m级开关单元；m级开关单元中任一级开关单元包括4个开关元件，4个开关元件的第一端与4个第二时钟信号一对一连接，第三端连接本级的移位寄存器单元；m级开关单元中所有的开关元件的第二端与4m个输出端一对一连接；m大于等于2。举例来说，开关单元S1中所有开关元件的第三端连接移位寄存器单元U1的输出端OUT。开关单元S1中所有开关元件的第一端都连接4个第二时钟信号(图1中的CLK1、CLK2、CLK3、CLK4)中的一个。开关单元S1中所有开关元件的第二端均连接该扫描驱动模块的一个输出端(图1中的OUTPUT1、OUTPUT2、OUTPUT3、OUTPUT4)。

更具体地，本发明实施例中的所有开关元件均为薄膜晶体管——开关元件的第一端与第二端分别为薄膜晶体管的源极和漏极中的一个，开关元件的第三端为薄膜晶体管的栅极。以第一级开关单元S1为例，薄膜晶体管Q1～Q4的栅极连接至U1的输出端OUT，源极与漏极中的一个分别连接至CLK1～CLK4，另一个分别连接至该扫描驱动电路的输出端OUTPUT1～OUTPUT4。

图4是图1所示的扫描驱动电路的一种驱动信号时序图。如图4所示，CLK1～CLK4的占空比相同均为25％，并且相位依次滞后一个固定值。当移位寄存器单元U1接收到起始信号STV时，在CLKA、CLKB的作用下，输出端OUT会输出高电平的脉冲信号，此时开关单元S1中的薄膜晶体管Q1～Q4会开启，即薄膜晶体管Q1～Q4的源极和漏极导通，CLK1～CLK4会通过薄膜晶体管Q1～Q4传输至该扫描驱动模块的输出端OUTPUT1～OUTPUT4。

移位寄存器单元U2的输入端IN接收到移位寄存器单元U1输出端OUT的信号，在CLKA、CLKB的作用下，输出端OUT2会输出高电平的脉冲信号，从而使得第二级开关单元S2中所有的薄膜晶体管Q5～Q8开启。CLK1～CLK4会通过薄膜晶体管Q5～Q8传输至该扫描驱动模块的输出端OUTPUT5～OUTPUT8。

同样地，随着m级移位寄存器单元逐级输出脉冲信号，扫描驱动电路的输出端会按照图1中从上至下的顺序依次输出波形与CLK1～CLK4中一个单脉冲的波形相同的扫描信号，从而实现上述单脉冲的扫描信号在若干个输出端处的逐级输出。

需要说明的是，虽然本发明实施例中每个开关单元均包括4个开关元件，并分别与4个第二时钟信号和4个扫描驱动电路的输出端相连，但其数量还可以是2个、3个、5个、6个或者更多。更一般地来说，上述扫描驱动电路可以包括m级移位寄存器单元与m级开关单元；m级开关单元中任一级开关单元包括n个开关元件，n个开关元件的第一端与n个第二时钟信号一对一连接，第三端连接本级的移位寄存器单元；m级开关单元中所有的开关元件的第二端与m×n个输出端一对一连接；m、n均大于等于2。由此，可以通过与上文类似的方式实现单脉冲的扫描信号在若干个输出端处的逐级输出。

图5至图7是图1所示的扫描驱动电路的另外几种驱动信号的时序图。与图4所示的驱动信号相同的是，图5至图7中CLK1～CLK4的占空比仍均为25％；而图4所示的驱动信号不同的是，CLK1～CLK4在相位滞后的顺序上有所区别。以与第一级移位寄存器单元U1对应的开关单元S1为例，在图4所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT1→OUTPUT2→OUTPUT3→OUTPUT4；而在图5所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT1→OUTPUT3→OUTPUT2→OUTPUT4；在图6所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT4→OUTPUT3→OUTPUT2→OUTPUT1；在图7所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT4→OUTPUT2→OUTPUT3→OUTPUT1。

可以看出，本发明实施例可以在不改变扫描驱动电路的电路结构的情况下，通过改变驱动信号的时序来调整各输出端处扫描信号的输出顺序。相比之下，现有技术中的扫描驱动电路如果需要改变扫描信号的输出顺序，则通常都要涉及至少部分电路连接关系的改变，操作成本可能会非常高。因此，本发明实施例可以在一定程度上解决现有的扫描驱动电路的输出信号时序单一而更改成本高的技术问题。可以理解的是，本发明实施例的扫描驱动电路还可以通过其他方式调整上述驱动信号的时序以实现其他形式的扫描信号的输出。

图8是本发明又一实施例中一种扫描驱动电路的电路结构示意图。参见图8，该扫描驱动电路包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括4个开关元件，这4个开关元件的第三端均与本级的移位寄存器单元相连，第一端与4个第二时钟信号一对一连接；除第一级之外的任一级开关单元的4个开关元件包括1个第一类开关元件、2个第二类开关元件和1个第三类开关元件。本发明实施例中的扫描驱动电路具体包括3m+1个输出端，前4个输出端与第一级开关单元的4个开关元件的第二端一对一连接，后3m-3个输出端与所有的第二类开关元件和所有的第三类开关元件一对一连接；第二级开关单元中的第一类开关元件的第二端与第一级开关单元中的一个开关元件的第二端相连；除第一级之外的任一级开关单元中的第一类开关元件的第二端与上一级开关单元中的第三类开关元件的第二端相连；所述m大于等于2。可以看出，对应于每一开关单元，扫描驱动电路都包括一组输出端；除第一级之外的任一级开关单元中，一个开关元件的第二端与上一级开关单元中的一个开关元件的第二端连接扫描驱动电路的同一个输出端；同一开关单元中，所有开关元件的第二端所连接的输出端各不相同。

举例来说，对应于第二级移位寄存器单元U2，第二级开关单元S2包括4个作为开关元件的薄膜晶体管Q5～Q8，其中的Q5属于第一类开关元件，Q6与Q7属于第二类开关元件，Q8属于第三类开关元件。可以看出，薄膜晶体管Q1～Q4的栅极连接至U2的输出端OUT，源极与漏极中的一个分别连接至CLK1～CLK4，另一个连接至该扫描驱动电路的一个输出端。具体地，3m+1个输出端的前4个与第一级开关单元的4个开关元件Q1～Q4一对一连接，后3m-3个输出端与所有的第二类开关元件(如图8中的Q6、Q7、Q10、Q11)和所有的第三类开关元件(如图8中的Q8和Q12)一对一连接。同时，第二级开关单元S2中的第一类开关元件Q5的第二端与第一级开关单元中的一个开关元件Q4的第二端相连，除第一级之外的任一级开关单元中的第一类开关元件(如图8中的Q1、Q5、Q9和Q13)的第二端与上一级开关单元中的第三类开关元件的第二端相连。

基于上述结构，除第一级之外的任意两级相邻的开关单元都可以共用一个扫描驱动电路的输出端，从而可以实现扫描驱动电路对像素电路进行预充电的功能。

举例来说，图9是图8所示的扫描驱动电路的一种驱动信号的时序图。参见图9，本发明实施例中的至少两个第二时钟信号包括如图9中所示的四个时钟信号CLK1～CLK4，其中相位最超前的CLK1与相位最滞后的CLK4的占空比为CLK2、CLK3的占空比的一半。当然，对于其他任意数量的第二时钟信号，同样可以有：相位最超前的第二时钟信号与相位最滞后的第二时钟信号的占空比为其他任意一个第二时钟信号的占空比的一半。

可以理解的是，像素电路可以在接收到扫描驱动电路所输出的扫描信号时可以将数据线上的数据电压写入至所在的像素中，而连接一列像素的数据线可以在与扫描信号的时序对应的情况下依次输出每一行像素的数据电压。而对于本发明实施例，具体的数据电压写入情况转变为下述流程：

以对应于第一级移位寄存器单元U1的开关单元S1为例：Q1～Q4在第II、III、IV阶段内的开启会使得OUTPUT1～OUTPUT4在第II、III、IV阶段内的输出波形与CLK1～CLK4的波形相对应，而Q5、Q6在第V阶段内的开启会使得OUTPUT4、OUTPUT5在第V阶段内的输出波形分别与CLK1和CLK2相对应。在附图中未示出的是，OUTPUT1可以在第I阶段内为高电平(比如可以通过叠加一与起始信号STV时序对应的外部信号来实现)。假设OUTPUT1～OUTPUT5分别用于提供第一至第五行像素的扫描信号，从而：

第I阶段内，第一行的像素电路利用数据线上的电压为第一行像素预充电，也就是在数据电压开始为第一行像素所等效的电容充电之前，先利用数据线上的电压为该电容充电一段时间，从而相较于从零电位开始充电的情况该电容可以更快速地达到充满电荷的状态；

第II阶段内，第一行的像素电路将数据线上与第一行像素对应的数据电压写入至第一行像素中，第二行的像素电路利用数据线上与第一行像素对应的数据电压为第二行像素预充电；

第III阶段内，第二行的像素电路将数据线上与第二行像素对应的数据电压写入至第二行像素中，第三行的像素电路利用数据线上与第二行像素对应的数据电压为第三行像素预充电；

第IV阶段内，第三行的像素电路将数据线上与第三行像素对应的数据电压写入至第三行像素中，第四行的像素电路利用数据线上与第三行像素对应的数据电压为第四行像素预充电；

第V阶段内，第四行的像素电路将数据线上与第四行像素对应的数据电压写入至第四行像素中，同时第五行的像素电路利用数据线上与第四行像素对应的数据电压为第五行像素预充电。

以此类推，可以看出每一行的像素电路在写入数据电压之前，都可以利用与上一行像素对应的数据电压为本行像素预充电，从而实现现扫描驱动电路对像素电路进行预充电的功能。

类似地，图10是图8所示的扫描驱动电路的又一种驱动信号的时序图，与图9所示驱动信号所不同的是，图10所示的驱动信号在相位延迟顺序上所有不同。以与第一级移位寄存器单元U1对应的开关单元S1为例，图9所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT1→OUTPUT2→OUTPUT3→OUTPUT4；而图10所示的驱动信号的时序下，扫描驱动电路的输出端OUTPUT1～OUTPUT4输出扫描信号的顺序为OUTPUT1→OUTPUT3→OUTPUT2→OUTPUT4。

可以看出，本发明实施例可以在不改变扫描驱动电路的电路结构的情况下，通过改变驱动信号的时序来调整各输出端处扫描信号的输出顺序。相比之下，现有技术中的扫描驱动电路如果需要改变扫描信号的输出顺序，则通常都要涉及至少部分电路连接关系的改变，操作成本可能会非常高。因此，本发明实施例可以在一定程度上解决现有的扫描驱动电路的输出信号时序单一而更改成本高的技术问题。可以理解的是，本发明实施例的扫描驱动电路还可以通过其他方式调整上述驱动信号的时序以实现其他形式的扫描信号的输出。

在本发明实施例中可以理解的是，虽然本发明实施例中每个开关单元均包括4个开关元件，并分别与4个第二时钟信号和4个扫描驱动电路的输出端相连，但其数量还可以是2个(不存在第二类开关元件)、3个、5个、6个或者更多。更一般地来说，上述扫描驱动电路可以包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括n个开关元件，所述n个开关元件的第三端均与本级的移位寄存器单元相连，所述n个开关元件的第一端与n个第二时钟信号一对一连接；除第一级之外的任一级开关单元的n个开关元件包括一个第一类开关元件、n-2个第二类开关元件和一个第三类开关元件；所述扫描驱动电路包括n+(m-1)(n-1)个输出端，前n个输出端与第一级开关单元的n个开关元件的第二端一对一连接，后(m-1)(n-1)个输出端与所有的第二类开关元件和所有的第三类开关元件一对一连接；第二级开关单元中的第一类开关元件的第二端与第一级开关单元中的一个开关元件的第二端相连；除第一级和第二级之外的任一级开关单元中的第一类开关元件的第二端与上一级开关单元中的第三类开关元件的第二端相连；所述m、n均大于等于2。

图11是本发明另一个实施例中一种扫描驱动电路的电路结构示意图。参见图11，可以看出图11所示的扫描驱动电路在图1所示的扫描驱动电路的电路结构的基础上还包括若干个复位单元(如图11中的R1、R2所示)。图12是本发明再一个实施例中一种扫描驱动电路的电路结构示意图，参见图12，可以看出图12所示的扫描驱动电路在图8所示的扫描驱动电路的电路结构的基础上还包括若干个复位单元(如图12中的R1、R2所示)。

在图11和图12所示的扫描驱动电路中，对应于扫描驱动电路的每一所述输出端，均设有一个连接该输出端的复位单元。其中，任一所述复位单元用于在接收到复位信号时将所连接的输出端处的电位下拉至预设电平。可以理解的是，本发明实施例中的复位单元可以用于将输出端在不输出信号时保持为预设的低电位，可以有效减小输出端处的噪声、避免误输出。

更具体地，图11与图12所示的任一复位单元包括与之对应的一个第一薄膜晶体管(例如复位单元R1包括Rst1、复位单元R2包括Rst2，依此类推)。以复位单元R1为例，其中的第一薄膜晶体管Rst1的源极和漏极中的一个连接该复位单元R1所连接的输出端OUTPUT1，另一个连接预设电平Vss；该第一薄膜晶体管Rst1的栅极连接一级所述移位寄存器单元U2，上述复位信号为该级移位寄存器单元U2输出的所述脉冲信号。从而，在第二级移位寄存器单元U2输出脉冲信号时，该复位单元R1中的Rst1就可以将输出端OUTPUT1处的电位下拉至预设电平Vss，从而实现上述复位单元的功能。

然而应理解的是，该第一薄膜晶体管Rst1的栅极所连接的移位寄存器单元还可是U3、U4、U5等等，本领域技术人员可以根据具体应用场景来进行选择，本发明对此不做限制。即，可使任一所述第一薄膜晶体管的栅极连接一级所述移位寄存器单元，并使得任一所述第一薄膜晶体管所连接的移位寄存器单元的级数大于对应于该第一薄膜晶体管所连接的输出端的移位寄存器单元的级数。

另外需要说明的是，在本发明的各实施例对薄膜晶体管的描述中，采用了“源极与漏极中的一个连接……，另一个连接……”这样的表述方式，对此本领域技术人员应当理解的是，不同类型的薄膜晶体管可以具有两种连接方式中的一种，因此具体采用哪一种连接方式可以具体根据应用场景和薄膜晶体管的器件类型来决定。特别地，在薄膜晶体管具有源极与漏极对称的结构时，采用上述哪一种连接方式均是等效的，本发明对此不做限制。

基于同样的发明构思，本发明实施例提供了一种阵列基板，包括上述任意一种的扫描驱动电路。举例来说，应用GOA技术的阵列基板可以包括通过一定的制造工艺形成在底板上的扫描驱动电路，而应用其他技术形成的阵列基板可以包括作为芯片绑定在底板的扫描驱动电路，或者包括形成在柔性电路版上、与底板上的电路相连接的扫描驱动电路。

基于同样的发明构思，本发明实施例提供一种包括上述任意一种阵列基板的显示装置，该显示装置可以为：显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种阵列基板的显示装置，因而可以解决同样的技术问题，并取得相同的技术效果，在此不再详述。

基于同样的发明构思，本发明实施例提供了一种上述任意一种的扫描驱动电路的驱动方法，包括：

将具有第一周期的N个第一时钟信号输入至所述多级移位寄存器单元，以使所述多级移位寄存器单元逐级输出脉冲宽度为所述第一周期的1/N的脉冲信号；

将具有第二周期的所述至少两个第二时钟信号输入到所述多级开关单元，以使所述多级开关单元在所述脉冲信号的控制下根据所述至少两个第二时钟信号依次生成用于在每一所述扫描驱动电路的输出端处输出的扫描信号；

所述第一周期为所述第二周期的N倍，所述N大于等于2。

举例来说，在N＝4时，具有第一周期的4个第一时钟信号可以包括4个占空比均为25％且相位依次滞后1/4周期的时钟信号。从而多级移位寄存器单元所输出的脉冲信号的脉冲宽度也为第一周期的1/4。由于第一周期为第二周期的4倍，因此每一级开关单元内所有开关元件开启的时间均为1/4的第一周期，亦即1倍的第二周期，所以可以在此时段内多级开关单元可以依次生成用于在每一所述扫描驱动电路的输出端处输出的扫描信号。

另一方面，上述至少两个第二时钟信号的占空比的总和可以大于100％。此时，必然有至少两个第二时钟信号在一个周期内存在同时为高电平的情形，因此可以配合扫描驱动电路的结构实现上述图9至图10中所实现的预充电功能。

可以理解的是，本发明实施例中的驱动方法对应于上述任意一种的扫描驱动电路，并可以具有例如图4至图7与图9至图10中任意一种的具体形式，在此不再赘述。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (13)

1.一种扫描驱动电路，包括若干个输出端，其特征在于，该电路还包括：

多级移位寄存器单元，所述多级移位寄存器单元用于在至少一个第一时钟信号的驱动下逐级输出脉冲信号；

与所述多级移位寄存器单元一一相连的多级开关单元，所述开关单元包括至少两个开关元件；

其中，任意一个所述开关元件的第一端连接至少两个第二时钟信号中的一个，第二端连接所述扫描驱动电路的一个输出端，第三端连接与该开关元件所在的开关单元相连的移位寄存器单元；所述开关元件用于在第三端接收到所述脉冲信号时导通第一端与第二端；所述第一时钟信号的周期大于所述第二时钟信号的周期。

2.如权利要求1所述的扫描驱动电路，其特征在于，所述扫描驱动电路包括与所有开关元件中的所有开关元件一一对应的若干个输出端；对应于任一开关元件的输出端与该开关元件的第二端相连。

3.如权利要求2所述的扫描驱动电路，其特征在于，所述扫描驱动电路包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括n个开关元件，所述n个开关元件的第三端均连接本级的移位寄存器单元；所述n个开关元件的第一端与n个第二时钟信号一对一连接；

所述m级开关单元中所有的开关元件的第二端与m×n个输出端一对一连接；所述m、n均大于等于2。

4.如权利要求1所述的扫描驱动电路，其特征在于，对应于每一所述开关单元，所述扫描驱动电路包括一组输出端；除第一级之外的任一级所述开关单元中，一个开关元件的第二端与上一级所述开关单元中的一个开关元件的第二端连接所述扫描驱动电路的同一个输出端；同一所述开关单元中，所有所述开关元件的第二端所连接的输出端各不相同。

5.如权利要求4所述的扫描驱动电路，其特征在于，所述扫描驱动电路包括m级移位寄存器单元与m级开关单元；所述m级开关单元中的任一级开关单元包括n个开关元件，所述n个开关元件的第三端均与本级的移位寄存器单元相连，所述n个开关元件的第一端与n个第二时钟信号一对一连接；除第一级之外的任一级开关单元的n个开关元件包括一个第一类开关元件、n-2个第二类开关元件和一个第三类开关元件；

所述扫描驱动电路包括n+(m-1)(n-1)个输出端，前n个输出端与第一级开关单元的n个开关元件的第二端一对一连接，后(m-1)(n-1)个输出端与所有的第二类开关元件和所有的第三类开关元件一对一连接；第二级开关单元中的第一类开关元件的第二端与第一级开关单元中的一个开关元件的第二端相连；除第一级和第二级之外的任一级开关单元中的第一类开关元件的第二端与上一级开关单元中的第三类开关元件的第二端相连；所述m、n均大于等于2。

6.如权利要求1所述的扫描驱动电路，其特征在于，对应于所述扫描驱动电路的每一所述输出端，设有一个连接该输出端的复位单元；任一所述复位单元用于在接收到复位信号时将所连接的输出端处的电位下拉至预设电平。

7.如权利要求1所述的扫描驱动电路，其特征在于，任一所述复位单元包括第一薄膜晶体管，所述第一薄膜晶体管的源极和漏极中的一个连接该复位单元所连接的输出端，另一个连接预设电平；所述第一薄膜晶体管的栅极连接一级所述移位寄存器单元，所述复位信号为该级移位寄存器单元输出的所述脉冲信号；

任一所述第一薄膜晶体管所连接的移位寄存器单元的级数大于对应于该第一薄膜晶体管所连接的输出端的移位寄存器单元的级数。

8.如权利要求1至7中任意一项所述的扫描驱动电路，其特征在于，所述开关元件为薄膜晶体管，所述开关元件的第一端与第二端分别为薄膜晶体管的源极和漏极中的一个；所述开关元件的第三端为薄膜晶体管的栅极。

9.如权利要求1至7中任意一项所述的扫描驱动电路，其特征在于，任一所述移位寄存器单元包括输入端、输出端和复位端，用于在所述至少一个第一时钟信号的驱动下将输入端所接信号在输出端处延时输出；在除最后一级之外的所述多级移位寄存器单元中，任一级移位寄存器单元的输出端连接下一级移位寄存器单元的输入端；在除第一级之外的所述多级移位寄存器单元中，任一级移位寄存器单元的输出端连接上一级移位寄存器单元的复位端。

10.一种阵列基板，其特征在于，包括如权利要求1至9中任意一项所述的扫描驱动电路。

11.一种显示装置，其特征在于，包括如权利要求10所述的阵列基板。

12.一种如权利要求1至9中任意一项所述的扫描驱动电路的驱动方法，其特征在于，包括：

将具有第一周期的N个第一时钟信号输入至所述多级移位寄存器单元，以使所述多级移位寄存器单元逐级输出脉冲宽度为所述第一周期的1/N的脉冲信号；

将具有第二周期的所述至少两个第二时钟信号输入到所述多级开关单元，以使所述多级开关单元在所述脉冲信号的控制下根据所述至少两个第二时钟信号依次生成用于在每一所述扫描驱动电路的输出端处输出的扫描信号；

所述第一周期为所述第二周期的N倍，所述N大于等于2。

13.如权利要求12所述的驱动方法，其特征在于，所述至少两个第二时钟信号的占空比的总和大于100％。