CN106847155A - 一种goa电路、阵列基板及显示装置 - Google Patents

一种goa电路、阵列基板及显示装置 Download PDF

Info

Publication number
CN106847155A
CN106847155A CN201710109275.2A CN201710109275A CN106847155A CN 106847155 A CN106847155 A CN 106847155A CN 201710109275 A CN201710109275 A CN 201710109275A CN 106847155 A CN106847155 A CN 106847155A
Authority
CN
China
Prior art keywords
goa
switch pipe
unit
circuits
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710109275.2A
Other languages
English (en)
Other versions
CN106847155B (zh
Inventor
席克瑞
崔婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201710109275.2A priority Critical patent/CN106847155B/zh
Publication of CN106847155A publication Critical patent/CN106847155A/zh
Application granted granted Critical
Publication of CN106847155B publication Critical patent/CN106847155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种GOA电路、阵列基板及显示装置，其中，GOA电路包括：第一GOA模块以及第二GOA模块，所述第一GOA模块包括M个第一GOA单元，每个所述第一GOA单元的输出端逐级输出第一扫描信号，所述第二GOA模块包括N个第二GOA单元，每个所述第二GOA单元在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，每个所述第二扫描信号用于控制一个像素选通。所述GOA电路由M+N个GOA单元实现了控制M×N个像素的选通状态的目的，从而大大降低了GOA电路中GOA单元的数量，进而降低了GOA电路的体积，也降低了利用所述GOA电路的显示装置实现窄边框的难度。

Description

一种GOA电路、阵列基板及显示装置
技术领域
本发明涉及显示技术领域，更具体地说，涉及一种GOA电路、阵列基板及显示装置。
背景技术
随着显示技术的不断发展，显示装置的应用越来越广泛，用户对于显示装置的功能和外观的要求也越来越多样化。其中，具有窄边框的显示装置由于其优良的观感和握持感成为人们追捧的对象。
在显示装置中，栅极驱动(Gate on Array，GOA)电路的大小在一定程度上决定着显示装置的边框的大小。参考图1，图1为现有技术中的GOA电路的结构示意图，从图1中可以看出，现有技术中的GOA电路包括多个GOA单元10和多个开关管20，每个开关管20的第二端和一个像素电连接，每个GOA单元10与一个开关管20的控制端电连接，开关管20的第一端彼此电连接；在工作过程中，GOA电路中的GOA单元10依次为多个开关管20输出有效信号，以控制多个开关管20依次打开。由于在传统的GOA电路中，GOA单元的数量需要与显示装置的像素数量一致，因此随着显示装置像素数量的不断增加，GOA电路中的GOA单元的数量也随之增加，从而增加了显示装置实现窄边框的难度。
发明内容
有鉴于此，本发明提供了一种GOA电路、阵列基板及显示装置，以实现降低GOA电路中GOA单元的数量，从而降低GOA电路的体积，降低显示装置实现窄边框的难度的目的。
为实现上述目的，一方面，本发明提供：
一种GOA电路，包括：第一GOA模块以及第二GOA模块，
所述第一GOA模块包括M个第一GOA单元，每个所述第一GOA单元的输出端逐级输出第一扫描信号，
所述第二GOA模块包括N个第二GOA单元，每个所述第二GOA单元在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，每个所述第二扫描信号用于控制一个像素选通。
另一方面，本发明提供一种阵列基板，包括多条扫描线以及如上述任一项所述的GOA电路，所述GOA电路的输出端依次通过所述扫描线与所述像素一一对应连接。
再一方面，本发明提供一种显示装置，包括如上述一项所述的阵列基板。
从上述技术方案可以看出，本发明实施例提供了一种GOA电路、阵列基板及显示装置，其中，所述GOA电路包括由M个第一GOA单元构成的第一GOA模块和由N个第二GOA单元构成的第二GOA模块，每个所述第一GOA单元的输出端逐级输出第一扫描信号，每个所述第二GOA单元在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，以实现依次控制像素选通的功能。所述GOA电路由M+N个GOA单元实现了控制M×N个像素的选通状态的目的，从而大大降低了GOA电路中GOA单元的数量，例如以像素数量为960×640个，M＝960，N＝640为例，所述GOA电路相较于现有技术中的GOA电路减少了(960×640-(960+640)＝)612800个GOA单元，进而大大降低了GOA电路的体积，也在很大程度上降低了利用所述GOA电路的显示装置实现窄边框的难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中的GOA电路的结构示意图；
图2为本申请的一个实施例提供的一种GOA电路的结构示意图；
图3为图2所示的GOA电路的驱动时序示意图；
图4为本申请的另一个实施例提供的一种GOA电路的结构示意图；
图5为图4所示的GOA电路的驱动时序示意图；
图6为本申请的一个优选实施例提供的一种GOA电路的结构示意图；
图7为本申请的另一个优选实施例提供的一种GOA电路的结构示意图；
图8为图7所示的GOA电路的驱动时序示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供了一种GOA电路，参考图2，图2为GOA电路的结构示意图；包括：第一GOA模块100以及第二GOA模块200，
所述第一GOA模块100包括M个第一GOA单元110，每个所述第一GOA单元110的输出端逐级输出第一扫描信号，
所述第二GOA模块200包括N个第二GOA单元210，每个所述第二GOA单元210在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，每个所述第二扫描信号用于控制一个像素选通。
需要说明的是，为了显示清楚，图2中以M＝4，N＝4，像素数量为16为例对所述GOA电路的连接结构进行了说明，第一GOA模块100中包括4个第一GOA单元110，每个第一GOA单元110与四个像素电连接，且这四个像素分别与第二GOA模块200中的4个第二GOA单元210电连接。参考图3，图3为图2所示的GOA电路的第一GOA模块100和第二GOA模块200的电路驱动时序图；当一个第一GOA单元110输出的所述第一扫描信号为第一有效信号(高电平)时，每个第二GOA单元210的输出端逐级输出第二扫描信号，以控制与其电连接的像素选通。在图2所示的GOA电路中，以8个GOA单元实现了控制16个像素选通的目的，相较于现有技术中的GOA电路减少了8个GOA单元。从而实现了降低GOA电路中GOA单元的数量，进而降低所述GOA电路的体积，降低利用所述GOA电路的显示装置实现窄边框的难度。
另外，M和N的取值可以相同，也可以不同，例如在本申请的另一个实施例中，参考图4和图5，图4为所述GOA电路的结构示意图，图5为图4所示的GOA电路的第一GOA模块100和第二GOA模块200的电路驱动时序图；在本实施例中，GOA电路的第一GOA模块100包括2个第一GOA单元110，第二GOA模块200包括4个第二GOA单元210，用于控制8个像素的选通状态。在本实施例中，所述GOA电路相较于现有技术中的GOA电路减少了2个GOA单元。
在实际应用中，所述GOA电路控制的像素数量一般较为庞大，例如以像素数量为960×640个，M＝960，N＝640为例，所述GOA电路相较于现有技术中的GOA电路减少了(960×640-(960+640)＝)612800个GOA单元，从而大大降低了所述GOA电路中的GOA单元的数量，进而降低了GOA电路的体积，也降低了利用所述GOA电路的显示装置实现窄边框的难度。当然的，当像素数量为960×640＝614400个时，还可以利用具有不同的M和N的取值的所述GOA电路来完成控制614400个像素的选通状态的功能，例如，可以选取M＝512，N＝1200的GOA电路来完成上述功能。
还需要说明的是，在本申请的其他实施例中，所述第一有效信号还可以是低电平，本申请对所述第一有效信号的具体种类并不做限定，具体视实际情况而定。
在上述实施例的基础上，在本申请的一个实施例中，参考图6和图3，图6为所述GOA电路的结构示意图，GOA电路还包括：选通电路300，选通电路300包括多个选通单元310，每个选通单元310与一个像素相连，选通单元310包括第一开关管311以及第二开关管312；
每个所述第一开关管311的第一端相连，同一所述选通单元310中的所述第一开关管311的第二端与所述第二开关管312的第一端相连，所述第二开关管312的第二端与对应的所述像素相连，所述第一开关管311的控制端与所述第一GOA单元110的输出端相连，所述第二开关管312的控制端与所述第二GOA单元210的输出端相连。
在本实施例中，所述GOA电路的第一GOA模块100和第二GOA模块200的电路驱动时序如图3所示；同样的，在图6中仍以M＝4，N＝4，像素数量为16为例对所述GOA电路的连接结构进行了说明，每个所述第一GOA单元110通过所述选通电路300的第一开关管311和第二开关管312与4个像素电连接，这4个像素通过所述选通电路300分别于4个所述第二GOA单元210电连接。
需要说明的是，所述第一开关管311和第二开关管312可以均为N型晶体管，还可以均为P型晶体管。当所述第一开关管311和第二开关管312均为N型晶体管时，所述第一有效信号为高电平；当所述第一开关管311和第二开关管312均为P型晶体管时，所述第一有效信号为低电平。本申请对所述第一开关管311、第二开关管312的具体种类并不做限定，具体视实际情况而定。
在工作过程中，在所述第一GOA单元110输出的第一扫描信号为第一有效信号的持续过程中，与其连接的选通单元310中的第一开关管311打开，所述第二GOA单元210逐级输出第二扫描信号以打开与该第一GOA单元110连接的选通单元310的第二开关管312，以实现依次控制与该第一GOA单元110连接的像素选通的目的。
在上述实施例的基础上，在本申请的另一个实施例中，参考图7和图8，图7为所述GOA电路的结构示意图，图8为图7所示的GOA电路的驱动时序示意图；所述GAO电路还包括：第三GOA模块400，
所述第三GOA模块400包括X个第三GOA单元410，每个所述第三GOA单元410在所述第二扫描信号为第一有效信号时，其输出端逐级输出第三扫描信号，每个所述第三扫描信号用于控制一个像素选通。
在本实施例中，所述GOA电路使用M+N+X个GOA单元，可以实现控制M×N×X个像素选通的目的。进一步实现GOA单元的降低，具体地，以图7为例，在图7中，M＝N＝X＝2，每个所述第一GOA单元110分别通过所述选通电路300与4个像素电连接，在每个所述第一GOA单元110电连接的4个像素中，每个第二GOA单元210与其中两个像素电连接，每个第三GOA单元410与其中另外两个像素电连接。图7所示的GOA电路利用2+2+2＝6个GOA单元实现了控制2×2×2＝8个像素选通的目的，减少了GOA电路中GOA单元的数量。并且在像素数量较多时，其减少的GOA单元数量相较于只具有第一GOA模块100和第二GOA模块200的GOA电路更多，例如，当像素数量为15625时，只具有第一GOA模块100和第二GOA模块200的GOA电路最少需要125+125＝250个GOA单元(125×125＝15625)；而在本实施例中的GOA电路最少只需要25+25+25＝75个GOA单元(25×25×25＝15625)即可，进一步减少了所述GOA电路所需要的GOA单元数量。
仍然参考图7，所述GOA电路还包括选通电路300，所述选通电路300包括多个选通单元310，每个选通单元310与一个像素相连，所述选通单元310包括第一开关管311、第二开关管312以及第三开关管313；
每个所述第一开关管311的第一端相连，同一所述选通单元310中的所述第一开关管311的第二端与所述第二开关管312的第一端相连，所述第二开关管312的第二端与所述第三开关管313的第一端相连，所述第三开关管313的第二端与对应的所述像素相连，所述第一开关管311的控制端与所述第一GOA单元110的输出端相连，所述第二开关管312的控制端与所述第二GOA单元210的输出端相连，所述第三开关管313的控制端与所述第三GOA单元310的输出端相连。
同样的，所述第一开关管311、所述第二开关管312以及所述第三开关管313可以均为N型晶体管，还可以均为P型晶体管。当所述第一开关管311、所述第二开关管312以及所述第三开关管313均为N型晶体管时，所述第一有效信号为高电平；当所述第一开关管311、所述第二开关管312以及所述第三开关管313均为P型晶体管时，所述第一有效信号为低电平。本申请对所述第一开关管311、所述第二开关管312以及所述第三开关管313的具体种类并不做限定，具体视实际情况而定。
相应的，本申请实施例还提供了一种阵列基板，包括多条扫描线以及如上述任一实施例所述的GOA电路，所述GOA电路的输出端依次通过所述扫描线与所述像素一一对应连接。
相应的，本申请实施例还提供了一种显示装置，包括如上述实施例所述的阵列基板。
综上所述，本申请实施例提供了一种GOA电路、阵列基板及显示装置，其中，所述GOA电路包括由M个第一GOA单元构成的第一GOA模块和由N个第二GOA单元构成的第二GOA模块，每个所述第一GOA单元的输出端逐级输出第一扫描信号，每个所述第二GOA单元在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，以实现依次控制像素选通的功能。所述GOA电路由M+N个GOA单元实现了控制M×N个像素的选通状态的目的，从而大大降低了GOA电路中GOA单元的数量，例如以像素数量为960×640个，M＝960，N＝640为例，相较于现有技术中的GOA电路减少了(960×640-(960+640)＝)612800个GOA单元，进而大大降低了GOA电路的体积，也在很大程度上降低了利用所述GOA电路的显示装置实现窄边框的难度。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种GOA电路，其特征在于，包括：第一GOA模块以及第二GOA模块，
所述第一GOA模块包括M个第一GOA单元，每个所述第一GOA单元的输出端逐级输出第一扫描信号，
所述第二GOA模块包括N个第二GOA单元，每个所述第二GOA单元在所述第一扫描信号为第一有效信号时，其输出端逐级输出第二扫描信号，每个所述第二扫描信号用于控制一个像素选通。
2.根据权利要求1所述的GOA电路，其特征在于，还包括选通电路，所述选通电路包括多个选通单元，每个选通单元与一个像素相连，所述选通单元包括第一开关管以及第二开关管；
每个所述第一开关管的第一端相连，同一所述选通单元中的所述第一开关管的第二端与所述第二开关管的第一端相连，所述第二开关管的第二端与对应的所述像素相连，所述第一开关管的控制端与所述第一GOA单元的输出端相连，所述第二开关管的控制端与所述第二GOA单元的输出端相连。
3.根据权利要求2所述的GOA电路，其特征在于，所述第一开关管以及所述第二开关管均为N型晶体管或者P型晶体管。
4.根据权利要求1所述的GOA电路，其特征在于，还包括：第三GOA模块，
所述第三GOA模块包括X个第三GOA单元，每个所述第三GOA单元在所述第二扫描信号为第一有效信号时，其输出端逐级输出第三扫描信号，每个所述第三扫描信号用于控制一个像素选通。
5.根据权利要求4所述的GOA电路，其特征在于，还包括选通电路，所述选通电路包括多个选通单元，每个选通单元与一个像素相连，所述选通单元包括第一开关管、第二开关管以及第三开关管；
每个所述第一开关管的第一端相连，同一所述选通单元中的所述第一开关管的第二端与所述第二开关管的第一端相连，所述第二开关管的第二端与所述第三开关管的第一端相连，所述第三开关管的第二端与对应的所述像素相连，所述第一开关管的控制端与所述第一GOA单元的输出端相连，所述第二开关管的控制端与所述第二GOA单元的输出端相连，所述第三开关管的控制端与所述第三GOA单元的输出端相连。
6.根据权利要求5所述的GOA电路，其特征在于，所述第一开关管、所述第二开关管以及所述第三开关管均为N型晶体管或者P型晶体管。
7.一种阵列基板，其特征在于，包括多条扫描线以及如权利要求1-6任一项所述的GOA电路，所述GOA电路的输出端依次通过所述扫描线与所述像素一一对应连接。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
CN201710109275.2A 2017-02-27 2017-02-27 一种goa电路、阵列基板及显示装置 Active CN106847155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710109275.2A CN106847155B (zh) 2017-02-27 2017-02-27 一种goa电路、阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710109275.2A CN106847155B (zh) 2017-02-27 2017-02-27 一种goa电路、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN106847155A true CN106847155A (zh) 2017-06-13
CN106847155B CN106847155B (zh) 2021-03-19

Family

ID=59133645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710109275.2A Active CN106847155B (zh) 2017-02-27 2017-02-27 一种goa电路、阵列基板及显示装置

Country Status (1)

Country Link
CN (1) CN106847155B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656066A (zh) * 2018-12-24 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN110910775A (zh) * 2019-11-26 2020-03-24 深圳市华星光电半导体显示技术有限公司 一种显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103346A1 (en) * 2005-11-04 2007-05-10 Novatek Microelectronics Corp. Matrix decoder
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103390392A (zh) * 2013-07-18 2013-11-13 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
US20140055329A1 (en) * 2011-04-28 2014-02-27 Sharp Kabushiki Kaisha Liquid crystal display device
CN104217694A (zh) * 2014-09-04 2014-12-17 深圳市华星光电技术有限公司 一种扫描驱动电路及显示面板
CN104835466A (zh) * 2015-05-20 2015-08-12 京东方科技集团股份有限公司 扫描驱动电路、阵列基板、显示装置及驱动方法
CN105096874A (zh) * 2015-08-12 2015-11-25 武汉华星光电技术有限公司 一种goa电路、阵列基板和液晶显示器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070103346A1 (en) * 2005-11-04 2007-05-10 Novatek Microelectronics Corp. Matrix decoder
US20140055329A1 (en) * 2011-04-28 2014-02-27 Sharp Kabushiki Kaisha Liquid crystal display device
CN103345911A (zh) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN103390392A (zh) * 2013-07-18 2013-11-13 合肥京东方光电科技有限公司 Goa电路、阵列基板、显示装置及驱动方法
CN104217694A (zh) * 2014-09-04 2014-12-17 深圳市华星光电技术有限公司 一种扫描驱动电路及显示面板
CN104835466A (zh) * 2015-05-20 2015-08-12 京东方科技集团股份有限公司 扫描驱动电路、阵列基板、显示装置及驱动方法
CN105096874A (zh) * 2015-08-12 2015-11-25 武汉华星光电技术有限公司 一种goa电路、阵列基板和液晶显示器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109656066A (zh) * 2018-12-24 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN110910775A (zh) * 2019-11-26 2020-03-24 深圳市华星光电半导体显示技术有限公司 一种显示装置

Also Published As

Publication number Publication date
CN106847155B (zh) 2021-03-19

Similar Documents

Publication Publication Date Title
CN105280153B (zh) 一种栅极驱动电路及其显示装置
CN106023935B (zh) 液晶显示装置及其驱动方法
CN104992957B (zh) 阵列基板、显示面板和显示装置
CN103700354B (zh) 栅极驱动电路及显示装置
CN103280948B (zh) 一种脉冲调制磁隔离驱动电路
CN104795044B (zh) 驱动装置、驱动方法和显示装置
CN106782278A (zh) 移位寄存器、栅线驱动方法、阵列基板和显示装置
CN105761681B (zh) 屏幕的窗口显示方法及装置
CN107657918A (zh) 发光控制信号生成电路、其驱动方法及装置
CN108492789A (zh) 一种阵列基板行驱动单元、电路以及液晶显示面板
CN106847155A (zh) 一种goa电路、阵列基板及显示装置
CN106935217A (zh) 多路输出选择电路及显示装置
CN105161053B (zh) 一种防拖影行扫控制芯片及防拖影led显示电路
CN109256081A (zh) 一种源极驱动电路、显示面板
CA2389599A1 (en) Method and circuit for emphasizing contour
CN107516487A (zh) 显示装置
CN104393778A (zh) 五电平逆变器调制方法、装置以及光伏***
CN205564250U (zh) 一种显示屏
CN105791945A (zh) 一种焦点显示方法及装置
CN105448227A (zh) 一种栅极驱动电路和显示装置
CN104882112A (zh) 液晶显示面板及其驱动方法
CN107705739A (zh) 扫描驱动电路及显示装置
CN207704837U (zh) 一种子像素驱动电路
CN205336101U (zh) 电荷泵装置
CN104992655B (zh) 一种显示面板及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant