CN105788555A - 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Download PDF

Info

Publication number
CN105788555A
CN105788555A CN201610339380.0A CN201610339380A CN105788555A CN 105788555 A CN105788555 A CN 105788555A CN 201610339380 A CN201610339380 A CN 201610339380A CN 105788555 A CN105788555 A CN 105788555A
Authority
CN
China
Prior art keywords
transistor
pole
node
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610339380.0A
Other languages
English (en)
Other versions
CN105788555B (zh
Inventor
米磊
王世君
薛艳娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610339380.0A priority Critical patent/CN105788555B/zh
Publication of CN105788555A publication Critical patent/CN105788555A/zh
Application granted granted Critical
Publication of CN105788555B publication Critical patent/CN105788555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。涉及显示技术领域，用于简化栅极驱动电路。该移位寄存器单元包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块；第一控制模块用于控制第一节点电压，输入模块用于控制第二节点的电压，第二控制模块用于控制第一节点、第二节点、第四节点以及第五节点的电压；第一至第四输出模块分别用于输出第一至第四时钟信号端的时钟信号，输出控制模块用于控制第四输出模块输出第四节点的电压。本发明的实施例用于显示装置的制造。

Description

移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
背景技术
集成栅极驱动(英文：GateDriveOnArray，简称:GOA)，是利用薄膜晶体管(英文：thinfilmtransistor，简称：TFT)液晶显示器阵列(Array)制程将栅极驱动电路制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
栅极驱动电路设计一直以来都是本领域技术人员不断研究的一个核心问题。利用集成栅极驱动技术将栅极驱动电路集成在显示面板的阵列基板上，可以省掉栅极开关集成电路部分，从而从材料成本和制作工艺两方面降低产品成本。现有的栅极驱动电路通常由多个移位寄存器单元组成，任一移位寄存器单元的信号输出端连接显示面板的一条栅线，用于向其连接的栅线提供栅极驱动信号，并且每一个移位寄存器单元都包括一个预充电模块、一个下拉模块、一个稳定模块以及一个输出模块，每一个模块又包括多个TFT。然而，随着显示面板分辨率的不断提高，显示面板中栅线的数量也不断增加，所以需要设计更多的移位寄存器单元形成栅极驱动电路为显示面板提供栅极驱动信号，由于现有移位寄存器单元结构较为复杂，且每一个移位寄存器单元仅能够向一条栅线提供栅极驱动信号，所以现有栅极驱动电路不利于简化显示面板的工艺以及降低显示面板的产生成本。此外，窄边框技术自出现以来一直备受消费者青睐。窄边框技术必须以减小栅极驱动电路的面积为前提，而现有技术中栅极驱动电路结构复杂，难以缩减栅极驱动电路的面积，因此也不利于窄边框技术的实现。
综上，如何简化栅极驱动电路是本领域技术人员亟待解决的技术问题。
发明内容
本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，用于简化栅极驱动电路。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种移位寄存器单元，包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块；
所述第一控制模块连接第一扫描信号端、第二扫描信号端、第一信号输入端、第二信号输入端以及第一节点，用于在第一扫描信号端的第一扫描信号的控制下将所述第一信号输入端的电压输入第一节点，或者在第二扫描信号端的第二扫描信号的控制下将所述第二信号输入端的电压输入第一节点；
所述输入模块连接第二节点、所述第二信号输入端以及所述第一节点，用于在所述第一节点的电压的控制下将所述第二信号输入端的电压输入所述第二节点；
所述第二控制模块连接第一电平端、第二电平端、第三节点、第四节点、第五节点、所述第一节点以及所述第二节点，用于在所述第一节点的电压的控制下将所述第一电平端的电压输入所述第三节点以及在所述第三节点的电压的控制下将所述第二电平端的电压输入所述第一节点、第二节点、第四节点以及第五节点；
所述第一输出模块连接第一信号输出端、第一时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第一时钟信号端的第一时钟信号在所述第一信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第一信号输出端输出；
所述第二输出模块连接第二信号输出端、第二时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第二时钟信号端的第二时钟信号在所述第二信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第二信号输出端输出；
所述第三输出模块连接第三信号输出端、第三时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第三时钟信号端的第三时钟信号在所述第三信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第三信号输出端输出；
所述第四输出模块连接第四信号输出端、第四时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第四时钟信号端的第四时钟信号在所述第四信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第四信号输出端输出；
所述输出控制模块连接所述第一扫描信号端、所述第四信号输出端以及所述第二电平端，用于在所述第一扫描信号端的第一扫描信号的控制下将所述第二电平端的电压在所述第四信号输出端输出。
可选的，所述第一控制模块包括：第一晶体管和第二晶体管；
所述第一晶体管的第一极连接所述第一信号输入端，所述第一晶体管的第二极连接所述第一节点；所述第一晶体管的栅极连接所述第一扫描信号端；
所述第二晶体管的第一极连接所述第二信号输入端，所述第二晶体管的第二极连接所述第一节点；所述第二晶体管的栅极连接所述第二扫描信号端。
可选的，所述输入模块包括：第三晶体管；
所述第三晶体管的第一极连接所述第二信号输入端，所述第三晶体管的第二极连接所述第二节点，所述第三晶体管的栅极连接所述第一节点。
可选的，所述第二控制模块包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
所述第四晶体管的第一极连接所述第一电平端，所述第四晶体管的第二极连接所述第三节点，所述第四晶体管的栅极连接所述第一电平端；
所述第五晶体管的第一极连接所述第三节点，所述第五晶体管的第二极连接所述第二电平端，所述第五晶体管的栅极连接所述第一节点；
所述第六晶体管的第一极连接所述第一节点，所述第六晶体管的第二极连接所述第二电平端，所述第六晶体管的栅极连接所述第三节点；
所述第七晶体管的第一极连接所述第二节点，所述第七晶体管的第二极连接所述第二电平端，所述第七晶体管的栅极连接所述第三节点；
所述第八晶体管的第一极连接所述第二电平端，所述第八晶体管的第二极连接所述第五节点，所述第八晶体管的栅极连接所述第三节点；
所述第九晶体管的第一极连接所述第二电平端，所述第九晶体管的第二极连接所述第四节点，所述第九晶体管的栅极连接所述第三节点。
可选的，所述第一输出模块包括：第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第一电容；
所述第十晶体管的第一极连接所述第二节点，所述第十晶体管的第二极连接所述第一电容的第一极，所述第十晶体管的栅极连接所述第一电平端；
所述第十一晶体管的第一极连接所述第一时钟信号端，所述第十一晶体管的第二极连接所述第一信号输出端，所述第十一晶体管的栅极连接所述第一电容的第一极；
所述第十二晶体管的第一极连接所述第一电容的第一极，所述第十二晶体管的第二极连接所述第五节点，所述第十二晶体管的栅极连接所述三节点；
所述第十三晶体管的第一极连接所述第一信号输出端，所述第十三晶体管的第二极连接所述第四节点，所述第十三晶体管的栅极连接所述三节点；
所述第一电容的第二极连接所述第一信号输出端。
可选的，所述第二输出模块包括：第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管以及第二电容；
所述第十四晶体管的第一极连接所述第二节点，所述第十四晶体管的第二极连接所述第二电容的第一极，所述第十四晶体管的栅极连接所述第一电平端；
所述第十五晶体管的第一极连接所述第二时钟信号端，所述第十五晶体管的第二极连接所述第二信号输出端，所述第十五晶体管的栅极连接所述第二电容的第一极；
所述第十六晶体管的第一极连接所述第二电容的第一极，所述第十六晶体管的第二极连接所述第五节点，所述第十六晶体管的栅极连接所述三节点；
所述第十七晶体管的第一极连接所述第二信号输出端，所述第十七晶体管的第二极连接所述第四节点，所述第十七晶体管的栅极连接所述三节点；
所述第二电容的第二极连接所述第二信号输出端。
可选的，所述第三输出模块包括：第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管以及第三电容；
所述第十八晶体管的第一极连接所述第二节点，所述第十八晶体管的第二极连接所述第三电容的第一极，所述第十八晶体管的栅极连接所述第一电平端；
所述第十九晶体管的第一极连接所述第三时钟信号端，所述第十九晶体管的第二极连接所述第三信号输出端，所述第十九晶体管的栅极连接所述第三电容的第一极；
所述第二十晶体管的第一极连接所述第三电容的第一极，所述第二十晶体管的第二极连接所述第五节点，所述第二十晶体管的栅极连接所述三节点；
所述第二十一晶体管的第一极连接所述第三信号输出端，所述第二十一晶体管的第二极连接所述第五节点，所述第二十一晶体管的栅极连接所述四节点；
所述第三电容的第二极连接所述第三信号输出端。
可选的，所述第四输出模块包括：第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管以及第四电容；
所述第二十二晶体管的第一极连接所述第二节点，所述第二十二晶体管的第二极连接所述第四电容的第一极，所述第二十二晶体管的栅极连接所述第一电平端；
所述第二十三晶体管的第一极连接所述第四时钟信号端，所述第二十三晶体管的第二极连接所述第四信号输出端，所述第二十三晶体管的栅极连接所述第四电容的第一极；
所述第二十四晶体管的第一极连接所述第四电容的第一极，所述第二十四晶体管的第二极连接所述第五节点，所述第二十四晶体管的栅极连接所述三节点；
所述第二十五晶体管的第一极连接所述第四信号输出端，所述第二十五晶体管的第二极连接所述第四节点，所述第二十五晶体管的栅极连接所述三节点；
所述第四电容的第二极连接所述第四信号输出端。
可选的，所述输出控制模块包括：第二十六晶体管；
所述第二十六晶体管的第一极连接所述第四信号输出端，所述第二十六晶体管的第二极连接所述第二电平端，所述第二十六晶体管的栅极连接所述第一扫描信号端。
可选的，所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号、所述第三时钟信号端的第三时钟信号以及所述第四时钟信号端的第四时钟信号依次相差1/4个时钟周期，且所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号、所述第三时钟信号端的第三时钟信号以及所述第四时钟信号端的第四时钟信号的占空比均为25％。
可选的，其特征在于，各个晶体管均为N型晶体管；或者各个晶体管均为P型晶体管。
第二方面，提供一种移位寄存器单元的驱动方法，用于驱动第一方面任一项所述的移位寄存器单元；所述方法包括：
第一阶段，第一控制模块在第一扫描信号端的第一扫描信号的控制下将第一信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；输出控制模块在第一扫描信号端的第一扫描信号的控制下将第二电平端的电压在第信号输出端输出；
第二阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第一输出模块在第二节点的电压的控制下将第一时钟信号端的第一时钟信号在第一信号输出端输出；
第三阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第二输出模块在第二节点的电压的控制下将第二时钟信号端的第二时钟信号在第二信号输出端输出；
第四阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第三输出模块在第二节点的电压的控制下将第三时钟信号端的第三时钟信号在第三信号输出端输出；
第五阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第四输出模块在第二节点的电压的控制下将所述第四时钟信号端的第四时钟信号在所述第四信号输出端输出；
第六阶段，第二控制模块在第二扫描信号的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点；第一输出模块、第二输出模块、第三输出模块以及所述第四输出模块在所述第三节点的电压的控制下分别在第一信号输出端、第二信号输出端、第三信号输出端以及第四信号输出端输出第四节点的电压；
第七阶段，控制模块在第一节点的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点。
第三方面，提供一种栅极驱动电路，包括至少一个第一方面任一项所述的移位寄存器单元。
第四方面，提供一种显示装置，包括第三方面所述的栅极驱动电路。
本发明实施例提供的移位寄存器单元包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块，其中第一控制模块能够将第二信号输入端的电压输入第一节点，输入模块能够将第二信号输入端的电压输入第二节点，第二控制模块能够第一电平端的电压输入第三节点以及将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点，第一输出模块可以将第一时钟信号端的第一时钟信号在第一信号输出端输出，或者将第四节点的电压在第一信号输出端输出，第二输出模块可以将第二时钟信号端的第二时钟信号在第二信号输出端输出，或者将第四节点的电压在第二信号输出端输出，第三输出模块可以将第三时钟信号端的第三时钟信号在第三信号输出端输出，或者将第四节点的电压在第三信号输出端输出，第四输出模块可以将第四时钟信号端的第四时钟信号在第四信号输出端输出，或者将第四节点的电压在第四信号输出端输出，输出控制模块可以将第二电平端的电压在第四信号输出端输出，即本发明实施例中通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相比于现有技术中每一个移位寄存器单元之间无公用部分且仅向一条栅线提供栅极驱动信号，本发明实施例提供的移位寄存器单元通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相当于将四级移位寄存器单元中的部分功能公用，所以本发明实施例可以减少移位寄存器单元中的器件，进而简化栅极驱动电路。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的实施例提供的移位寄存器单元的示意性结构图；
图2为本发明的实施例提供的移位寄存器单元的电路图；
图3为本发明的实施例提供的移位寄存器单元的驱动方法的步骤流程图；
图4为本发明的实施例提供的移位寄存器单元中各个信号的时序图；
图5为本发明的实施例提供的栅极驱动电路的示意性结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，根据在电路中的作用本发明的实施例所采用的晶体管主要为开关晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中源极称为第一极，漏极称为第二极。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、信号输出端为漏极。此外本发明实施例所采用的开关晶体管包括P型开关晶体管和N型开关晶体管两种，其中，P型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型开关晶体管为在栅极为高电平时导通，在栅极为低电平时截止。
需要说明的是，本申请中的“第一”、“第二”等字样仅仅是为了对功能和作用基本相同的相同项或相似项进行区分，“第一”、“第二”等字样并不是在对数量和执行次序进行限定，例如同一实施例中可能出现“第一晶体管”、“第二晶体管”、“第四晶体管”而没有出现“第三晶体管”，则“第一”、“第二”、“第四”仅可以理解为对不同晶体管的区分，而不能理解为该实施例中还包括“第三晶体管”。
本发明实施例提供一种移位寄存器单元，参照图1所示，该移位寄存器单元包括：第一控制模块11、输入模块12、第二控制模块13、第一输出模块14、第二输出模块15、第三输出模块16、第四输出模块17以及输出控制模块18。
其中，第一控制模块11连接第一扫描信号端S1、第二扫描信号端S2、第一信号输入端Input1、第二信号输入端Input2以及第一节点a，用于在第一扫描信号端S1的第一扫描信号的控制下将第一信号输入端Input1的电压输入第一节点a，或者在第二扫描信号端S2的第二扫描信号的控制下将第二信号输入端Input2的电压输入第一节点a。
输入模块12连接第二节点b、第二信号输入端Input2以及第一节点a，用于在第一节点a的电压的控制下将第二信号输入端Input2的电压输入第二节点b。
第二控制模块13连接第一电平端V1、第二电平端V2、第三节点c、第四节点d、第五节点e、第一节点a以及第二节点b，用于在第一节点a的电压的控制下将第一电平端V1的电压输入第三节点c以及在第三节点c的电压的控制下将第二电平端V2的电压输入第一节点a、第二节点b、第四节点d以及第五节点e。
第一输出模块14连接第一信号输出端Output1、第一时钟信号端CLK1、第一电平端V1、第二节点b、第三节点c、第四节点d以及第五节点e，用于在第二节点b的电压的控制下将第一时钟信号端CLK1的第一时钟信号在第一信号输出端Output1输出，或者在第三节点c的电压的控制下将第四节点d的电压在第一信号输出端Output1的输出。
第二输出模块15连接第二信号输出端Output2、第二时钟信号端CLK2、第一电平端V1、第二节点b、第三节点c、第四节点d以及第五节点e，用于在第二节点b的电压的控制下将第二时钟信号端CLK2的第二时钟信号在第二信号输出端Output2输出，或者在第三节点c的电压的控制下将第四节点d的电压在第二信号输出端Output2输出。
第三输出模块16连接第三信号输出端Output3、第三时钟信号端CLK3、第一电平端V1、第二节点b、第三节点c、第四节点d以及第五节点e，用于在第二节点b的电压的控制下将第三时钟信号端CLK3的第三时钟信号在第三信号输出端Output3输出，或者在第三节点c的电压的控制下将第四节点d的电压在第三信号输出端Output3输出。
第四输出模块17连接第四信号输出端Output4、第四时钟信号端CLK4、第一电平端V1、第二节点b、第三节点c、第四节点d以及第五节点e，用于在第二节点b的电压的控制下将第四时钟信号端CLK4的第四时钟信号在第四信号输出端Output4输出，或者在第三节点c的电压的控制下将第四节点d的电压在第四信号输出端Output4输出。
所述输出控制模块18连接所述第一扫描信号端S1、所述第四信号输出端Output4以及所述第二电平端V2，用于在所述第一扫描信号端S1的第一扫描信号的控制下将第二电平端V2的电压在第四信号输出端Output4输出。
本发明实施例提供的移位寄存器单元包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块，其中第一控制模块能够将第二信号输入端的电压输入第一节点，输入模块能够将第二信号输入端的电压输入第二节点，第二控制模块能够第一电平端的电压输入第三节点以及将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点，第一输出模块可以将第一时钟信号端的第一时钟信号在第一信号输出端输出，或者将第四节点的电压在第一信号输出端输出，第二输出模块可以将第二时钟信号端的第二时钟信号在第二信号输出端输出，或者将第四节点的电压在第二信号输出端输出，第三输出模块可以将第三时钟信号端的第三时钟信号在第三信号输出端输出，或者将第四节点的电压在第三信号输出端输出，第四输出模块可以将第四时钟信号端的第四时钟信号在第四信号输出端输出，或者将第四节点的电压在第四信号输出端输出，输出控制模块可以将第二电平端的电压在第四信号输出端输出，即本发明实施例中通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相比于现有技术中每一个移位寄存器单元之间无公用部分且仅向一条栅线提供栅极驱动信号，本发明实施例提供的移位寄存器单元通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相当于将四级移位寄存器单元中的部分功能公用，所以本发明实施例可以减少移位寄存器单元中的器件，进而简化栅极驱动电路。
进一步的，参照图2所示，第一控制模块11包括：第一晶体管T1和第二晶体管T2；
第一晶体管T1的第一极连接第一信号输入端Input1，第一晶体管T1的第二极连接第一节点a；第一晶体管T1的栅极连接第一扫描信号端S1；
第二晶体管T2的第一极连接第二信号输入端Input2，第二晶体管T2的第二极连接第一节点a；第二晶体管T2的栅极连接第二扫描信号端S2。
输入模块12包括：第三晶体管T3；
第三晶体管T3的第一极连接第二信号输入端Input2，第三晶体管T3的第二极连接第二节点b，第三晶体管T3的栅极连接第一节点a。
第二控制模块13包括：第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8以及第九晶体管T9；
第四晶体管T4的第一极连接第一电平端V1，第四晶体管T4的第二极连接第三节点c，第四晶体管T4的栅极连接第一电平端V1；
第五晶体管T5的第一极连接第三节点c，第五晶体管T5的第二极连接第二电平端V2，第五晶体管T5的栅极连接第一节点a；
第六晶体管T6的第一极连接第一节点a，第六晶体管T6的第二极连接第二电平端V2，第六晶体管的栅极连接第三节点c；
第七晶体管T7的第一极连接第二节点b，第七晶体管T7的第二极连接第二电平端V2，第七晶体管T7的栅极连接第三节点c；
第八晶体管T8的第一极连接第二电平端V2，第八晶体管T8的第二极连接第五节点e，第八晶体管T8的栅极连接第三节点c；
第九晶体管T9的第一极连接第二电平端V2，第九晶体管T9的第二极连接第四节点d，第九晶体管T9的栅极连接第三节点c。
第一输出模块14包括：第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13以及第一电容C1；
第十晶体管T10的第一极连接第二节点b，第十晶体管T10的第二极连接第一电容C1的第一极，第十晶体管T10的栅极连接第一电平端V1；
第十一晶体管T11的第一极连接第一时钟信号端CLK1，第十一晶体管T11的第二极连接第一信号输出端Output1，第十一晶体管T11的栅极连接第一电容C1的第一极；
第十二晶体管T12的第一极连接第一电容C1的第一极，第十二晶体管T12的第二极连接第五节点e，第十二晶体管T12的栅极连接三节点c；
第十三晶体管T13的第一极连接第一信号输出端Output1，第十三晶体管T13的第二极连接第四节点d，第十三晶体管T13的栅极连接三节点c；
第一电容C1的第二极连接第一信号输出端Output1。
第二输出模块15包括：第十四晶体管T14、第十五晶体管T15、第十六晶体管T16、第十七晶体管T17以及第二电容C2；
第十四晶体管T14的第一极连接第二节点b，第十四晶体管T14的第二极连接第二电容C2的第一极，第十四晶体管T14的栅极连接第一电平端V1；
第十五晶体管T15的第一极连接第二时钟信号端CLK2，第十五晶体管T15的第二极连接第二信号输出端Output2，第十五晶体管T15的栅极连接第二电容C2的第一极；
第十六晶体管T16的第一极连接第二电容C2的第一极，第十六晶体管T16的第二极连接第五节点e，第十六晶体管T16的栅极连接三节点c；
第十七晶体管T17的第一极连接第二信号输出端Output2，第十七晶体管T17的第二极连接第四节点d，第十七晶体管T17的栅极连接三节点c；
第二电容C2的第二极连接第二信号输出端Output2。
第三输出模块包括：第十八晶体管T18、第十九晶体管T19、第二十晶体管T20、第二十一晶体管T21以及第三电容C3；
第十八晶体管T18的第一极连接第二节点b，第十八晶体管T18的第二极连接第三电容C3的第一极，第十八晶体管T18的栅极连接第一电平端V1；
第十九晶体管T19的第一极连接第三时钟信号端CLK3，第十九晶体管T19的第二极连接第三信号输出端Output3，第十九晶体管T19的栅极连接第三电容C3的第一极；
第二十晶体管T20的第一极连接第三电容C3的第一极，第二十晶体管T20的第二极连接第五节点e，第二十晶体管T20的栅极连接三节点c；
第二十一晶体管T21的第一极连接第三信号输出端Output3，第二十一晶体管T21的第二极连接第四节点d，第二十一晶体管T21的栅极连接三节点c；
第三电容C3的第二极连接第三信号输出端Output3。
第四输出模块17包括：第二十二晶体管T22、第二十三晶体管T23、第二十四晶体管T24、第二十五晶体管T25以及第四电容C4；
第二十二晶体管T22的第一极连接第二节点b，第二十二晶体管T22的第二极连接第四电容C4的第一极，第二十二晶体管T22的栅极连接第一电平端V1；
第二十三晶体管T23的第一极连接第四时钟信号端CLK4，第二十三晶体管T23的第二极连接第四信号输出端Output4，第二十三晶体管T23的栅极连接第四电容C4的第一极；
第二十四晶体管T24的第一极连接第四电容C4的第一极，第二十四晶体管T24的第二极连接第五节点e，第二十四晶体管T24的栅极连接三节点c；
第二十五晶体管T25的第一极连接第四信号输出端Output4，第二十五晶体管T25的第二极连接第四节点d，第二十五晶体管T25的栅极连接三节点c；
第四电容C4的第二极连接第四信号输出端Output4。
所述输出控制模块18包括：第二十六晶体管T26；
所述第二十六晶体管T26的第一极连接所述第四信号输出端Output4，所述第二十六晶体管T26的第二极连接所述第二电平端V2，所述第二十六晶体管T26的栅极连接所述第一扫描信号端S1。
本发明再一实施例提供一种移位寄存器单元的驱动方法，该驱动方法用于驱动上述任一实施例提供的移位寄存器单元。具体的，参照图3所示，该移位寄存器单元的额驱动方法包括如下步骤：
S31、第一阶段，第一控制模块在第一扫描信号端的第一扫描信号的控制下将第一信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；输出控制模块在第一扫描信号端的第一扫描信号的控制下将第二电平端的电压在第信号输出端输出。
S32、第二阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第一输出模块在第二节点的电压的控制下将第一时钟信号端的第一时钟信号在第一信号输出端输出。
S33、第三阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第二输出模块在第二节点的电压的控制下将第二时钟信号端的第二时钟信号在第二信号输出端输出。
S34、第四阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第三输出模块在第二节点的电压的控制下将第三时钟信号端的第三时钟信号在第三信号输出端输出。
S35、第五阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第四输出模块在第二节点的电压的控制下将第四时钟信号端的第四时钟信号在第四信号输出端输出。
S36、第六阶段，第二控制模块在第二扫描信号的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点；第一输出模块、第二输出模块、第三输出模块以及第四输出模块在第三节点的电压的控制下分别在第一信号输出端、第二信号输出端、第三信号输出端以及第四信号输出端输出第四节点的电压。
S37、第七阶段，控制模块在第一节点的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点。
本发明实施例提供的移位寄存器单元驱动方法在第一阶段将第一信号输入端的电压输入第一节点、将第二信号输入端的电压输入第二节点以及将第二电平端的电压在第四信号输出端输出，在第二阶段至第五阶段中分将第一时钟信号端的第一时钟信号、第二时钟信号端的第二时钟信号、第三时钟信号端的第三时钟信号以及第四时钟信号端的第四时钟信号在第一信号输出端、第二信号输出端、第三信号输出端以及第四信号输出端输出，在第六阶段将第二电平端的电压输出第一节点、第二节点、第四节点以及第五节点以及在第一信号输出端、第二信号输出端、第三信号输出端以及第四信号输出端输出第四节点的电压，所以本发明实施例提供的移位寄存器单元驱动方法能够驱动上述实施例中的栅极驱动电路输出栅极驱动信号，且本发明实施例中通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相比于现有技术中每一个移位寄存器单元之间无公用部分且仅向一条栅线提供栅极驱动信号，本发明实施例提供的移位寄存器单元通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相当于将四级移位寄存器单元中的部分功能公用，所以本发明实施例可以减少移位寄存器单元中的器件，进而简化栅极驱动电路。
以下，参照图4所示的时序状态示意图，对图2所示的移位寄存器单元以及图3所示移位寄存器单元的驱动方法的工作原理进行说明，其中，以第一电平端V1提供高电平VGH，第二电平端V2提供低电平VGL，且图2所示移位寄存器单元中所有晶体管均栅极高电平时导通的N型晶体管为例进行说明。示例性的，第二电平端V2可以为接地端。还需要说明的是，当图2所示移位寄存器单元中所有晶体管均栅极高电平时导通的N型晶体管时，第四晶体管T4、第十晶体管T10、第十四晶体管T14、第十八晶体管T18以及第二十二晶体管T22栅极始终与提供高电平的第一电平端V1连接，所以第十晶体管T10、第十四晶体管T14、第十八晶体管T18以及第二十二晶体管T22为常开晶体管。
图4中示出了第一时钟信号端CLK1的第一时钟信号、第二时钟信号端CLK2的第二时钟信号、第三时钟信号端CLK3的第三时钟信号、第四时钟信号端CLK4的第四时钟信号、第一信号输入端Input1的输入信号、第二信号输入端Input2的输入信号、第一扫描信号端S1的第一扫描信号以及第二扫描信号端的第二扫描信号的时序图。其中第一时钟信号、第二时钟信号、第三时钟信号以及第四时钟信号的周期均为4T，占空比为25％。第一信号输入端Input1的输入信号和第二信号输入端Input2的输入信号的周期为8T，占空比为5/8，第一信号输入端Input1的输入信号高电平的起始时间比CLK1输出高电平的起始时间提前5T，第二信号输入端Input2的输入信号输出高电平的起始时间比CLK1输出高电平的起始时间提前T。第一扫描信号以及第二扫描信号示出高电平的时间均为5T，且第一扫描信号输出高电平的起始时间比CLK1输出高电平的起始时间提前5T，第二扫描信号输出高电平的起始时间与CLK1输出高电平的起始时间相同，其中第一扫描信号和第二扫描信号的周期可以根据包括该移位寄存器单元的显示面栅极驱动电路的扫描频率确定，示例性的，扫描频率为60HZ，则第一扫描信号和第二扫描信号的周期为16.67ms。如图4所示，提供七个阶段的时序状态，其中，第一阶段为t1；第二阶段为t2；第三阶段为t3；第四阶段为t4；第五阶段为t5；第六阶段为t6；第七阶段为t7。
t1阶段,Input1高电平，第一晶体管T1、第二十六晶体管T26导通，且因为S1高电平，因此第一节点a电平被拉高，栅极与第一节点a连接的第三晶体管T3和第五晶体管T5导通。因为T5导通,所以第三节点c通过T5连接第二电平端V2，第三节点c低电平。因为T3导通且Input2高电平，所以Input2通过第三晶体管T3同时向第一电容C1、第二电容C2、第三电容C3以及第四电容C4充电，T11、T15、T19、T23导通，但因为此阶段中CLK1、CLK2、CLK3均为低电平，所以此阶段中第一输出模块、第二输出模块以及第三输出模块均输出低压电平。又因为T26导通，所以Output输出点点平。此阶段为对第一电容C1、第二电容C2、第三电容C3以及第四电容C4充电，因此t1阶段称为预充电阶段。
t2阶段，此阶段中Input1和S1均为低电平，T1截止，Input2和S2均为高电平，因此T2导通，Input2通过T2拉高第一节点a的电压，T3、T5导通，Input2通过T3拉高第二节点b的电压，T11仍然导通。又因为此节点CLK1开始输出高电平，所以t2阶段，Output1输出高电平。此外，Output1输出的高电平作用于第一电容C1的第二极，所以第一电容C1发生自举效应，抬升第一电容C1第一极的电压，进而使T11导通更加充分、Output1的输出信号更加稳定。CLK2、CLK3、CLK4均为低电平，所以Output2、Output3、Output4均输出低电平。此阶第一输出模块14进行输出，因此t2阶段称为第一输出阶段。
t3阶段，此阶段中各个信号状态与t2阶段类似，不同之处在于CLK1由t2阶段的高电平变为低电平，而CLK2由t2阶段的低电平变为高电平，因此Output2输出高电平。同样，Output2输出的高电平作用于第二电容C2的第二极，所以第二电容C2发生自举效应，抬升第二电容C2第一极的电压，进而使T15导通更加充分、Output2的输出信号更加稳定。CLK1、CLK3、CLK4均为低电平，所以Output1、Output3、Output4均输出低电平。此阶段第二输出模块15进行输出，因此t3阶段称为第二输出阶段。
t4阶段，此阶段中各个信号状态与t3阶段类似，不同之处在于CLK2由t3阶段的高电平变为低电平，而CLK3由t3阶段的低电平变为高电平，因此Output3输出高电平。同样，Output3输出的高电平作用于第三电容C3的第二极，所以第三电容C3发生自举效应，抬升第三电容C3第一极的电压，进而使T19导通更加充分、Output3的输出信号更加稳定。CLK1、CLK2、CLK4均为低电平，所以Output1、Output2、Output4均输出低电平。此阶段第三输出模块16进行输出，因此t4阶段称为第三输出阶段。
t5阶段，此阶段中各个信号状态与t4阶段类似，不同之处在于CLK3由t4阶段的高电平变为低电平，而CLK4由t4阶段的低电平变为高电平，因此Output4输出高电平。同样，Output4输出的高电平作用于第四电容C4的第二极，所以第四电容C4发生自举效应，抬升第四电容C4第一极的电压，进而使T23导通更加充分、Output4的输出信号更加稳定。CLK1、CLK2、CLK3均为低电平，所以Output1、Output2、Output3均输出低电平。此阶段第四输出模块16进行输出，因此t5阶段称为第四输出阶段。
t6阶段，此阶段S2高电平，所以T2导通，Input2低电平，Input2通过T2将第一节点a拉为低电平，T3、T5截止。因为T5截止，所以V1通过T4将第三节点c拉为高电平，T6、T7、T8、T9、T12、T13、T16、T17、T20、T21、T24以及T25导通。V2通过T8连接第五节点e，第五节点e低电平，V2通过T9连接第四节点d，第四节点d低电平。第一电容C1的第一极通过T12连接第五节点e，第一电容C1被放电，Output1通过T13连接第四节点d，Ouput1被放电输出低电平。同理，C2的第一极通过T16连接第五节点e,C2被放电，Output2通过T13连接第四节点d，Ouput2被放电，输出低电平；C3的第一极通过T20连接第五节点e,C3被放电，Output3通过T21连接第四节点d，Ouput3被放电，输出低电平；C4的第一极通过T24连接第五节点e,C4被放电，Output4通过T25连接第四节点d，Ouput4被放电，输出低电平。此阶段对各输出端进行放电，因此t6阶段称为放电阶段。
t7阶段，S1、S2均为第电平，因此V1通过T4拉高第三节点c的电压，C1、C2、C3、C4、Output1、Output2、Output3、Output4继续放电，Output1、Output2、Output3、Output4均输出低电平。此阶段仍然对各输出端进行放电，因此t7阶段称为稳定阶段。
需要说明的是，上述移位寄存器单元在t7阶段之后可能包括若干阶段，这是是由第一扫描信号以及第二扫描信号的周期所决定的，但在S1在次输出高电平之前，移位寄存器单元中的第三节点c保持高电平Output1、Output2、Output3、Output4均输出低电平
进一步的，上述实施例中的移位寄存器单元中所有晶体管还可以均为低电平导通的P型晶体管，若所有晶体管均为P型晶体管，则只需要重新调整移位寄存器单元各个输入信号的时序状态即可，例如：调整第一电平端V1提供低电平，调整图4中t1-t5阶段Input2调整为低电平，调整t6-t7阶段Input2为高电平，其他信号也调整为相位相反的时序信号。
再进一步的，上述移位寄存器单元中也可以同时采用N型晶体管和P型晶体管，此时需保证移位寄存器单元中通过同一个时序信号或电压控制的晶体管需要采用相同的类型，当然这都是本领域的技术人员依据本发明的实施例可以做出的合理变通方案，因此均应为本发明的保护范围，然而考虑到晶体管的制程工艺，由于不同类型的晶体管的有源层掺杂材料不相同，因此移位寄存器单元中采用统一类型的晶体管更有利于移位寄存器单元的制程工艺。
本发明一实施例提供一种栅极驱动电路，包括至少一个上述实施例中的移位寄存器单元。
具体的，参照图5所示，该栅极驱动电路包括若干个级联的移位寄存器单元，其中，第1级移位寄存器单元的第一信号输出端Output1连接栅线G1，第1级移位寄存器单元的第二信号输出端Output2连接栅线G2，第1级移位寄存器单元的第三信号输出端Output3连接栅线G3，第1级移位寄存器单元的第四信号输出端Output4连接栅线G4；第2级移位寄存器单元的第一信号输出端Output1连接栅线G5，第2级移位寄存器单元的第二信号输出端Output2连接栅线G6，第2级移位寄存器单元的第三信号输出端Output3连接栅线G7，第2级移位寄存器单元的第四信号输出端Output4连接栅线G8；第n级移位寄存器单元的第一信号输出端Output1连接栅线G4n-3，第n级移位寄存器单元的第二信号输出端Output2连接栅线G4n-2，第n级移位寄存器单元的第三信号输出端Output3连接栅线G4n-1，第n级移位寄存器单元的第四信号输出端Output4连接栅线G4n。
此外，每个移位寄存器单元都有一个第一时钟信号端CLK1、一个第二时钟信号端CLK2、一个第三时钟信号端CLK3、一个第四时钟信号端CLK4和两个信号输入端；参照图5所示，通过四个***的时钟信号clock1、clock2、clock3以及clock4向每个移位寄存器单元连接的四个时钟信号端提供时钟信号，其中每一级移位寄存器单元的CLK1输入clock1，CLK2输入clock2，CLK3输入clock3，CLK4输入clock4。通过两个输入信号INPUT1和INPUT2向每个移位寄存器单元连接的第一信号输入端Input1和Input2提供输入信号；其中，第1级移位寄存器单元的第一信号输入端Input1输入INPUT1、第1级移位寄存器单元的第二信号输入端Input2输入INPUT2；第2级移位寄存器单元的第一信号输入端Input1输入INPUT2、第2级移位寄存器单元的第二信号输入端Input2输入INPUT1；对于第n级移位寄存器单元，当n为奇数时，第n级移位寄存器单元的各个信号输入端输入与第1级移位寄存器单元的各个信号输入端输入相同的输入信号；当n为偶数时，第n级移位寄存器单元的各个信号输入端输入与第2级移位寄存器单元的各个信号输入端输入相同的时钟信号；图5中以n为奇数为例进行说明。
其中，***时钟的时序状态参照图4中第一时钟信号端CLK1的第一时钟信号、第二时钟信号端CLK2的第二时钟信号、第三时钟信号端CLK3的第三时钟信号、第四时钟信号端CLK4的第四时钟信号；其中，clock1、clock2、clock3、clock4相位依次相差1/4个时钟周期，clock1、clock2、clock3、clock4均为占空比为25％的时钟信号。
进一步的，每一级移位寄存器单元还包括两个电平端以及两个扫描信号端，其中，每一个移位寄存器单元的第一电平端可以通过同一个电平端提供电压，也可以分别使用一个独立的电平端，同样每一个移位寄存器单元的第二电平端可以通过同一个电平端提供电压，也可以分别使用一个独立的电平端，各个移位寄存器单元之间不共用扫描信号端。
本发明实施例提供的移位寄存器单元包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块，其中第一控制模块能够将第二信号输入端的电压输入第一节点，输入模块能够将第二信号输入端的电压输入第二节点，第二控制模块能够第一电平端的电压输入第三节点以及将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点，第一输出模块可以将第一时钟信号端的第一时钟信号在第一信号输出端输出，或者将第四节点的电压在第一信号输出端输出，第二输出模块可以将第二时钟信号端的第二时钟信号在第二信号输出端输出，或者将第四节点的电压在第二信号输出端输出，第三输出模块可以将第三时钟信号端的第三时钟信号在第三信号输出端输出，或者将第四节点的电压在第三信号输出端输出，第四输出模块可以将第四时钟信号端的第四时钟信号在第四信号输出端输出，或者将第四节点的电压在第四信号输出端输出，输出控制模块可以将第二电平端的电压在第四信号输出端输出，即本发明实施例中通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相比于现有技术中每一个移位寄存器单元之间无公用部分且仅向一条栅线提供栅极驱动信号，本发明实施例提供的移位寄存器单元通过四个信号输出模块共用第一控制模块、输入模块以及第二控制模块，从而分别可以向一条栅线提供栅极驱动信号，相当于将四级移位寄存器单元中的部分功能公用，所以本发明实施例可以减少移位寄存器单元中的器件，进而简化栅极驱动电路。
本发明再一实施例提供一种显示装置，包括上述实施例中任一种栅极驱动电路。
另外，显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (14)

1.一种移位寄存器单元，其特征在于，包括：第一控制模块、输入模块、第二控制模块、第一输出模块、第二输出模块、第三输出模块、第四输出模块以及输出控制模块；
所述第一控制模块连接第一扫描信号端、第二扫描信号端、第一信号输入端、第二信号输入端以及第一节点，用于在第一扫描信号端的第一扫描信号的控制下将所述第一信号输入端的电压输入第一节点，或者在第二扫描信号端的第二扫描信号的控制下将所述第二信号输入端的电压输入第一节点；
所述输入模块连接第二节点、所述第二信号输入端以及所述第一节点，用于在所述第一节点的电压的控制下将所述第二信号输入端的电压输入所述第二节点；
所述第二控制模块连接第一电平端、第二电平端、第三节点、第四节点、第五节点、所述第一节点以及所述第二节点，用于在所述第一节点的电压的控制下将所述第一电平端的电压输入所述第三节点以及在所述第三节点的电压的控制下将所述第二电平端的电压输入所述第一节点、第二节点、第四节点以及第五节点；
所述第一输出模块连接第一信号输出端、第一时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第一时钟信号端的第一时钟信号在所述第一信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第一信号输出端输出；
所述第二输出模块连接第二信号输出端、第二时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第二时钟信号端的第二时钟信号在所述第二信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第二信号输出端输出；
所述第三输出模块连接第三信号输出端、第三时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第三时钟信号端的第三时钟信号在所述第三信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第三信号输出端输出；
所述第四输出模块连接第四信号输出端、第四时钟信号端、所述第一电平端、所述第二节点、所述第三节点、所述第四节点以及所述第五节点，用于在所述第二节点的电压的控制下将所述第四时钟信号端的第四时钟信号在所述第四信号输出端输出，或者在所述第三节点的电压的控制下将所述第四节点的电压在所述第四信号输出端输出；
所述输出控制模块连接所述第一扫描信号端、所述第四信号输出端以及所述第二电平端，用于在所述第一扫描信号端的第一扫描信号的控制下将所述第二电平端的电压在所述第四信号输出端输出。
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制模块包括：第一晶体管和第二晶体管；
所述第一晶体管的第一极连接所述第一信号输入端，所述第一晶体管的第二极连接所述第一节点；所述第一晶体管的栅极连接所述第一扫描信号端；
所述第二晶体管的第一极连接所述第二信号输入端，所述第二晶体管的第二极连接所述第一节点；所述第二晶体管的栅极连接所述第二扫描信号端。
3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：第三晶体管；
所述第三晶体管的第一极连接所述第二信号输入端，所述第三晶体管的第二极连接所述第二节点，所述第三晶体管的栅极连接所述第一节点。
4.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二控制模块包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管以及第九晶体管；
所述第四晶体管的第一极连接所述第一电平端，所述第四晶体管的第二极连接所述第三节点，所述第四晶体管的栅极连接所述第一电平端；
所述第五晶体管的第一极连接所述第三节点，所述第五晶体管的第二极连接所述第二电平端，所述第五晶体管的栅极连接所述第一节点；
所述第六晶体管的第一极连接所述第一节点，所述第六晶体管的第二极连接所述第二电平端，所述第六晶体管的栅极连接所述第三节点；
所述第七晶体管的第一极连接所述第二节点，所述第七晶体管的第二极连接所述第二电平端，所述第七晶体管的栅极连接所述第三节点；
所述第八晶体管的第一极连接所述第二电平端，所述第八晶体管的第二极连接所述第五节点，所述第八晶体管的栅极连接所述第三节点；
所述第九晶体管的第一极连接所述第二电平端，所述第九晶体管的第二极连接所述第四节点，所述第九晶体管的栅极连接所述第三节点。
5.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一输出模块包括：第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管以及第一电容；
所述第十晶体管的第一极连接所述第二节点，所述第十晶体管的第二极连接所述第一电容的第一极，所述第十晶体管的栅极连接所述第一电平端；
所述第十一晶体管的第一极连接所述第一时钟信号端，所述第十一晶体管的第二极连接所述第一信号输出端，所述第十一晶体管的栅极连接所述第一电容的第一极；
所述第十二晶体管的第一极连接所述第一电容的第一极，所述第十二晶体管的第二极连接所述第五节点，所述第十二晶体管的栅极连接所述三节点；
所述第十三晶体管的第一极连接所述第一信号输出端，所述第十三晶体管的第二极连接所述第四节点，所述第十三晶体管的栅极连接所述三节点；
所述第一电容的第二极连接所述第一信号输出端。
6.根据权利要求1所述的移位寄存器单元，其特征在于，所述第二输出模块包括：第十四晶体管、第十五晶体管、第十六晶体管、第十七晶体管以及第二电容；
所述第十四晶体管的第一极连接所述第二节点，所述第十四晶体管的第二极连接所述第二电容的第一极，所述第十四晶体管的栅极连接所述第一电平端；
所述第十五晶体管的第一极连接所述第二时钟信号端，所述第十五晶体管的第二极连接所述第二信号输出端，所述第十五晶体管的栅极连接所述第二电容的第一极；
所述第十六晶体管的第一极连接所述第二电容的第一极，所述第十六晶体管的第二极连接所述第五节点，所述第十六晶体管的栅极连接所述三节点；
所述第十七晶体管的第一极连接所述第二信号输出端，所述第十七晶体管的第二极连接所述第四节点，所述第十七晶体管的栅极连接所述三节点；
所述第二电容的第二极连接所述第二信号输出端。
7.根据权利要求1所述的移位寄存器单元，其特征在于，所述第三输出模块包括：第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管以及第三电容；
所述第十八晶体管的第一极连接所述第二节点，所述第十八晶体管的第二极连接所述第三电容的第一极，所述第十八晶体管的栅极连接所述第一电平端；
所述第十九晶体管的第一极连接所述第三时钟信号端，所述第十九晶体管的第二极连接所述第三信号输出端，所述第十九晶体管的栅极连接所述第三电容的第一极；
所述第二十晶体管的第一极连接所述第三电容的第一极，所述第二十晶体管的第二极连接所述第五节点，所述第二十晶体管的栅极连接所述三节点；
所述第二十一晶体管的第一极连接所述第三信号输出端，所述第二十一晶体管的第二极连接所述第五节点，所述第二十一晶体管的栅极连接所述四节点；
所述第三电容的第二极连接所述第三信号输出端。
8.根据权利要求1所述的移位寄存器单元，其特征在于，所述第四输出模块包括：第二十二晶体管、第二十三晶体管、第二十四晶体管、第二十五晶体管以及第四电容；
所述第二十二晶体管的第一极连接所述第二节点，所述第二十二晶体管的第二极连接所述第四电容的第一极，所述第二十二晶体管的栅极连接所述第一电平端；
所述第二十三晶体管的第一极连接所述第四时钟信号端，所述第二十三晶体管的第二极连接所述第四信号输出端，所述第二十三晶体管的栅极连接所述第四电容的第一极；
所述第二十四晶体管的第一极连接所述第四电容的第一极，所述第二十四晶体管的第二极连接所述第五节点，所述第二十四晶体管的栅极连接所述三节点；
所述第二十五晶体管的第一极连接所述第四信号输出端，所述第二十五晶体管的第二极连接所述第四节点，所述第二十五晶体管的栅极连接所述三节点；
所述第四电容的第二极连接所述第四信号输出端。
9.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出控制模块包括：第二十六晶体管；
所述第二十六晶体管的第一极连接所述第四信号输出端，所述第二十六晶体管的第二极连接所述第二电平端，所述第二十六晶体管的栅极连接所述第一扫描信号端。
10.根据权利要求1-9任一项所述的移位寄存器单元，其特征在于，所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号、所述第三时钟信号端的第三时钟信号以及所述第四时钟信号端的第四时钟信号依次相差1/4个时钟周期，且所述第一时钟信号端的第一时钟信号、所述第二时钟信号端的第二时钟信号、所述第三时钟信号端的第三时钟信号以及所述第四时钟信号端的第四时钟信号的占空比均为25％。
11.根据权利要求2-9任一项所述的移位寄存器单元，其特征在于，各个晶体管均为N型晶体管；或者各个晶体管均为P型晶体管。
12.一种移位寄存器单元的驱动方法，其特征在于，用于驱动权利要求1-11任一项所述的移位寄存器单元；所述方法包括：
第一阶段，第一控制模块在第一扫描信号端的第一扫描信号的控制下将第一信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；输出控制模块在第一扫描信号端的第一扫描信号的控制下将第二电平端的电压在第信号输出端输出；
第二阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第一输出模块在第二节点的电压的控制下将第一时钟信号端的第一时钟信号在第一信号输出端输出；
第三阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第二输出模块在第二节点的电压的控制下将第二时钟信号端的第二时钟信号在第二信号输出端输出；
第四阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第三输出模块在第二节点的电压的控制下将第三时钟信号端的第三时钟信号在第三信号输出端输出；
第五阶段，第一控制模块在第二扫描信号端的第二扫描信号的控制下将第二信号输入端的电压输入第一节点；输入模块在第一节点的电压的控制下将第二信号输入端的电压输入第二节点；第四输出模块在第二节点的电压的控制下将第四时钟信号端的第四时钟信号在第四信号输出端输出；
第六阶段，第二控制模块在第二扫描信号的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点；第一输出模块、第二输出模块、第三输出模块以及第四输出模块在第三节点的电压的控制下分别在第一信号输出端、第二信号输出端、第三信号输出端以及第四信号输出端输出第四节点的电压；
第七阶段，控制模块在第一节点的控制下将第一电平端的电压输入第三节点以及在第三节点的电压的控制下将第二电平端的电压输入第一节点、第二节点、第四节点以及第五节点。
13.一种栅极驱动电路，其特征在于，包括至少一个权利要求1-11任一项所述的移位寄存器单元。
14.一种显示装置，其特征在于，包括权利要求13所述的栅极驱动电路。
CN201610339380.0A 2016-05-19 2016-05-19 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 Active CN105788555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610339380.0A CN105788555B (zh) 2016-05-19 2016-05-19 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610339380.0A CN105788555B (zh) 2016-05-19 2016-05-19 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Publications (2)

Publication Number Publication Date
CN105788555A true CN105788555A (zh) 2016-07-20
CN105788555B CN105788555B (zh) 2018-04-10

Family

ID=56380023

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610339380.0A Active CN105788555B (zh) 2016-05-19 2016-05-19 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置

Country Status (1)

Country Link
CN (1) CN105788555B (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106652964A (zh) * 2017-03-10 2017-05-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107316603A (zh) * 2017-08-31 2017-11-03 京东方科技集团股份有限公司 移位寄存单元和显示装置
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN107705739A (zh) * 2017-07-11 2018-02-16 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN108536334A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种移位寄存器、触控电极驱动电路及显示装置
WO2018184372A1 (zh) * 2017-04-05 2018-10-11 京东方科技集团股份有限公司 移位缓存电路、栅极驱动电路、显示面板、显示设备和驱动方法
WO2018196400A1 (zh) * 2017-04-24 2018-11-01 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、扫描驱动电路及显示面板
CN109427307A (zh) * 2017-08-21 2019-03-05 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110619838A (zh) * 2019-11-04 2019-12-27 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
WO2020098310A1 (zh) * 2018-11-13 2020-05-22 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、阵列基板及显示装置
WO2021184260A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114464133A (zh) * 2022-02-25 2022-05-10 合肥京东方卓印科技有限公司 移位寄存器及其控制方法、栅极驱动电路和显示装置
US11355068B2 (en) 2018-08-29 2022-06-07 Hefei Xinsheng Optoelectronics Technology Co., Ltd Shift register unit, gate drive circuit and drive method
CN114974160A (zh) * 2022-06-16 2022-08-30 长沙惠科光电有限公司 扫描驱动电路、显示面板和显示装置
US11640795B2 (en) 2018-08-29 2023-05-02 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and drive method
WO2023226066A1 (zh) * 2022-05-25 2023-11-30 惠州华星光电显示有限公司 Goa 电路及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085348A1 (en) * 2008-10-08 2010-04-08 Samsung Electronics Co., Ltd. Display device and method of driving the same
CN102903322A (zh) * 2012-09-28 2013-01-30 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置
KR101232051B1 (ko) * 2006-06-29 2013-02-12 엘지디스플레이 주식회사 게이트 펄스 변조신호 발생회로
CN103208251A (zh) * 2013-04-15 2013-07-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN104835466A (zh) * 2015-05-20 2015-08-12 京东方科技集团股份有限公司 扫描驱动电路、阵列基板、显示装置及驱动方法
CN104835476A (zh) * 2015-06-08 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN105047228A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232051B1 (ko) * 2006-06-29 2013-02-12 엘지디스플레이 주식회사 게이트 펄스 변조신호 발생회로
US20100085348A1 (en) * 2008-10-08 2010-04-08 Samsung Electronics Co., Ltd. Display device and method of driving the same
CN102903322A (zh) * 2012-09-28 2013-01-30 合肥京东方光电科技有限公司 移位寄存器及其驱动方法和阵列基板、显示装置
CN103208251A (zh) * 2013-04-15 2013-07-17 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN104835466A (zh) * 2015-05-20 2015-08-12 京东方科技集团股份有限公司 扫描驱动电路、阵列基板、显示装置及驱动方法
CN104835476A (zh) * 2015-06-08 2015-08-12 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
CN105047228A (zh) * 2015-09-09 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、驱动电路和显示装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106652964A (zh) * 2017-03-10 2017-05-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
US10510428B2 (en) 2017-03-10 2019-12-17 Boe Technology Group Co., Ltd. Shift register circuitry and driving method thereof, gate driving circuitry and display device
CN106652964B (zh) * 2017-03-10 2019-11-05 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
EP3608901A4 (en) * 2017-04-05 2020-12-02 Boe Technology Group Co. Ltd. SHIFT BUFFER CIRCUIT, GRID ATTACK CIRCUIT, DISPLAY PANEL, DISPLAY DEVICE AND ATTACK PROCESS
US10540938B2 (en) 2017-04-05 2020-01-21 Boe Technology Group Co., Ltd. Shift-buffer circuit, gate driving circuit, display panel and driving method
WO2018184372A1 (zh) * 2017-04-05 2018-10-11 京东方科技集团股份有限公司 移位缓存电路、栅极驱动电路、显示面板、显示设备和驱动方法
CN108694894A (zh) * 2017-04-05 2018-10-23 京东方科技集团股份有限公司 移位缓存及栅极驱动电路、显示面板及设备和驱动方法
CN108694894B (zh) * 2017-04-05 2020-07-07 京东方科技集团股份有限公司 移位缓存及栅极驱动电路、显示面板及设备和驱动方法
WO2018196400A1 (zh) * 2017-04-24 2018-11-01 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、扫描驱动电路及显示面板
CN107705739B (zh) * 2017-07-11 2019-11-26 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN107705739A (zh) * 2017-07-11 2018-02-16 深圳市华星光电半导体显示技术有限公司 扫描驱动电路及显示装置
CN109427307A (zh) * 2017-08-21 2019-03-05 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN109427307B (zh) * 2017-08-21 2020-06-30 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN107316603B (zh) * 2017-08-31 2021-01-29 京东方科技集团股份有限公司 移位寄存单元和显示装置
CN107316603A (zh) * 2017-08-31 2017-11-03 京东方科技集团股份有限公司 移位寄存单元和显示装置
WO2019080572A1 (zh) * 2017-10-27 2019-05-02 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
US11282470B2 (en) 2017-10-27 2022-03-22 Ordos Yuansheng Optoelectronics Co., Ltd. Shift register element, method for driving the same, gate driver circuit, and display device
CN107633834B (zh) * 2017-10-27 2020-03-31 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN107633834A (zh) * 2017-10-27 2018-01-26 京东方科技集团股份有限公司 移位寄存单元、其驱动方法、栅极驱动电路及显示装置
CN108536334B (zh) * 2018-04-13 2020-04-24 京东方科技集团股份有限公司 一种移位寄存器、触控电极驱动电路及显示装置
CN108536334A (zh) * 2018-04-13 2018-09-14 京东方科技集团股份有限公司 一种移位寄存器、触控电极驱动电路及显示装置
US10955966B2 (en) 2018-04-13 2021-03-23 Ordos Yuansheng Optoelectronics Co., Ltd. Touch electrode driving circuit, touch electrode driver and touch display device
US11640795B2 (en) 2018-08-29 2023-05-02 Boe Technology Group Co., Ltd. Shift register unit, gate drive circuit and drive method
US11355068B2 (en) 2018-08-29 2022-06-07 Hefei Xinsheng Optoelectronics Technology Co., Ltd Shift register unit, gate drive circuit and drive method
US11250784B2 (en) 2018-11-13 2022-02-15 Hefei Boe Joint Technology Co., Ltd. Shift register, driving method thereof, gate drive circuit, array substrate and display device
WO2020098310A1 (zh) * 2018-11-13 2020-05-22 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、阵列基板及显示装置
CN110619838B (zh) * 2019-11-04 2021-12-21 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
WO2021088613A1 (zh) * 2019-11-04 2021-05-14 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
US11393405B2 (en) 2019-11-04 2022-07-19 Hefei Boe Joint Technology Co., Ltd. Shift register unit circuit and drive method, and gate driver and display device
CN110619838A (zh) * 2019-11-04 2019-12-27 京东方科技集团股份有限公司 移位寄存器单元电路及驱动方法、栅极驱动器和显示装置
WO2021184260A1 (zh) * 2020-03-18 2021-09-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN114464133A (zh) * 2022-02-25 2022-05-10 合肥京东方卓印科技有限公司 移位寄存器及其控制方法、栅极驱动电路和显示装置
WO2023226066A1 (zh) * 2022-05-25 2023-11-30 惠州华星光电显示有限公司 Goa 电路及显示面板
CN114974160A (zh) * 2022-06-16 2022-08-30 长沙惠科光电有限公司 扫描驱动电路、显示面板和显示装置

Also Published As

Publication number Publication date
CN105788555B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
CN105788555B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104318886B (zh) 一种goa单元及驱动方法，goa电路和显示装置
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
CN103226981B (zh) 一种移位寄存器单元及栅极驱动电路
CN103366704B (zh) 一种移位寄存器单元及栅极驱动电路、显示装置
CN104282287B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN103151011B (zh) 一种移位寄存器单元及栅极驱动电路
CN107633833A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106601177B (zh) 移位寄存器及其驱动方法、驱动电路和显示装置
CN104992661A (zh) 移位寄存电路及其驱动方法、栅极驱动电路及显示装置
CN105118414A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN104537980B (zh) 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN107039017A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN104537977B (zh) 一种goa单元及驱动方法、goa电路和显示装置
CN103021358A (zh) 一种移位寄存器单元、栅极驱动电路及显示器件
CN104809978A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104732939A (zh) 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN105702295A (zh) 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN106228927A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN106057143A (zh) 移位寄存器及其操作方法、栅极驱动电路和显示装置
CN105244000B (zh) 一种goa单元、goa电路及显示装置
CN105741744A (zh) 一种移位寄存器单元、栅极驱动电路及显示装置
CN104809979A (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
CN103247275A (zh) 一种移位寄存器单元、栅极驱动电路及阵列基板
CN105513531A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant