CN104170075B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN104170075B
CN104170075B CN201380012379.1A CN201380012379A CN104170075B CN 104170075 B CN104170075 B CN 104170075B CN 201380012379 A CN201380012379 A CN 201380012379A CN 104170075 B CN104170075 B CN 104170075B
Authority
CN
China
Prior art keywords
conductive pattern
conducting block
semiconductor device
conductive
another
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380012379.1A
Other languages
English (en)
Other versions
CN104170075A (zh
Inventor
中村瑶子
梨子田典弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN104170075A publication Critical patent/CN104170075A/zh
Application granted granted Critical
Publication of CN104170075B publication Critical patent/CN104170075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

本发明提供一种能够保持封装树脂的密合性，提高模块可靠性等的树脂封装型半导体装置。所述半导体装置具备：带导电图案的绝缘基板(1)；固定在带导电图案的绝缘基板(1)的导电图案(2a、2b)上的导电块(3a、3b)；固定在导电块上的半导体芯片(6)；固定在半导体芯片上的具备导电柱(8)的印刷基板(9)和封装这些部件的树脂(11)。将固定导电块的位置周围的导电图案的单位面积中的平均导电膜体积从导电块向外减小。

Description

半导体装置
技术领域
本发明涉及功率半导体模块等半导体装置。
背景技术
图11为结构与专利文献1所记载的结构相类似的现有的半导体装置的主要部分剖视图。作为现有的半导体装置的功率半导体模块具备由绝缘基板101和形成于该绝缘基板101的正面和背面的铜电路图案102a、102b构成的、作为带导电图案的绝缘基板的DCB(Direct Copper Bonding，直接覆铜)基板104。另外，该功率半导体模块具备通过扩散接合等固定于DCB基板104的铜电路图案102a上的铜块103a和通过扩散接合等固定于DCB基板104的铜电路图案102b的铜块103b。进一步地，该功率半导体模块还具备背面通过焊料等接合材料105固定于铜块103a上面的半导体芯片106、通过焊料等接合材料107固定在半导体芯片106的上表面电极上的导电柱108和具有该导电柱108的印刷基板109。更进一步地，该功率半导体模块还具备将前述半导体芯片106、DCB基板104及印刷基板109进行封装的封装树脂111。符号110表示外部引出端子。
另外，专利文献2中记载有如下技术内容，即在将功率半导体芯片焊接到DCB基板上时，在沿着与陶瓷基板之间的边界部分的导体图案的边缘设置多个用于缓和应力的凹痕(dimple)。
进一步地，专利文献3中记载有如下技术内容，即为了降低反复施加于散热基体的热应力，在用于接合电路部件和支撑基体的金属层的外周边部形成凹凸(俯视观察时)。
更进一步地，专利文献4记载有如下技术内容，即在将铜板等金属板利用直接接合法和/或活性金属法等接合在陶瓷基板上而构成的陶瓷电路基板中，沿着与铜板的接合面相反面的一侧的外周边部内侧，例如沿外周边部以预定的间隔按直线形状形成不连续的沟槽。由此，即使在施加了冷热循环的情况下，也能够有效地防止陶瓷基板出现裂缝和/或强度下降的现象。
现有技术文献
专利文献
专利文献1：日本特开2009-64852号公报
专利文献2：日本特开2009-94135号公报
专利文献3：日本特开2009-88176号公报
专利文献4：日本特开平8-274423号公报
发明内容
技术问题
在树脂封装型半导体中，内置部件与树脂的密合性对可靠性有很大影响。在图11的结构中，由于构成DCB基板104的由陶瓷形成的绝缘基板101和由铜形成的铜电路图案102a、102b之间的线膨胀系数差，因此存在如下的问题，即在绝缘基板101附近的铜电路图案102a、102b与封装树脂111之间产生应力，在DCB基板104与封装树脂111之间发生剥离。
搭载半导体芯片106的DCB基板104和封装树脂111之间发生剥离时，应力也集中于半导体芯片106与铜块103a的接合部，发生接合部劣化，从而成为故障的原因。
特别是，如果铜电路图案102a与封装树脂111之间产生的剥离发展到绝缘基板101，则会发生绝缘不良。另外，即使在封装树脂111仅与绝缘基板101密合，而从铜电路图案102a剥离的状态下，应力也会集中于铜电路图案102a附近的绝缘基板101，所以在绝缘基板101会产生裂缝，同样导致绝缘不良。
进一步地，在搭载了近年来逐渐得到应用的SiC(碳化硅)器件等WBG(宽带隙)元件的功率半导体模块中，工作温度范围与现有的搭载了Si(硅)器件的功率半导体模块相比变高，成为工作温度达到搭载了Si器件的功率半导体模块的工作温度以上(Tjmax≥175℃)的高温驱动。可以推断出在该情况下，热应力进一步增大，因此前述的封装树脂111更容易发生剥离，存在可靠性降低的顾虑。
在前述专利文献1～专利文献4中，并没有记载有关通过将铜块周围的铜电路图案的铜的平均体积从铜块开始向外逐渐减小来缓和铜电路图案与绝缘基板之间的线膨胀系数差，从而避免热应力集中，使树脂的剥离不易发生的技术内容。
本发明的目的在于解决前述问题，提供一种在树脂封装型功率半导体模块等半导体装置中，能够保持封装树脂的密合性，提高模块的可靠性和寿命的半导体装置。
技术方案
为实现上述目的，本发明在具备带导电图案的绝缘基板(例如，DCB基板等)、固定在该带导电图案的绝缘基板的导电图案(例如，电路图案等)上的导电块(例如，铜块等)、固定在该导电块上的半导体芯片、固定在该半导体芯片上的具备导电柱的印刷基板、将这些部件封装的树脂(封装树脂)的半导体装置中，设置为将固定上述导电块的位置周围的上述导电图案的、在单位面积中的平均的导电膜体积配置成从该导电块趋向外侧时减小的结构。
另外，根据本发明，可以在固定上述导电块的位置周围的上述导电图案上，以从该导电块趋向外侧时单位面积中的个数增加的方式配置穿设孔，以减少上述导电图案的导电膜体积。
另外，根据本发明，可以在固定上述导电块的位置周围的上述导电图案上，配置从该导电块趋向外侧时截面面积增大的穿设孔(drill holes)，以减少上述导电图案的导电膜体积。
另外，根据本发明，可以在固定上述导电块的位置周围的上述导电图案上，配置从该导电块趋向外侧时单位长度的条数增加的环形穿设槽，以减少上述导电图案的导电膜体积。
另外，根据本发明，可以在固定上述导电块的位置周围的上述导电图案上，配置从该导电块趋向外侧时宽度增加的环形穿设槽，以减少上述导电图案的导电膜体积。
另外，根据本发明，可以利用上述导电膜塞住上述穿设孔或上述环形穿设槽的底部。
另外，根据本发明，可以通过使固定上述导电块的位置周围的上述导电图案的厚度从该导电块趋向外侧时逐渐减薄来减小上述导电图案的导电膜体积。
另外，根据本发明，可以在固定上述导电块的位置周围的上述导电图案上设置穿设孔或环形穿设槽。
另外，根据本发明，厚度逐渐变薄的上述导电图案的截面形状可为斜面状或阶梯状。
另外，根据本发明，可以在上述带导电图案的绝缘基板的表(正)面侧接合上述导电图案，在该导电图案上依次固定上述导电块和上述半导体芯片，且在上述带导电图案的绝缘基板的背面侧接合另一导电图案，在该另一导电图案上固定另一导电块，上述另一导电块的一主面从上述树脂中露出。
另外，根据本发明，上述导电图案和另一导电图案可为金属膜，上述导电块和另一导电块可为金属块。
有益效果
根据本发明，对于固定有导电块的带导电图案的绝缘基板的导电图案，通过配置成使固定有导电块的位置周围的导电图案在单位面积中的平均体积从导电块趋向外侧时减小，能够提高带导电图案的绝缘基板与封装树脂的密合性，从而提高半导体装置的可靠性和寿命。
附图说明
图1是本发明的第一实施例的半导体装置的主要部分剖视图。
图2是图1的DCB基板的主要部分俯视图。
图3是增加了穿设孔的情况下的DCB基板的主要部分俯视图。
图4是本发明的第二实施例的半导体装置的DCB基板的主要部分俯视图。
图5是穿设孔的平面形状为矩形的情况下的DCB基板的主要部分俯视图。
图6是本发明的第三实施例的半导体装置的DCB基板的主要部分俯视图。
图7是将环形穿设槽的宽度趋向外侧时扩宽的情况下的DCB基板的主要部分俯视图。
图8是不使穿设孔12h或环形穿设槽12j贯通而将薄铜层残留在底部的结构的情况下的DCB基板的主要部分剖视图。
图9是本发明的第四实施例的半导体装置的DCB基板的主要部分俯视图(a)及主要部分剖视图(b)。
图10是将图9的斜面状铜电路图案14变更为阶梯状铜电路图案15的情况下的DCB基板的主要部分剖视图。
图11是结构与专利文献1中记载的结构相类似的现有的半导体装置的主要部分剖视图。
符号说明
1：绝缘基板
2a、2b：铜电路图案
3a、3b：铜块
4：DCB基板
5、7：接合材料
6：半导体芯片
8：导电柱
9：印刷基板
10：外部引出端子
11：封装树脂
12a、b、c：穿设孔
12d、12e：环形穿设槽
12h：有底面的穿设孔
12j：有底面的环形穿设槽
13：底部
14：斜面状铜电路图案
15：阶梯状铜电路图案
具体实施方式
本发明的实施方式的重点为通过使铜块周围的铜电路图案的铜在单位面积中的平均体积趋向外侧时减小来缓和铜电路图案与绝缘基板之间的线膨胀系数差，从而避免热应力集中，使树脂的剥离不易发生。作为减小平均体积的方法，有改变穿设孔的配置密度、环形穿设槽所占面积、厚度等的方法。另外，通过形成穿设孔或环形穿设槽能够产生锚固效果，进而使树脂的剥离变得不易发生。实施方式通过下述实施例进行说明。
<实施例1>
图1是本发明的第一实施例的半导体装置的主要部分剖视图。
图2是图1的DCB基板的主要部分俯视图。
在图1中，作为半导体装置的半导体功率模块具备由绝缘基板1和在该绝缘基板1的正面和背面形成的铜电路图案2a、2b构成的、作为带导电图案的绝缘基板的DCB(DirectCopper Bonding，直接覆铜)基板4。另外，该半导体功率模块还具备通过扩散接合等固定于DCB基板4的铜电路图案2a上的铜块3a和通过扩散接合等固定于DCB基板4的铜电路图案2b的铜块3b。进一步地，该半导体功率模块还具备背面通过焊料等接合材料5固定于铜块3a上的半导体芯片6、通过焊料等接合材料7固定于半导体芯片6的上表面电极的导电柱8、具有该导电柱8的印刷基板9。另外，在该半导体功率模块中，铜块3a和印刷基板9上各自通过未图示的接合材料固定有外部引出端子10。还进一步地，该半导体功率模块具备将前述半导体芯片6及DCB基板4及印刷基板9进行封装的封装树脂11。外部引出端子10的端部和铜块3b的一主面从封装树脂11中露出。
如图2所示，在铜电路图案2a上设置有多个俯视观察时截面形状为圆形、且开口到绝缘基板1的表面位置的小穿设孔12a。这些穿设孔12a通过配置成随着从铜块3a的端部向外离开，单位面积中的个数增加，据此使铜电路图案2a在单位面积中的铜膜体积趋向外侧时减小。
这样，通过将形成于铜电路图案2a上的穿设孔12a的数量随着从铜块3a向外离开而增加，据此使铜膜的平均体积密度趋向外侧时减小。所谓的平均体积密度是指，将绕铜块一周的穿设孔12a的中央线20的长度设为L，将预定宽度(例如，超过穿设孔直径1倍的宽度)设为W，环形区域的面积设为S1，穿设孔12a的面积设为S2，环形的面积S1中所存在的穿设孔12a的数量设为n，环形的面积S1中所存在的穿设孔12a的总面积设为S3，铜的平均面积密度设为So时，S1＝L×W，S3＝S2×n，So＝(S1-S3)/S1。使该平均面积密度So从铜块开始趋向外侧时减小。在该So上乘以铜电路图案12a的厚度t(So×t)得到平均体积密度Vo，使该平均体积密度Vo从铜块3a向外离开而随之减小。
通过树脂封装使树脂11填充到形成于铜电路图案2a上的穿设孔12a中并固化。通过树脂11的固化在使树脂11和部件(例如铜电路图案2a)通过化学性结合粘接在一起的基础上，再通过向穿设孔12a填充树脂11后使其固化，由此变得难以形成物理性剥离(锚固效果)
进一步地，在整个DCB基板4上，穿设孔12a数量明显多的部分，铜电路图案部分的面积(或体积)就小，由此形成绝缘基板1的陶瓷中所占的铜电路图案的铜膜的体积就小。因此，铜电路图案的线膨胀系数将接近于绝缘基板的线膨胀系数。另外，穿设孔12a少的部分，铜电路图案2a的面积(或体积)就大，由此陶瓷中所占的铜电路图案的铜的体积就大，铜电路图案的线膨胀系数将接近于铜的线膨胀系数。
因此，通过减小陶瓷附近(从铜块3a向外侧离开的位置的铜电路图案2a)的铜的面积(或体积)，增大铜块3a附近的铜的面积(或体积)，来缓和铜电路图案2a与作为绝缘基板1的陶瓷的线膨胀系数差，从而能够避免在成为热源的半导体芯片周边的、绝缘基板附近的铜电路图案与封装树脂之间由热引起的应力集中。其结果，能够与穿设孔12a的锚固效果相结合防止树脂11的剥离。另外，能够抑制由于陶瓷破裂而引起的绝缘不良问题，能够实现高可靠性。
应予说明，虽然图1中未示出，但在没有搭载半导体芯片6的背面侧的铜电路图案2b也可以同样形成穿设孔。半导体装置以将铜块3b的一主面与冷却器接触的方式使用，虽然铜块3b的周边与固定有半导体芯片6的铜块3a的周边相比温度要低，但当铜电路图案2b在绝缘基板1中所占的面积大时，通过在铜电路图案2a、2b两者都形成穿设孔，能够将铜电路图案2a、2b与绝缘基板1的线膨胀系数差整体上减小，从而能够进一步提高可靠性。
此外，如图3所示，通过增加穿设孔12a的个数来增大锚固效果，进一步防止树脂11的剥离。
<实施例二>
图4是本发明的第二实施例的半导体装置的主要部分俯视图。该图为构成半导体装置的DCB基板4的主要部分俯视图。该俯视图是与图2相当的俯视图。
与图2的不同之处在于，使穿设孔12b在单位面积中的个数基本相同而改变了每个穿设孔12b的大小(截面面积)。通过减小铜块3a附近的穿设孔12b，并将相对远离铜块3a位置处的穿设孔12b增大，从而获得与实施例1同样的效果。
另外，虽然实施例一、实施例二的穿设孔12a、12b的形状都是圆形，但不仅限于此。也可以是如图5所示的矩形的穿设孔12c等。此外，也可以组合矩形和圆形。
<实施例三>
图6是本发明的第三实施例的半导体装置的主要部分俯视图。该图为构成半导体装置的DCB基板4的主要部分俯视图。该俯视图是与图2相当的俯视图。
与图2的不同之处在于，将形成的穿设孔12a改变为环形穿设槽12d。通过将环形穿设槽12d的从铜块3a趋向外侧的方向上的单位长度的条数设置为趋向外侧时密集(增多)，减小相对远离铜块的陶瓷附近的铜面积，增大铜块附近的铜面积，由此获得与实施例一同样的效果。如图7所示，将每个穿设槽12e的宽度趋向外侧时扩宽也可以获得同样的效果。另外，虽然图中未示出，但环形穿设槽12d、12e不限于环形，也可以是中间断开的形状等，还可以存在部分地形成穿设槽的位置。
在前述的实施例一～实施例三中，如图8所示的剖视图，使穿设孔12h或环形穿设槽12j不贯通到绝缘基板1的表面位置而是在底部13残留薄的铜层的结构也可以获得同样的效果。另外，将残留的铜层的厚度从铜块3a趋向外侧时逐渐减薄也可以获得同样的效果。
<实施例四>
图9是本发明的第四实施例的半导体装置的DCB基板的主要部分俯视图(a)及主要部分剖视图(b)。与图2的不同之处在于，不是形成穿设孔而是改变铜电路图案2a的厚度。利用将厚度趋向外侧时按一定的比例逐渐减薄的斜面状铜电路图案14来获得同样的效果。另外，如图10所示地采用非斜面状的阶梯状减薄的阶梯状铜电路图案15也可以获得同样的效果。此外，虽然图中未示出，但在这种结构上均匀地配置穿设孔或环形穿设槽时，也会产生锚固效果，因此进一步地提高树脂11的密合性。

Claims (23)

1.一种半导体装置，其特征在于，
在具备带导电图案的绝缘基板、固定在该带导电图案的绝缘基板的导电图案上的导电块、固定在该导电块上的半导体芯片、固定在该半导体芯片上的具备导电柱的印刷基板、将这些部件封装的树脂的半导体装置中，
将固定所述导电块的位置周围的所述导电图案的单位面积中的平均导电膜体积从该导电块的端部趋向外侧减小，
在固定所述导电块的位置周围的所述导电图案上，以靠近所述导电块的端部的方式配置从该导电块的端部趋向外侧单位面积中的个数增加的穿设孔，以使所述导电图案的导电膜体积减小，使所述树脂填充到形成在所述导电图案上的所述穿设孔中并使其硬化。
2.根据权利要求1所述的半导体装置，其特征在于，
所述穿设孔的底部被所述导电膜塞住。
3.根据权利要求1所述的半导体装置，其特征在于，
通过使固定所述导电块的位置周围的所述导电图案的厚度从该导电块趋向外侧逐渐减薄，以使所述导电图案的导电膜体积减小。
4.根据权利要求3所述的半导体装置，其特征在于，
厚度逐渐变薄的所述导电图案的截面形状为斜面状或阶梯状。
5.根据权利要求1所述的半导体装置，其特征在于，
在所述带导电图案的绝缘基板的表面侧接合有所述导电图案，在该导电图案上依次固定有所述导电块和所述半导体芯片，且在所述带导电图案的绝缘基板的背面侧接合有另一导电图案，在该另一导电图案上固定有另一导电块，
所述另一导电块的一主面从所述树脂中露出。
6.根据权利要求5所述的半导体装置，其特征在于，
所述导电图案和另一导电图案为金属膜，所述导电块和另一导电块为金属块。
7.一种半导体装置，其特征在于，
在具备带导电图案的绝缘基板、固定在该带导电图案的绝缘基板的导电图案上的导电块、固定在该导电块上的半导体芯片、固定在该半导体芯片上的具备导电柱的印刷基板、将这些部件封装的树脂的半导体装置中，
将固定所述导电块的位置周围的所述导电图案的单位面积中的平均导电膜体积从该导电块的端部趋向外侧减小，
在固定所述导电块的位置周围的所述导电图案上，以靠近所述导电块的端部的方式配置从该导电块的端部趋向外侧截面面积增大的穿设孔，以使所述导电图案的导电膜体积减小，使所述树脂填充到形成在所述导电图案上的所述穿设孔中并使其硬化。
8.根据权利要求7所述的半导体装置，其特征在于，
通过使固定所述导电块的位置周围的所述导电图案的厚度从该导电块趋向外侧逐渐减薄，以使所述导电图案的导电膜体积减小。
9.根据权利要求8所述的半导体装置，其特征在于，
厚度逐渐变薄的所述导电图案的截面形状为斜面状或阶梯状。
10.根据权利要求7所述的半导体装置，其特征在于，
在所述带导电图案的绝缘基板的表面侧接合有所述导电图案，在该导电图案上依次固定有所述导电块和所述半导体芯片，且在所述带导电图案的绝缘基板的背面侧接合有另一导电图案，在该另一导电图案上固定有另一导电块，
所述另一导电块的一主面从所述树脂中露出。
11.根据权利要求10所述的半导体装置，其特征在于，
所述导电图案和另一导电图案为金属膜，所述导电块和另一导电块为金属块。
12.一种半导体装置，其特征在于，
在具备带导电图案的绝缘基板、固定在该带导电图案的绝缘基板的导电图案上的导电块、固定在该导电块上的半导体芯片、固定在该半导体芯片上的具备导电柱的印刷基板、将这些部件封装的树脂的半导体装置中，
将固定所述导电块的位置周围的所述导电图案的单位面积中的平均导电膜体积从该导电块的端部趋向外侧减小，
在固定所述导电块的位置周围的所述导电图案上，以靠近所述导电块的端部的方式配置从该导电块的端部趋向外侧单位长度的条数增加的环形穿设槽，以使所述导电图案的导电膜体积减小，使所述树脂填充到形成在所述导电图案上的所述穿设槽中并使其硬化。
13.根据权利要求12所述的半导体装置，其特征在于，
所述环形穿设槽的底部被所述导电膜塞住。
14.根据权利要求12所述的半导体装置，其特征在于，
通过使固定所述导电块的位置周围的所述导电图案的厚度从该导电块趋向外侧逐渐减薄，以使所述导电图案的导电膜体积减小。
15.根据权利要求14所述的半导体装置，其特征在于，
厚度逐渐变薄的所述导电图案的截面形状为斜面状或阶梯状。
16.根据权利要求12所述的半导体装置，其特征在于，
在所述带导电图案的绝缘基板的表面侧接合有所述导电图案，在该导电图案上依次固定有所述导电块和所述半导体芯片，且在所述带导电图案的绝缘基板的背面侧接合有另一导电图案，在该另一导电图案上固定有另一导电块，
所述另一导电块的一主面从所述树脂中露出。
17.根据权利要求16所述的半导体装置，其特征在于，
所述导电图案和另一导电图案为金属膜，所述导电块和另一导电块为金属块。
18.一种半导体装置，其特征在于，
在具备带导电图案的绝缘基板、固定在该带导电图案的绝缘基板的导电图案上的导电块、固定在该导电块上的半导体芯片、固定在该半导体芯片上的具备导电柱的印刷基板、将这些部件封装的树脂的半导体装置中，
将固定所述导电块的位置周围的所述导电图案的单位面积中的平均导电膜体积从该导电块的端部趋向外侧减小，
在固定所述导电块的位置周围的所述导电图案上，以靠近所述导电块的端部的方式配置从该导电块的端部趋向外侧宽度增加的环形穿设槽，以使所述导电图案的导电膜体积减小，使所述树脂填充到形成在所述导电图案上的所述穿设槽中并使其硬化。
19.根据权利要求18所述的半导体装置，其特征在于，
所述环形穿设槽的底部被所述导电膜塞住。
20.根据权利要求18所述的半导体装置，其特征在于，
通过使固定所述导电块的位置周围的所述导电图案的厚度从该导电块趋向外侧逐渐减薄，以使所述导电图案的导电膜体积减小。
21.根据权利要求20所述的半导体装置，其特征在于，
厚度逐渐变薄的所述导电图案的截面形状为斜面状或阶梯状。
22.根据权利要求18所述的半导体装置，其特征在于，
在所述带导电图案的绝缘基板的表面侧接合有所述导电图案，在该导电图案上依次固定有所述导电块和所述半导体芯片，且在所述带导电图案的绝缘基板的背面侧接合有另一导电图案，在该另一导电图案上固定有另一导电块，
所述另一导电块的一主面从所述树脂中露出。
23.根据权利要求22所述的半导体装置，其特征在于，
所述导电图案和另一导电图案为金属膜，所述导电块和另一导电块为金属块。
CN201380012379.1A 2012-03-15 2013-02-12 半导体装置 Active CN104170075B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-058729 2012-03-15
JP2012058729 2012-03-15
PCT/JP2013/053292 WO2013136895A1 (ja) 2012-03-15 2013-02-12 半導体装置

Publications (2)

Publication Number Publication Date
CN104170075A CN104170075A (zh) 2014-11-26
CN104170075B true CN104170075B (zh) 2018-06-26

Family

ID=49160814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380012379.1A Active CN104170075B (zh) 2012-03-15 2013-02-12 半导体装置

Country Status (5)

Country Link
US (1) US9648732B2 (zh)
EP (1) EP2827364B1 (zh)
JP (1) JP6028793B2 (zh)
CN (1) CN104170075B (zh)
WO (1) WO2013136895A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
KR20150072898A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN105612613B (zh) * 2014-04-01 2018-11-06 富士电机株式会社 半导体装置
JP6330436B2 (ja) * 2014-04-01 2018-05-30 富士電機株式会社 パワー半導体モジュール
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
DE112015000210T5 (de) * 2014-05-30 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6369228B2 (ja) 2014-08-29 2018-08-08 富士電機株式会社 半導体装置
JP6252412B2 (ja) * 2014-09-10 2017-12-27 三菱電機株式会社 半導体装置
JP2017022346A (ja) * 2015-07-15 2017-01-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6601038B2 (ja) * 2015-07-28 2019-11-06 株式会社デンソー 回転電機の製造方法
JP6604184B2 (ja) * 2015-12-17 2019-11-13 富士電機株式会社 半導体モジュール
JPWO2017175686A1 (ja) 2016-04-04 2019-02-14 ローム株式会社 パワーモジュールおよびその製造方法
JP6696567B2 (ja) * 2016-05-16 2020-05-20 株式会社村田製作所 セラミック電子部品
CN108346649B (zh) * 2017-01-24 2021-03-02 比亚迪半导体股份有限公司 一种半桥功率模块及其制造方法
EP3608951A4 (en) * 2017-03-23 2020-12-16 Kabushiki Kaisha Toshiba CERAMIC-METAL CIRCUIT BOARD AND SEMICONDUCTOR COMPONENT WITH USE THEREOF
JP6630762B2 (ja) * 2018-03-07 2020-01-15 ローム株式会社 パワーモジュール
JP6574019B2 (ja) * 2018-04-25 2019-09-11 ルネサスエレクトロニクス株式会社 半導体装置
DE102021125557A1 (de) * 2021-10-01 2023-04-06 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
DE102022129493A1 (de) 2022-11-08 2024-05-08 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung von Metall-Keramik-Substraten

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758282A (ja) * 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置
US5527620A (en) * 1993-06-02 1996-06-18 Schulz-Harder; Jurgen Metal coated substrate having improved resistivity to cyclic temperature stress
JPH08274423A (ja) * 1995-03-30 1996-10-18 Toshiba Corp セラミックス回路基板
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
US6798060B2 (en) * 2001-10-31 2004-09-28 Ixys Corporation Power device and direct aluminum bonded substrate thereof
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
WO2011083737A1 (ja) * 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP4345686B2 (ja) * 2005-02-22 2009-10-14 三菱マテリアル株式会社 絶縁回路基板およびパワーモジュール
JP5145729B2 (ja) * 2007-02-26 2013-02-20 富士電機株式会社 半田接合方法およびそれを用いた半導体装置の製造方法
JP2009088176A (ja) 2007-09-28 2009-04-23 Kyocera Corp 放熱基体およびこれを用いた電子装置
JP5056325B2 (ja) 2007-10-04 2012-10-24 富士電機株式会社 半導体装置の製造方法および半田ペースト塗布用のメタルマスク
JP5083226B2 (ja) * 2009-01-14 2012-11-28 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527620A (en) * 1993-06-02 1996-06-18 Schulz-Harder; Jurgen Metal coated substrate having improved resistivity to cyclic temperature stress
JPH0758282A (ja) * 1993-08-11 1995-03-03 Hitachi Ltd パワー半導体モジュール及び車両用インバータ装置
JPH08274423A (ja) * 1995-03-30 1996-10-18 Toshiba Corp セラミックス回路基板
JP2002299495A (ja) * 2001-03-30 2002-10-11 Fuji Electric Co Ltd 半導体回路基板
US6798060B2 (en) * 2001-10-31 2004-09-28 Ixys Corporation Power device and direct aluminum bonded substrate thereof
JP2009064852A (ja) * 2007-09-05 2009-03-26 Okutekku:Kk 半導体装置及び半導体装置の製造方法
WO2011083737A1 (ja) * 2010-01-05 2011-07-14 富士電機システムズ株式会社 半導体装置用ユニットおよび半導体装置

Also Published As

Publication number Publication date
EP2827364A4 (en) 2015-11-18
EP2827364B1 (en) 2019-11-27
EP2827364A1 (en) 2015-01-21
JPWO2013136895A1 (ja) 2015-08-03
JP6028793B2 (ja) 2016-11-16
US9648732B2 (en) 2017-05-09
WO2013136895A1 (ja) 2013-09-19
US20140347836A1 (en) 2014-11-27
CN104170075A (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
CN104170075B (zh) 半导体装置
JP4322844B2 (ja) 半導体装置および積層型半導体装置
US8441121B2 (en) Package carrier and manufacturing method thereof
EP1905077B1 (en) Semiconductor device
US9263375B2 (en) System, method and apparatus for leadless surface mounted semiconductor package
US20070029683A1 (en) Method for fabricating semiconductor package with heat sink
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US20120175755A1 (en) Semiconductor device including a heat spreader
EP2717310A1 (en) Semiconductor device and wiring substrate
US20190139902A1 (en) Ultra-thin thermally enhanced electro-magnetic interference shield package
US20100308457A1 (en) Semiconductor apparatus and manufacturing method of the same
US20180122728A1 (en) Semiconductor packages and methods for forming same
US7537965B2 (en) Manufacturing method for a leadless multi-chip electronic module
US20150237718A1 (en) Power semiconductor device
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
US10356911B2 (en) Electronic device module and method of manufacturing the same
JP6205894B2 (ja) 発光装置用パッケージ成形体およびそれを用いた発光装置
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
CN114792671A (zh) 半导体装置、功率模块及半导体装置的制造方法
JP2003086751A (ja) リードフレーム、樹脂封止型半導体装置及びその製造方法
EP2846355A1 (en) Electrical substrate and process of manufacturing the same
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
JP6514036B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
KR200482423Y1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant