JP5096812B2 - 複合リードフレームを用いた半導体装置 - Google Patents

複合リードフレームを用いた半導体装置 Download PDF

Info

Publication number
JP5096812B2
JP5096812B2 JP2007170802A JP2007170802A JP5096812B2 JP 5096812 B2 JP5096812 B2 JP 5096812B2 JP 2007170802 A JP2007170802 A JP 2007170802A JP 2007170802 A JP2007170802 A JP 2007170802A JP 5096812 B2 JP5096812 B2 JP 5096812B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor chip
semiconductor device
lead
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007170802A
Other languages
English (en)
Other versions
JP2009010208A (ja
Inventor
康明 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2007170802A priority Critical patent/JP5096812B2/ja
Publication of JP2009010208A publication Critical patent/JP2009010208A/ja
Application granted granted Critical
Publication of JP5096812B2 publication Critical patent/JP5096812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、リードフレームに放熱板がかしめ結合された複合リードフレームを用いた半導体装置に関する。
半導体装置は高速化(高周波化)、小型化、低コスト化を要請され、放熱性がすぐれた小型の半導体装置が提案されている。放熱性をよくするには放熱板が、リードフレームを介して半導体装置に取付けられ、この放熱板の一面が封止樹脂から露出している。
一方、放熱板はリードフレームに接着テープにより設けられるが、接着テープは吸湿性があって、樹脂封止した後、半導体装置としての使用時の温度上昇によって吸湿分が気化、膨張し、封止樹脂に亀裂や剥離を生じる。特に、小型化のために樹脂封止パッケージを薄型にする場合にはこれが顕著になる。また、接着テープはコスト高をもたらす。
このような事情から、例えば、特許文献1に記載のリードフレーム及び半導体装置が提案されている。この特許文献1に記載の複合リードフレームを図7(A)〜(D)に示すが、図7(A)、(B)に示すように、リード60に対して中央のパッド61が下位置にあるリードフレーム62の前記パッド61に複数のかしめ突起63を形成し、図7(C)、(D)に示す放熱板64の所定位置にかしめ穴65を形成して、かしめ手段によって放熱板64をリードフレーム62に結合することがなされている。
特開平9−129813号公報
しかしながら、特許文献1記載のリードフレーム及びその半導体装置の技術を用いて、
薄型の半導体装置を製造する場合、樹脂封止している樹脂に剥離を生じるおそれがある。
また、リードフレームと放熱板は一般に板厚が異なり、放熱板が厚く、リードフレームが薄いことから、温度上昇による熱膨張の差に起因してリードフレームと放熱板の間で剥がれが発生することがある。
本発明はかかる事情に鑑みてなされたもので、小型化、高速化、低コスト化を図りながら半導体装置に樹脂の亀裂や剥離が生ぜず信頼性がすぐれ、且つ、リードフレームと放熱板が繰り返して温度上昇及び降下を受けても放熱板が剥がれず、強く結合した複合リードフレームを用いた半導体装置を提供することを目的とする。
の発明に係る半導体装置は、半導体チップを搭載するパッドを備えたリードフレームに放熱板がかしめ結合された複合リードフレームに前記半導体チップを搭載し、該半導体チップの電極とリードを電気的に接続して樹脂封止した半導体装置において、
前記パッドに前記放熱板がかしめ結合されていると共に、該パッドと前記放熱板を通して貫通した導通孔が形成され、前記パッドに搭載された前記半導体チップの電極と前記リードが電気的に接続され、前記放熱板の下面を露出して前記半導体チップ及び前記リードが樹脂封止され、前記放熱板と前記パッドの前記導通孔に封止樹脂が(通して)入り込んでいる。
そして、第の発明に係る半導体装置は、リードフレームに放熱板がかしめ結合された複合リードフレームに半導体チップを搭載し、該半導体チップの電極とリードを電気的に接続し、樹脂封止した半導体装置において、
前記リードフレームの複数の支持リードに前記放熱板がかしめ結合されていると共に、該支持リードと前記放熱板を通して貫通した導通孔が形成され、前記放熱板に搭載された前記半導体チップの電極と前記リードが電気的に接続され、前記放熱板の下面を露出して、前記半導体チップ及び前記リードが樹脂封止され、前記放熱板と前記支持リードの前記導通孔に封止樹脂が(通して)入り込んでいる。
請求項1、2記載の半導体装置は、リードフレームと放熱板がかしめ結合されていると共に、リードフレームと放熱板を貫通する導通孔が設けられているので、樹脂封止時に、この導通孔に封止樹脂が通して入り込み、封止樹脂とリードフレーム及び放熱板との接合強度が高まる。これによって、薄型で放熱性がすぐれていながら、封止樹脂に亀裂や剥離が発生せず、またリードフレームと放熱板が温度上昇と降下を繰り返し受けても剥がれず、信頼性がすぐれる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の第1の実施の形態に係る複合リードフレームの平面図、図2は図1におけるX−X断面図、図3は同複合リードフレームを用いた半導体装置の断面図、図4は本発明の第2の実施の形態に係る複合リードフレームの平面図、図5は図4におけるY−Y断面図、図6は同複合リードフレームを用いた半導体装置の断面図である。
図1、図2に示すように、本発明の第1の実施の形態に係る複合リードフレーム10は、リードフレーム11とその下部に連結される放熱板12とを有している。リードフレーム11は、銅、銅合金又は鉄合金からなる薄板材をプレス加工又はエッチング加工によって造られる周知の構造であって、四角形の角部を支持リード13〜16によって支持されるパッド17とパッド17の周囲4方に配置されている複数のリード18とを有している。リード18の周囲は連結バー19で連結され、その周囲には枠体20を備える。
パッド17の周囲には、かしめ孔(貫通孔)21と導通孔22が設けられている。かしめ孔21はパッド17の角部近傍の内側に、導通孔22はパッド17の外側辺23の内側近傍にそれぞれ2つずつ隙間を有して設けられている。パッド17には最終的には半導体チップ24(図3参照)が搭載されるが、半導体チップ24が搭載される領域の外側に、かしめ孔21及び導通孔22は設けられている。これによって、樹脂封止時に封止樹脂31(図3参照)が導通孔22に確実に入り込み、更には、半導体チップ24の搭載する領域の平面性を確保している。
放熱板12は、リードフレーム11より厚い銅板材からなって、その寸法はパッド17より僅少の範囲で大きくなっている。なお、パッド17の周囲に配置される複数のリード18の先端で形成される四角形より隙間を有して小さい。
放熱板12の上部に、リードフレーム11に形成されたかしめ孔21に符合するかしめ突起26がプレス加工によって設けられている。このかしめ突起26の高さはリードフレーム11の厚みの1.2〜2倍程度あって、上部をパンチで叩いて平面状に広げ、リードフレーム11と放熱板12を強固に連結する構造となっている。
そして、この放熱板12には、リードフレーム11に形成されている導通孔22に連通する導通孔27が設けられている。導通孔22と導通孔27は封止樹脂31が通して入り込むために、平面的に見てラップしていることが条件であるが、導通孔22と導通孔27は正確に軸心を一致していなくてもよい。
この複合リードフレーム10を用いた半導体装置29を図3に示すが、パッド17の上に半導体チップ24が搭載され、半導体チップ24の各電極パッドと、リード18の先部(インナーリード)はボンディングワイヤ30でそれぞれ連結され、半導体チップ24とリード18が樹脂封止されている。この状態で、放熱板12の底部(下面)は封止樹脂31から露出し、リード18は外側が封止樹脂31から突出している。これによって、冷却効果がよく、更に封止樹脂31と複合リードフレーム10の接合性がよい半導体装置29を提供できる。
続いて、図4、図5に示す本発明の第2の実施の形態に係る複合リードフレーム35について説明する。
この複合リードフレーム35はリードフレーム36と放熱板37とを有している。リードフレーム36、放熱板37の材質は前記リードフレーム11と放熱板12と同じである。枠体38内に形成されたリードフレーム36の半導体チップ搭載領域の角部には対角線方向に支持リード39〜42が設けられ、その先部が四角形の放熱板37の角部に載置されている。支持リード39〜42の先部にそれぞれ基側からかしめ孔(貫通孔)43と導通孔44が設けられている。
放熱板37の角部にはかしめ孔43に正確に一致するかしめ突起45が形成され、かつその内側には、導通孔44に連通する導通孔46がそれぞれ形成されている。かしめ突起45の高さは、リードフレーム36の厚みより大きく、かしめ孔43の上端から突出したかしめ突起45の先端部は押し潰されて拡径し、支持リード39〜42が放熱板37に強固に取付けられている。
図6はこの複合リードフレーム35を用いた半導体装置47を示すが、放熱板37の内側中央に半導体チップ48が搭載され、半導体チップ48の各電極パッドと、リード49の先部はボンディングワイヤ50でそれぞれ電気的に連結されている。なお、放熱板37の広さは、半導体チップ48の寸法の1.5〜3倍あって、周辺部にかしめ孔43及び導通孔44が形成できる隙間を有している。また、51は封止樹脂、52は放熱板37にかしめ突起45を形成した場合に発生する凹部である。そして、放熱板37の下面を露出して、半導体チップ48とリード49が樹脂封止され、支持リード39〜42と放熱板37の導通孔44、46に封止樹脂51が入りこんでいる。
前記実施の形態においては、放熱板に4つのかしめ突起、8つ(又は4つ)の導通孔を設けているが、これらはそれ以下又はそれ以上の数であっても、本発明は適用される。
また、この実施の形態においては、各リードが封止樹脂の側方から突出しているが、下方に露出又は突出する場合も本発明は適用される。
本発明の第1の実施の形態に係る複合リードフレームの平面図である。 図1におけるX−X断面図である。 同複合リードフレームを用いた半導体装置の断面図である。 本発明の第2の実施の形態に係る複合リードフレームの平面図である。 図4におけるY−Y断面図である。 同複合リードフレームを用いた半導体装置の断面図である。 (A)〜(D)は従来例に係る複合リードフレームの説明図である。
10:複合リードフレーム、11:リードフレーム、12:放熱板、13〜16:支持リード、17:パッド、18:リード、19:連結バー、20:枠体、21:かしめ孔、22:導通孔、23:外側辺、24:半導体チップ、26:かしめ突起、27:導通孔、29:半導体装置、30:ボンディングワイヤ、31:封止樹脂、35:複合リードフレーム、36:リードフレーム、37:放熱板、38:枠体、39〜42:支持リード、43:かしめ孔、44:導通孔、45:かしめ突起、46:導通孔、47:半導体装置、48:半導体チップ、49:リード、50:ボンディングワイヤ、51:封止樹脂、52:凹部

Claims (2)

  1. 半導体チップを搭載するパッドを備えたリードフレームに放熱板がかしめ結合された複合リードフレームに前記半導体チップを搭載し、該半導体チップの電極とリードを電気的に接続して樹脂封止した半導体装置において、
    前記パッドに前記放熱板がかしめ結合されていると共に、該パッドと前記放熱板を通して貫通した導通孔が形成され、前記パッドに搭載された前記半導体チップの電極と前記リードが電気的に接続され、前記放熱板の下面を露出して前記半導体チップ及び前記リードが樹脂封止され、前記放熱板と前記パッドの前記導通孔に封止樹脂が通して入り込んでいることを特徴とする複合リードフレームを用いた半導体装置。
  2. リードフレームに放熱板がかしめ結合された複合リードフレームに半導体チップを搭載し、該半導体チップの電極とリードを電気的に接続し、樹脂封止した半導体装置において、
    前記リードフレームの複数の支持リードに前記放熱板がかしめ結合されていると共に、該支持リードと前記放熱板を通して貫通した導通孔が形成され、前記放熱板に搭載された前記半導体チップの電極と前記リードが電気的に接続され、前記放熱板の下面を露出して、前記半導体チップ及び前記リードが樹脂封止され、前記放熱板と前記支持リードの前記導通孔に封止樹脂が通して入り込んでいることを特徴とする複合リードフレームを用いた半導体装置。
JP2007170802A 2007-06-28 2007-06-28 複合リードフレームを用いた半導体装置 Active JP5096812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007170802A JP5096812B2 (ja) 2007-06-28 2007-06-28 複合リードフレームを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170802A JP5096812B2 (ja) 2007-06-28 2007-06-28 複合リードフレームを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2009010208A JP2009010208A (ja) 2009-01-15
JP5096812B2 true JP5096812B2 (ja) 2012-12-12

Family

ID=40324995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170802A Active JP5096812B2 (ja) 2007-06-28 2007-06-28 複合リードフレームを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP5096812B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135022A (ja) * 2011-12-26 2013-07-08 Toyota Motor Corp 半導体装置
JP5910653B2 (ja) * 2014-03-18 2016-04-27 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
CN113202778B (zh) * 2017-08-23 2023-06-06 浙江三花智能控制股份有限公司 电动泵

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732216B2 (ja) * 1988-12-16 1995-04-10 三菱電機株式会社 半導体装置
JP3113560B2 (ja) * 1995-10-26 2000-12-04 株式会社三井ハイテック リードフレームおよびこれを用いた半導体装置
JPH09186285A (ja) * 1996-01-04 1997-07-15 Toppan Printing Co Ltd 二層リードフレーム
JPH09205171A (ja) * 1996-01-25 1997-08-05 Mitsui High Tec Inc リードフレーム及びその製造方法
JP3609736B2 (ja) * 2001-03-15 2005-01-12 株式会社三井ハイテック 放熱板付きリードフレームの製造方法
JP4307362B2 (ja) * 2004-11-10 2009-08-05 パナソニック株式会社 半導体装置、リードフレーム及びリードフレームの製造方法

Also Published As

Publication number Publication date
JP2009010208A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
JP5387685B2 (ja) 半導体装置の製造方法
US8133759B2 (en) Leadframe
JP4780085B2 (ja) 半導体装置
JP2005217405A (ja) 熱放出形半導体パッケージ及びその製造方法
JP2010092977A (ja) 半導体装置及びその製造方法
JP2007305671A (ja) リードフレーム及びそれを用いた半導体装置
JP2006156436A (ja) 半導体装置及びその製造方法
JP4967277B2 (ja) 半導体装置およびその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
JP5854140B2 (ja) 半導体装置および半導体装置の製造方法
JP5096812B2 (ja) 複合リードフレームを用いた半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP6909630B2 (ja) 半導体装置
JP5601282B2 (ja) 半導体装置
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP2006286679A (ja) 半導体装置およびその製造方法
JP4207791B2 (ja) 半導体装置
JP2009164511A (ja) 半導体装置およびその製造方法
JPS63190363A (ja) パワ−パツケ−ジ
JP4695672B2 (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4291788B2 (ja) 半導体装置およびその製造方法
JP2008172120A (ja) パワーモジュール
JP2008258541A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120921

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5096812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250