CN104111682B - 低功耗、低温度系数基准源电路 - Google Patents

Abstract

本发明提供的低功耗、低温度系数基准源电路，涉及模拟集成电路领域。该电路，包括：启动电路，与温度成正比的电流产生电路，基准电压产生电路和衬底偏置电路；其中，所述与温度成正比的电流产生电路用于产生正温度系数的电流，为电路中各个支路提供所需电流；所述基准电压产生电路用于产生与温度无关的基准电压；所述衬底偏置电路用于产生衬底偏置电压，对所述基准电压产生电路进行温度补偿。本发明的电路，解决了现有的基准源电路都是基于带隙基准，需要一个高的电源电压，不能满足低功耗的需求的问题，实现在满足低功耗的前提下具有良好的温度特性。

Description

低功耗、低温度系数基准源电路

技术领域

本发明涉及模拟集成电路领域，特别是指低功耗、低温度系数基准源电路。

背景技术

基准电压源电路是集成电路设计中一个不可或缺的单元模块，被广泛的应用在各种模拟集成电路、数模混合集成电路和数字集成电路中。随着各种便携式移动通信和计算产品的普及，低电源电压和低功耗已经成为模拟电路设计的主要主题之一。

传统的基准源电路都是基于带隙基准，利用标准CMOS(ComplementaryMetalOxideSemiconductorFET，互补金属氧化物半导体场效应晶体管)工艺中的垂直BJT管，来得到一个近似于温度无关的电压源，输出电压一般为1.25V，这意味着需要一个更高的电源电压，不能满足低功耗的需求。因此，目前的技术方案在电路结构、功耗和温度系数等方面不能很好的满足性能要求，特别是在低功耗的要求下实现一个低温度系数的基准电压源还存在很大困难。

发明内容

本发明的目的是提供低功耗、低温度系数基准源电路，实现在满足低功耗的前提下具有良好的温度特性。

为达到上述目的，本发明的实施例提供一种低功耗、低温度系数基准源电路，包括：

启动电路，与温度成正比的电流产生电路，基准电压产生电路和衬底偏置电路；其中，

所述与温度成正比的电流产生电路用于产生正温度系数的电流，为电路中各个支路提供所需电流；

所述基准电压产生电路用于产生与温度无关的基准电压；

所述衬底偏置电路用于产生衬底偏置电压，对所述基准电压产生电路进行温度补偿。

其中，所述与温度成正比的电流产生电路包括：

第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2和第三PMOS晶体管MP3，其中，

所述第一NMOS晶体管MN1的源极、所述第一NMOS晶体管MN1的衬底、所述第三NMOS晶体管MN3的源极、所述第三NMOS晶体管MN3的衬底、所述第四NMOS晶体管MN4的源极以及所述第四NMOS晶体管MN4的衬底接地GND；

所述第一NMOS晶体管MN1的栅极接所述第二NMOS晶体管MN2的栅极，所述第一NMOS晶体管MN1的栅极与所述第一NMOS晶体管MN1的漏极短接；

所述第二NMOS晶体管MN2的源极接所述第四NMOS晶体管MN4的漏极，所述第二NMOS晶体管MN2的源极与所述第二NMOS晶体管MN2的衬底短接；

所述第三NMOS晶体管MN3的栅极接所述第四NMOS晶体管MN4的栅极，所述第三NMOS晶体管MN3的栅极与所述第三NMOS晶体管MN3的漏极短接；

所述第一PMOS晶体管MP1的源极、所述第一PMOS晶体管MP1的衬底、所述第二PMOS晶体管MP2的源极、所述第二PMOS晶体管MP2的衬底、所述第三PMOS晶体管MP3的源极以及所述第三PMOS晶体管MP3的衬底接电源电压VDD；

所述第一PMOS晶体管MP1的漏极接所述第三NMOS晶体管MN3的漏极，所述第一PMOS晶体管MP1的栅极接所述第三PMOS晶体管MP3的栅极；

所述第二PMOS晶体管MP2的漏极接所述第一NMOS晶体管MN1的漏极，所述第二PMOS晶体管MP2的栅极接所述第三PMOS晶体管MP3的栅极；

所述第三PMOS晶体管MP3的漏极接所述第二NMOS晶体管MN2的漏极，所述第三PMOS晶体管MP3的栅极与所述第三PMOS晶体管MP3的漏极短接；

所述第四NMOS晶体管MN4的电流I2镜像之后，为电路中各个支路提供所需电流。

其中，所述启动电路包括：

第五NMOS晶体管MS0、第六NMOS晶体管MS1、第七NMOS晶体管MS2、第四PMOS晶体管MS3和第一PMOS晶体管电容MS4，其中，

所述第五NMOS晶体管MS0的衬底、所述第六NMOS晶体管MS1的源极、所述第六NMOS晶体管MS1的衬底、所述第七NMOS晶体管MS2的源极以及所述第七NMOS晶体管MS2的衬底接地GND；

所述第五NMOS晶体管MS0的栅极接所述第六NMOS晶体管MS1的漏极和所述第一PMOS晶体管电容MS4的栅极，所述第五NMOS晶体管MS0的源极接所述第三NMOS晶体管MN3的漏极作为所述启动电路的一控制端；

所述第六NMOS晶体管MS1的栅极接所述第七NMOS晶体管MS2的栅极；

所述第七NMOS晶体管MS2的栅极与所述第七NMOS晶体管MS2的漏极短接；

所述第四PMOS晶体管MS3的源极、所述第四PMOS晶体管MS3的衬底、所述第一PMOS晶体管电容MS4的源极、所述第一PMOS晶体管电容MS4的漏极以及所述第一PMOS晶体管电容MS4的衬底接电源电压VDD；

所述第四PMOS晶体管MS3的漏极接所述第七NMOS晶体管MS2的漏极，所述第四PMOS晶体管MS3的栅极接所述第五NMOS晶体管MS0的漏极和所述第一PMOS晶体管MP1的栅极作为所述基准源的启动电路的另一输出端。

其中，所述基准电压产生电路包括：

第八NMOS晶体管MN5、第九NMOS晶体管MN6和第五PMOS晶体管MP4，其中

所述第八NMOS晶体管MN5的栅极与所述第八NMOS晶体管MN5的漏极短接，所述第八NMOS晶体管MN5的源极接所述第九NMOS晶体管MN6的漏极，并作为所述基准源电路的输出端；

所述第九NMOS晶体管MN6的源极、所述第九NMOS晶体管MN6的衬底接地GND，所述第九NMOS晶体管MN6的栅极接所述第八NMOS晶体管MN5的栅极；

所述第五PMOS晶体管MP4的源极、所述第五PMOS晶体管MP4的衬底接电源电压VDD，所述第五PMOS晶体管MP4的栅极接所述第三PMOS晶体管MP3的栅极，所述第五PMOS晶体管MP4的漏极接所述第八NMOS晶体管MN5的漏极。

其中，所述衬底偏置电路包括：

第十NMOS晶体管MN7和第六PMOS晶体管MP5，其中，

所述第十NMOS晶体管MN7的源极和衬底接地GND；

所述第十NMOS晶体管MN7的栅极和漏极短接并接所述第八NMOS晶体管MN5的衬底；

所述第六PMOS晶体管MP5的源级和衬底接电源电压VDD；

所述第六PMOS晶体管MP5的栅极接所述第五PMOS晶体管MP4的栅极，所述第六PMOS晶体管MP5的漏极接所述第十NMOS晶体管MN7的漏极；

所述第十NMOS晶体管MN7的栅极为所述第八NMOS晶体管MN5的衬底提供偏置电压。

其中，所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比相同；

所述第三PMOS晶体管MP3和所述第五PMOS晶体管MP4的宽长比相同，且为所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比的四倍；

所述第一PMOS晶体管MP1的宽长比为所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比的八倍。

本发明的上述技术方案的有益效果如下：

本发明实施例的低功耗、低温度系数基准源电路，在满足低功耗的前提下具有良好的温度特性。

附图说明

图1为本发明实施例低功耗、低温度系数基准源电路示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明针对现有的基准源电路都是基于带隙基准，需要一个高的电源电压，不能满足低功耗的需求的问题，提供了一种低功耗、低温度系数基准源电路，实现在满足低功耗的前提下具有良好的温度特性。

如图1所示，本发明实施例的低功耗、低温度系数基准源电路，包括：

启动电路，与温度成正比的电流产生电路，基准电压产生电路和衬底偏置电路；其中，

所述与温度成正比的电流产生电路用于产生正温度系数的电流，为电路中各个支路提供所需电流；

所述基准电压产生电路用于产生与温度无关的基准电压；

所述衬底偏置电路用于产生衬底偏置电压，对所述基准电压产生电路进行温度补偿。

进一步地，所述与温度成正比的电流产生电路包括：第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3、第四NMOS晶体管MN4、第一PMOS晶体管MP1、第二PMOS晶体管MP2和第三PMOS晶体管MP3，其中，所述第一NMOS晶体管MN1的源极、所述第一NMOS晶体管MN1的衬底、所述第三NMOS晶体管MN3的源极、所述第三NMOS晶体管MN3的衬底、所述第四NMOS晶体管MN4的源极以及所述第四NMOS晶体管MN4的衬底接地GND；所述第一NMOS晶体管MN1的栅极接所述第二NMOS晶体管MN2的栅极，所述第一NMOS晶体管MN1的栅极与所述第一NMOS晶体管MN1的漏极短接；所述第二NMOS晶体管MN2的源极接所述第四NMOS晶体管MN4的漏极，所述第二NMOS晶体管MN2的源极与所述第二NMOS晶体管MN2的衬底短接；所述第三NMOS晶体管MN3的栅极接所述第四NMOS晶体管MN4的栅极，所述第三NMOS晶体管MN3的栅极与所述第三NMOS晶体管MN3的漏极短接；所述第一PMOS晶体管MP1的源极、所述第一PMOS晶体管MP1的衬底、所述第二PMOS晶体管MP2的源极、所述第二PMOS晶体管MP2的衬底、所述第三PMOS晶体管MP3的源极以及所述第三PMOS晶体管MP3的衬底接电源电压VDD；所述第一PMOS晶体管MP1的漏极接所述第三NMOS晶体管MN3的漏极，所述第一PMOS晶体管MP1的栅极接所述第三PMOS晶体管MP3的栅极；所述第二PMOS晶体管MP2的漏极接所述第一NMOS晶体管MN1的漏极，所述第二PMOS晶体管MP2的栅极接所述第三PMOS晶体管MP3的栅极；所述第三PMOS晶体管MP3的漏极接所述第二NMOS晶体管MN2的漏极，所述第三PMOS晶体管MP3的栅极与所述第三PMOS晶体管MP3的漏极短接；所述第四NMOS晶体管MN4的电流I2镜像之后，为电路中各个支路提供所需电流。

进一步地，所述启动电路包括：第五NMOS晶体管MS0、第六NMOS晶体管MS1、第七NMOS晶体管MS2、第四PMOS晶体管MS3和第一PMOS晶体管电容MS4，其中，所述第五NMOS晶体管MS0的衬底、所述第六NMOS晶体管MS1的源极、所述第六NMOS晶体管MS1的衬底、所述第七NMOS晶体管MS2的源极以及所述第七NMOS晶体管MS2的衬底接地GND；所述第五NMOS晶体管MS0的栅极接所述第六NMOS晶体管MS1的漏极和所述第一PMOS晶体管电容MS4的栅极，所述第五NMOS晶体管MS0的源极接所述第三NMOS晶体管MN3的漏极作为所述启动电路的一控制端；所述第六NMOS晶体管MS1的栅极接所述第七NMOS晶体管MS2的栅极；所述第七NMOS晶体管MS2的栅极与所述第七NMOS晶体管MS2的漏极短接；所述第四PMOS晶体管MS3的源极、所述第四PMOS晶体管MS3的衬底、所述第一PMOS晶体管电容MS4的源极、所述第一PMOS晶体管电容MS4的漏极以及所述第一PMOS晶体管电容MS4的衬底接电源电压VDD；所述第四PMOS晶体管MS3的漏极接所述第七NMOS晶体管MS2的漏极，所述第四PMOS晶体管MS3的栅极接所述第五NMOS晶体管MS0的漏极和所述第一PMOS晶体管MP1的栅极作为所述基准源的启动电路的另一输出端。

进一步地，所述基准电压产生电路包括：第八NMOS晶体管MN5、第九NMOS晶体管MN6和第五PMOS晶体管MP4，其中，所述第八NMOS晶体管MN5的栅极与所述第八NMOS晶体管MN5的漏极短接，所述第八NMOS晶体管MN5的源极接所述第九NMOS晶体管MN6的漏极，并作为所述基准源电路的输出端；所述第九NMOS晶体管MN6的源极、所述第九NMOS晶体管MN6的衬底接地GND，所述第九NMOS晶体管MN6的栅极接所述第八NMOS晶体管MN5的栅极；所述第五PMOS晶体管MP4的源极、所述第五PMOS晶体管MP4的衬底接电源电压VDD，所述第五PMOS晶体管MP4的栅极接所述第三PMOS晶体管MP3的栅极，所述第五PMOS晶体管MP4的漏极接所述第八NMOS晶体管MN5的漏极。

进一步地，所述衬底偏置电路包括：第十NMOS晶体管MN7和第六PMOS晶体管MP5，其中，所述第十NMOS晶体管MN7的源极和衬底接地GND；所述第十NMOS晶体管MN7的栅极和漏极短接并接所述第八NMOS晶体管MN5的衬底；所述第六PMOS晶体管MP5的源级和衬底接电源电压VDD；所述第六PMOS晶体管MP5的栅极接所述第五PMOS晶体管MP4的栅极，所述第六PMOS晶体管MP5的漏极接所述第十NMOS晶体管MN7的漏极；所述第十NMOS晶体管MN7的栅极为所述第八NMOS晶体管MN5的衬底提供偏置电压。

进一步地，所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比相同；所述第三PMOS晶体管MP3和所述第五PMOS晶体管MP4的宽长比相同，且为所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比的四倍；所述第一PMOS晶体管MP1的宽长比为所述第二PMOS晶体管MP2和所述第六PMOS晶体管MP5的宽长比的八倍。

在上述实施例中，由图1可知，第三NMOS晶体管MN3工作在饱和区，第四NMOS晶体管MN4工作在深线性区，其余晶体管都工作在亚阈值区，本发明实施例的基准源一方面通过电流产生电路来实现一个正温度系数的电压ΔV_GS′，其中ΔV_GS′是当第八NMOS晶体管MN5的衬底接地时第九NMOS晶体管MN6与第八NMOS晶体管MN5的栅源电压之差，另一方面通过衬底偏置电路来产生一个负温度系数的电压V_GS,N7，其中V_GS,N7为第十NMOS晶体管MN7的栅源电压，通过正负温度系数的电压相互叠加来实现一个低温度系数的低功耗基准源电路。

当NMOS晶体管工作在饱和区时，NMOS晶体管的漏源电流为：

$I_D=\frac{1}{2}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}K{(V_{\mathrm{CS}}-V_{\mathrm{TH}})}^2$ 公式(1)

其中，I_D是注入电流，μ_n是沟道载流子的迁移率，C_ox是单位面积栅氧化层电容，K是晶体管的宽长比，V_GS是栅源电压，V_TH是晶体管的阈值电压。从公式(1)可以看出，对于一个给定的漏电流，晶体管的栅源电压可以表示成：

$V_{\mathrm{GS}}=V_{\mathrm{TH}}+\sqrt{\frac{{2I}_D}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}K}}$ 公式(2)

当NMOS晶体管工作在深线性区时，NMOS晶体管的漏源电流为：

I_D＝μ_nC_oxK(V_GS-V_TH)V_DS公式(3)

其中，V_DS是晶体管的漏源电压。从公式(3)可以看出，漏极电流I_D是V_DS的线性函数，这种线性函数可以用一个线性电阻表示为：

$R_{\mathrm{on}}=\frac{1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}K(V_{\mathrm{GS}}-V_{\mathrm{TH}})}$ 公式(4)

其中，R_on为晶体管的导通电阻。

当NMOS晶体管工作在亚阈值区时，NMOS晶体管的漏源电流为：

$I_D=(n-1){\mathrm{\μ}}_n{C}_{\mathrm{ox}}{{\mathrm{KV}}_T}^2\exp \left(\frac{V_{\mathrm{GS}}-V_{\mathrm{TH}}}{n{T}_T}\right)$ 公式(5)

其中，n是斜率因子，V_T是热电压，大小等于kT/q。从公式(5)可以看出，对于一个给定的漏电流，晶体管的栅源电压可以表示成：

$V_{\mathrm{GS}}=V_{\mathrm{TH}}+n{V}_T\ln \left(\frac{I_D}{(n-1){\mathrm{\μ}}_n{C}_{\mathrm{ox}}{{\mathrm{KV}}_T}^2}\right)$ 公式(6)

在公式(2)和公式(6)中，晶体管的阈值电压可以表示为：

$V_{\mathrm{TH}}=V_{\mathrm{TH}0}+\mathrm{\γ}(\sqrt{{2\mathrm{\φ}}_f+V_{\mathrm{sb}}}-\sqrt{{2\mathrm{\φ}}_f})$ 公式(7)

其中，V_TH0是晶体管源极和衬底短接时的阈值电压，γ是体效应系数，φ_f是费米势，V_sb是NMOS晶体管源极与衬底电压之差。

在本实施例中，第一NMOS晶体管MN1、第二NMOS晶体管MN2、第八NMOS晶体管MN5以及第九NMOS晶体管MN6都工作在亚阈值区，第三NMOS晶体管MN3工作在饱和区，第四NMOS晶体管MN4工作在深线性区，第四NMOS晶体管MN4漏端到地的电压V₀可以表示为：

V₀＝V_GS,N1-V_GS,N2公式(8)

将公式(6)代入公式(8)中，可以得到：

$V_0=n{V}_T\ln \frac{K_{N2}}{a{K}_{N1}}$ 公式(9)其中，a＝I₂I₁。

第四NMOS晶体管MN4漏端到地的电压V₀还可以表示为：

V₀＝I₂·R_on,N4公式(10)

将公式(4)和公式(9)代入公式(10)并化简得到：

$I_1=\frac{2\mathrm{bn}{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{K_{N4}}^2}{a^2{K}_{N3}}\·{\left(\ln \frac{K_{N2}}{a{K}_{N1}}\right)}^2\·{V_T}^2$ 公式(11)其中，b＝I₃I₁。

输出基准电压可以表示为：

V_ref＝V_GS,N6-V_GS,N5

$=\mathrm{\γ}(\sqrt{{2\mathrm{\φ}}_f}-\sqrt{{2\mathrm{\φ}}_f+V_{\mathrm{ref}}-V_{\mathrm{GS},N7}})+{\mathrm{nV}}_T\ln \frac{K_{N5}}{K_{N6}}$ 公式(12)

将公式（6）代入公式（12）并化简，得到时输出基准电压为：

$V_{\mathrm{ref}}=\frac{\mathrm{\γ}(\mathrm{\γ}+2\sqrt{{2\mathrm{\φ}}_f})}{2}+n{V}_T\ln \frac{K_{N5}}{K_{N6}}$

$-\mathrm{\γ}\sqrt{\mathrm{\γ}(\frac{\mathrm{\γ}}{4}+\sqrt{{2\mathrm{\φ}}_f})+{2\mathrm{\φ}}_f+{\mathrm{nV}}_T\ln \frac{K_{N5}}{K_{N6}}-V_{\mathrm{TH},N7-{\mathrm{nV}}_T\ln }[\frac{{{2\mathrm{bcK}}_{N4}}^2}{a^2{K}_{N3}{K}_{N7}}\·\frac{n}{n-1}\·{\left(\ln \frac{K_{N2}}{{\mathrm{aK}}_{N1}}\right)}^2]}$

其中，V_T是正的温度系数，而V_TH,N7是负的温度系数。

从公式(13)中可以看出阈值电压位于根号内，所以阈值电压的二阶温度系数不可忽略，将第十NMOS晶体管MN7的阈值电压进行二阶近似：

V_TH,N7＝V_TH,N7(T₀)+α(T-T₀)+β(T-T₀)²公式(14)

其中V_TH,N7(T₀)为T₀温度下的阈值电压，α，β分别为阈值电压的一阶和二阶温度系数。

将公式(14)代入公式(13)式并化简得到：

$V_{\mathrm{ref}}=A+B(T-T_0)-\mathrm{\γ}\sqrt{C+D(T-T_0)-\mathrm{\α}(T-T_0)-\mathrm{\β}{(T-T_0)}^2}$ 公式(15)

其中 $A=\frac{\mathrm{\γ}(\mathrm{\γ}+2\sqrt{2{\mathrm{\φ}}_f})}{2},B=n\·\frac{k}{q}\ln \frac{K_{N5}}{K_{N6}},C=\mathrm{\γ}\·(\frac{\mathrm{\γ}}{4}+\sqrt{{2\mathrm{\φ}}_f})+{2\mathrm{\φ}}_f-V_{\mathrm{TH},N7}\left(T_0\right),$

$D=n\·\frac{k}{q}\·\left\{\begin{array}{c}\ln \frac{K_{N5}}{K_{N6}}-\ln \left[\begin{array}{c}\frac{{{2\mathrm{bcK}}_{N4}}^2}{{a^{2}K}_{N3}{K}_{N7}}\·\end{array}\frac{n}{n-1}\·{\left(\ln \frac{K_{N2}}{{\mathrm{aK}}_{N1}}\right)}^2\right]\end{array}\right\}.$

要想实现零温度系数的基准电压源，则必须满足：

$\frac{\∂V_{\mathrm{ref}}}{\∂}=0$ 公式(16)

将公式(15)代入公式(16)化简得到两个零点，即

$T_1=\frac{4(D-\mathrm{\α})({\mathrm{\β\γ}}^2+B^2)+\sqrt{\mathrm{\Δ}}}{8({\mathrm{\β}}^2{\mathrm{\γ}}^2+{\mathrm{\β\γ}}^2)}+T_0,T_2=\frac{4(D-\mathrm{\α})({\mathrm{\β\γ}}^2+{\mathrm{\β}}^2)-\sqrt{\mathrm{\Δ}}}{8({\mathrm{\β}}^2{\mathrm{\γ}}^2+{\mathrm{\β\γ}}^2)}+T_0$ 公式(17)

其中， $\mathrm{\Δ}=16{(D-\mathrm{\α})}^2{({\mathrm{\β\γ}}^2+B^2)}^2-16({\mathrm{\β}}^2{\mathrm{\γ}}^2+{\mathrm{\β\γ}}^2)[{\mathrm{\γ}}^2{(D-\mathrm{\α})}^2-{4B}^{2}C]{.}^{}$ 可以看出，在满足Δ＞0时，该基准源存在两个不同的零点，实现了二阶补偿，从而得到一个低温度系数的输出基准电压V_ref。

本发明实施例中由于第六PMOS晶体管用来提供衬底偏置电流，为了降低***功耗，设置第六PMOS晶体管MP5与第二PMOS晶体管MP2的宽长比相同；由于第三NMOS晶体管MN3工作在饱和区，第四NMOS晶体管MN4工作在深线性区，考虑到***功耗和电路面积，设置第一PMOS晶体管MP1为第二PMOS晶体管MP2的宽长比的八倍，第三PMOS晶体管MP3为第二PMOS晶体管MP2的宽长比的四倍；基准输出电路中第八NMOS晶体管MN5以及第九NMOS晶体管MN6都工作在亚阈值区，考虑到***功耗和输出基准电压的大小，设置第五PMOS晶体管MP4为第二PMOS晶体管MP2的宽长比的四倍。

本发明提供的低功耗基准源电路由于实现了二阶补偿，所以具有良好的温度特性，而且在基准源电路中，第三NMOS晶体管MN3工作在饱和区，第四NMOS晶体管MN4工作在深线性区，其余晶体管都工作在亚阈值区，所以该基准源电路所需的电源电压很低，最终实现了在满足低功耗的前提下具有良好的温度特性。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (5)

1.一种低功耗、低温度系数基准源电路，其特征在于，包括：

启动电路，与温度成正比的电流产生电路，基准电压产生电路和衬底偏置电路；其中，

所述与温度成正比的电流产生电路用于产生正温度系数的电流，为电路中各个支路提供所需电流；

所述基准电压产生电路用于产生与温度无关的基准电压；

所述衬底偏置电路用于产生衬底偏置电压，对所述基准电压产生电路进行温度补偿；其中，所述与温度成正比的电流产生电路包括：

第一NMOS晶体管(MN1)、第二NMOS晶体管(MN2)、第三NMOS晶体管(MN3)、第四NMOS晶体管(MN4)、第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2)和第三PMOS晶体管(MP3)，其中，

所述第一NMOS晶体管(MN1)的源极、所述第一NMOS晶体管(MN1)的衬底、所述第三NMOS晶体管(MN3)的源极、所述第三NMOS晶体管(MN3)的衬底、所述第四NMOS晶体管(MN4)的源极以及所述第四NMOS晶体管(MN4)的衬底接地(GND)；

所述第一NMOS晶体管(MN1)的栅极接所述第二NMOS晶体管(MN2)的栅极，所述第一NMOS晶体管(MN1)的栅极与所述第一NMOS晶体管(MN1)的漏极短接；

所述第二NMOS晶体管(MN2)的源极接所述第四NMOS晶体管(MN4)的漏极，所述第二NMOS晶体管(MN2)的源极与所述第二NMOS晶体管(MN2)的衬底短接；

所述第三NMOS晶体管(MN3)的栅极接所述第四NMOS晶体管(MN4)的栅极，所述第三NMOS晶体管(MN3)的栅极与所述第三NMOS晶体管(MN3)的漏极短接；

所述第一PMOS晶体管(MP1)的源极、所述第一PMOS晶体管(MP1)的衬底、所述第二PMOS晶体管(MP2)的源极、所述第二PMOS晶体管(MP2)的衬底、所述第三PMOS晶体管(MP3)的源极以及所述第三PMOS晶体管(MP3)的衬底接电源电压(VDD)；

所述第一PMOS晶体管(MP1)的漏极接所述第三NMOS晶体管(MN3)的漏极，所述第一PMOS晶体管(MP1)的栅极接所述第三PMOS晶体管(MP3)的栅极；

所述第二PMOS晶体管(MP2)的漏极接所述第一NMOS晶体管(MN1)的漏极，所述第二PMOS晶体管(MP2)的栅极接所述第三PMOS晶体管(MP3)的栅极；

所述第三PMOS晶体管(MP3)的漏极接所述第二NMOS晶体管(MN2)的漏极，所述第三PMOS晶体管(MP3)的栅极与所述第三PMOS晶体管(MP3)的漏极短接；

所述第四NMOS晶体管(MN4)的电流(I2)镜像之后，为电路中各个支路提供所需电流。

2.根据权利要求1所述的低功耗、低温度系数基准源电路，其特征在于，所述启动电路包括：

第五NMOS晶体管(MS0)、第六NMOS晶体管(MS1)、第七NMOS晶体管(MS2)、第四PMOS晶体管(MS3)和第一PMOS晶体管电容(MS4)，其中，

所述第五NMOS晶体管(MS0)的衬底、所述第六NMOS晶体管(MS1)的源极、所述第六NMOS晶体管(MS1)的衬底、所述第七NMOS晶体管(MS2)的源极以及所述第七NMOS晶体管(MS2)的衬底接地(GND)；

所述第五NMOS晶体管(MS0)的栅极接所述第六NMOS晶体管(MS1)的漏极和所述第一PMOS晶体管电容(MS4)的栅极，所述第五NMOS晶体管(MS0)的源极接所述第三NMOS晶体管(MN3)的漏极作为所述基准源的启动电路的一控制端；

所述第六NMOS晶体管(MS1)的栅极接所述第七NMOS晶体管(MS2)的栅极；

所述第七NMOS晶体管(MS2)的栅极与所述第七NMOS晶体管(MS2)的漏极短接；

所述第四PMOS晶体管(MS3)的源极、所述第四PMOS晶体管(MS3)的衬底、所述第一PMOS晶体管电容(MS4)的源极、所述第一PMOS晶体管电容(MS4)的漏极以及所述第一PMOS晶体管电容(MS4)的衬底接电源电压(VDD)；

所述第四PMOS晶体管(MS3)的漏极接所述第七NMOS晶体管(MS2)的漏极，所述第四PMOS晶体管(MS3)的栅极接所述第五NMOS晶体管(MS0)的漏极和所述第一PMOS晶体管(MP1)的栅极作为所述基准源的启动电路的另一输出端。

3.根据权利要求1所述的低功耗、低温度系数基准源电路，其特征在于，所述基准电压产生电路包括：

第八NMOS晶体管(MN5)、第九NMOS晶体管(MN6)和第五PMOS晶体管(MP4)，其中，

所述第八NMOS晶体管(MN5)的栅极与所述第八NMOS晶体管(MN5)的漏极短接，所述第八NMOS晶体管(MN5)的源极接所述第九NMOS晶体管(MN6)的漏极，并作为所述基准源电路的输出端；

所述第九NMOS晶体管(MN6)的源极、所述第九NMOS晶体管(MN6)的衬底接地(GND)，所述第九NMOS晶体管(MN6)的栅极接所述第八NMOS晶体管(MN5)的栅极；

所述第五PMOS晶体管(MP4)的源极、所述第五PMOS晶体管(MP4)的衬底接电源电压(VDD)，所述第五PMOS晶体管(MP4)的栅极接所述第三PMOS晶体管(MP3)的栅极，所述第五PMOS晶体管(MP4)的漏极接所述第八NMOS晶体管(MN5)的漏极。

4.根据权利要求3所述的低功耗、低温度系数基准源电路，其特征在于，所述衬底偏置电路包括：

第十NMOS晶体管(MN7)和第六PMOS晶体管(MP5)，其中，

所述第十NMOS晶体管(MN7)的源极和衬底接地(GND)；

所述第十NMOS晶体管(MN7)的栅极和漏极短接并接所述第八NMOS晶体管(MN5)的衬底；

所述第六PMOS晶体管(MP5)的源极和衬底接电源电压(VDD)；

所述第六PMOS晶体管(MP5)的栅极接所述第五PMOS晶体管(MP4)的栅极，所述第六PMOS晶体管(MP5)的漏极接所述第十NMOS晶体管(MN7)的漏极；

所述第十NMOS晶体管(MN7)的栅极为所述第八NMOS晶体管(MN5)的衬底提供偏置电压。

5.根据权利要求4所述的低功耗、低温度系数基准源电路，其特征在于，所述第二PMOS晶体管(MP2)和所述第六PMOS晶体管(MP5)的宽长比相同；

所述第三PMOS晶体管(MP3)和所述第五PMOS晶体管(MP4)的宽长比相同，且为所述第二PMOS晶体管(MP2)和所述第六PMOS晶体管(MP5)的宽长比的四倍；

所述第一PMOS晶体管(MP1)的宽长比为所述第二PMOS晶体管(MP2)和所述第六PMOS晶体管(MP5)的宽长比的八倍。