CN102495661B - 一种基于两种阈值电压mos器件的带隙基准电路 - Google Patents

一种基于两种阈值电压mos器件的带隙基准电路 Download PDF

Info

Publication number
CN102495661B
CN102495661B CN201110440384.5A CN201110440384A CN102495661B CN 102495661 B CN102495661 B CN 102495661B CN 201110440384 A CN201110440384 A CN 201110440384A CN 102495661 B CN102495661 B CN 102495661B
Authority
CN
China
Prior art keywords
temperature
circuit
current source
ctat
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110440384.5A
Other languages
English (en)
Other versions
CN102495661A (zh
Inventor
宁宁
冯纯益
宋文清
张军
吴克军
朱波
眭志凌
范阳
杜翎
吴霜毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201110440384.5A priority Critical patent/CN102495661B/zh
Publication of CN102495661A publication Critical patent/CN102495661A/zh
Application granted granted Critical
Publication of CN102495661B publication Critical patent/CN102495661B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于两种阈值电压MOS器件实现的带隙基准电路,它属于模拟集成电路技术,特别涉及一种能降低成本,减少功耗,提高性能的带隙基准电路结构。该电路结构包括:一负温度系数电流产生电路、一正温度系数电流产生电路、一启动电路、一偏置电路、一输出电路组成。本发明的负温度系数电流产生电路采用两种阈值电压MOS器件实现,所产生的负温度系数电流具有二阶温度特性,可以有效提高输出基准电压的温度性能,同时减小版图面积,减小电路功耗,降低制作成本。

Description

一种基于两种阈值电压MOS器件的带隙基准电路
技术领域
本发明属于模拟集成电路技术领域,特别涉及一种采用两种阈值电压MOS器件实现的带隙基准电路结构。
背景技术
随着集成电路技术的发展,集成电路设计和制造趋于高密度、高复杂度,复杂的集成电路***不再是单一的数字电路或者模拟电路,往往是数模混合电路。在几乎所有的模拟电路中,基准电压源是不可缺少的基本电路模块。
随着要求芯片的供电电压和功耗越来越低,带隙基准电路面临着新的挑战。在供电电压低于带隙电压时,传统电压模式的带隙基准电路难以适用。采用电流模式的带隙基准结构,通过将正温度系数电流和负温度系数电流求和得到与温度无关的电流,可以实现任意基准电压输出,采用电流模式带隙基准电路的供电电压可以低于带隙电压。
通常的低压带隙基准如图1所示,电路采用电流模式结构带隙基准电路,电路主要包括一运算放大器101,一由PMOS管MP1~MP3构成的电流镜电路,双极型晶体管Q1、Q2和电阻器R1~R6。在电路中,运算放大器使节点a和节点b电压相等,运算放大器的输入采用电阻分压输入,以降低运算放大器的输入共模电压。R1和R3阻值相等,R2和R4阻值相等,电流镜电路使晶体管Q1和Q2上的电流相等,电流值为Q1和Q2基极-发射极电压的差值△VBE在电阻器R5上产生的电流,其电流值可以由等式1表示。
I Q 1 = I Q 2 = Δ ▿ BE R 5 = V T ln S 2 / S 1 R 5 = kT q ln S 2 / S 1 R 5    (式1)
电阻串R1、R2和电阻串R3、R4的电流相等,其电流值可以由等式2表示。
I R 1,2 = I R 3,4 = V BE 1 R 1 + R 2 = kT q ln I C 1 / I S 1 R 1 + R 2    (式2)
PMOS管MP1、MP2、MP3的电流相等,其电流值可以由等式3表示。
I MP 1 = I MP 2 = I MP 3 = I Q 1 + I R 1,2 = kT q ln S 2 / S 1 R 5 + kT q ln I C 1 / I S 1 R 1 + R 2    (式3)
电阻R6上的电流和PMOS管MP3上的电流相等,电阻R6上产生的电压可以由等式4表示。
V REF = V R 6 = I MP 3 × R 6 = k q ( R 6 T ln S 2 / S 1 R 5 + R 6 T ln I C 1 / I S 1 R 1 + R 2 )    (式4)
在等式4中,括号外的项与温度无关,括号内的两项中,第一项与温度成正温度关系,第二项
Figure GDA0000380463910000025
与温度成负温度关系。所以适当调整电阻比例可以实现与温度无关的基准电压输出。
传统的低压带隙基准电路需要使用双极型晶体管,所以其版图面值一般比较大,导致成本比较高;随着CMOS工艺尺寸的缩小,双极型晶体管性能退化和兼容性问题,会给基于双极型晶体管设计的带隙基准电路带来新的问题;带隙基准电路中使用了运算放大器,使电路功耗难以进一步降低。
发明内容
本发明为了克服传统低压带隙基准电路中的不足之处,提出一种采用CMOS器件实现低压低功耗带隙基准电路结构,该电路不需要额外的二阶补偿方案,电路本身具有二阶补偿特点,电路中器件工作于亚阈值区域,可以有效降低电路功耗。
本发明提供的电路是:一种基于两种阈值电压MOS器件的带隙基准电路,该电路包括有一负温度系数电流源电路的启动电路201;一与温度成负比例关系的电流源电路202;一基准电压输出电路203;一与温度成正比例关系的电流源电路204;一偏置电路205;一正温度系数电流源电路的启动电路206。
其特征是所述的电流源电路202中采用了两种阈值电压MOS器件,能产生与温度成负比例关系的电流。在电路中较高阈值电压的MOS器件MN1工作于亚阈值区,阈值较低的MOS器件MN2工作于饱和区。两MOS器件的栅极-源极电压的差值⊿VGS在电阻R1上产生与温度成负比例关系的电流,该电流具有二阶温度特性。
对采用两种阈值电压MOS器件的电流源电路202的带隙基准电路做以下分析:
基于对CMOS器件中两种阈值电压MOS器件的分析,假设阈值电压较高的NMOS器件的阈值电压为Vth_h,阈值电压较低的NMOS器件的阈值电压为Vth_l,MOS器件的阈值电压与温度成负比例关系,两个阈值电压的差Vth_h-Vth_l与温度也成负比例关系。通过电路实现使阈值电压较高的NMOS器件工作于亚阈值区域,使阈值电压较低的NMOS器件工作于饱和区域,同时使两NMOS器件电流相等。两NMOS器件的VGS之差⊿VGS_CTAT可以由等式5表示
Δ V GS _ CTAT = V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l    (式5)
⊿VGS_CTAT电压通过电阻R1产生与温度成负比例关系的电流ICTAT,电流值可以由等式6表示
I CTAT = 1 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l )    (式6)
在等式6中,
Figure GDA0000380463910000033
项可以视为温度的指数函数,
Figure GDA0000380463910000041
项可以视为温度的一次函数,通过调节电流值ICTAT可以使这两项在温度范围内有两个交点,从而使电流ICTAT具有二阶温度特性。
利用MOS器件亚阈值区域工作特性和双极型晶体管工作特性相近的特点,设计出产生与温度成正比例关系电流的电路。采用栅极宽长比不同的NMOS器件工作在亚阈值区域,假设栅极宽长比较大的NMOS器件MN3的宽长比为W3:L3,栅极宽长比较小的NMOS器件MN4的宽长比为W4L4,两NMOS器件的电流相等,两NMOS器件的VGS之差⊿VGS_PTAT可以由等式7表示
Δ V GS _ PTAT = m V T ln W 4 / L 4 W 3 / L 3    (式7)
⊿VGS_PTAT通过电阻R2产生与温度成正比例关系的电流,电流IPTAT可以由等式8表示
I PTAT = 1 R 2 ( mV T ln W 4 / L 4 W 3 / L 3 )    (式8)
将两相反温度系数的电流相加再通过电阻R3产生与温度无关的基准电压,电压VREF可以由等式9表示
V REF = R 3 R 2 ( mV T ln W 4 / L 4 W 3 / L 3 )                                                (式9)
+ R 3 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l )
在等式9中,第一项为正温度系数电压,第二项 R 3 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l ) 为负温度电压,通过调节电阻比例,可以得到零温度系数电压VREF
由以上分析可见本发明的电路具有功耗低,成本低,性能好的优点。
附图说明
图1为传统低压带隙基准结构示意图;
图2为本发明基于两种阈值电压MOS器件的带隙基准电路结构示意图
图3为本发明实施例温度系数仿真结果。
具体实施方式
下面结合附图,给出本发明的具体实施实例。需要说明的是:实施实例中的参数并不影响本发明的一般性。假设实例采用40nmCMOS工艺;阈值电压较高的NMOS器件为2.5V器件,阈值电压较低的NMOS器件为1.1V器件。
图2为基于两种阈值电压MOS器件的带隙基准电路结构示意图,包含六个部分:一负温度系数电流源电路的启动电路201;一与温度成负比例关系的电流源电路202;一基准电压输出电路203;一与温度成正比例关系的电流源电路204;一偏置电路205;一正温度系数电流源电路的启动电路206。
其中的负温度系数电流源电路202包含4个部分:由MP1~MP6构成的电流镜电路,采用共源共栅电流镜可以有效提高电路的电源抑制性能;2.5V NMOS器件MN1,其宽长比为W1:L1,MN1工作于亚阈值区域,1.1V NMOS器件MN2,其宽长比为W2:L2,MN2工作于饱和区域,以及电阻器R1。电流镜电路使MN1和MN2上的电流相等,假设该电流为ICTAT,其电流大小可以等式10表示
I CTAT = 1 R 1 ( V th _ 1 - V th - 2 + m V T ln I CTAT V T 2 μ n _ 1 C ox _ 1 W 1 / L 1 - 2 I CTAT μ n _ 2 C ox _ 2 W 2 / L 2 )    (式10)
其中:
Vth_1、Vth_2分别为2.5VNMOS器件MN1和1.1VNMOS器件MN2的阈值电压;μn_1、μn_2分别为2.5VNMOS器件MN1和1.1VNMOS器件MN2的迁移率;Cox_1、Cox_2分别为2.5VNMOS器件MN1和1.1VNMOS器件MN2的单位面积栅极氧化层电容。
其中的正温度系数电流源电路204包含4个部分:由MP7~MP12构成的电流镜电路,采用共源共栅电流镜可以有效提高电路的电源抑制性能;2.5V NMOS器件MN3,其宽长比为W3:L3,MN3工作于亚阈值区域;2.5V NMOS器件MN4,其宽长比为W4:L4,MN4工作于亚阈值区域;以及电阻器R2。电流镜电路使MN3和MN4上的电流相等,假设该电流为IPTAT,其电流大小可以等式11表示
I PTAT = 1 R 2 ( mV T ln W 4 / L 4 W 3 / L 3 )    (式11)
等式中
Figure GDA0000380463910000062
与温度成正比例关系,电流IPTAT的温度系数等于 1 R 2 ( m k q ln W 4 / L 4 W 3 L 3 ) , 其值大于零。
其中的负温度系数电流源电路的启动电路201和正温度系数电流源电路的启动电路206的结构一样,均采用了无静态功耗的启动电路结构,该结构的优点是电路只在上电时有电流,启动完成后电路功耗为零。下面以正温度系数电流源电路的启动电路206讲述其工作过程:在电路上电过程中,MP7~MP9的栅极电压随电源电压上升,器件MP7~MP9无法开启,电路不工作。MP14镜像MP7的电流,电流值为零,又电容上电压不能突变,电容C2上的电压为零,MP16在电容C2的电压控制下打开,将MP7~MP9的栅极电压拉低,器件MP7~MP9开启,电路开始工作,电路工作后,MP7~MP9上有电流IPTAT,MP14以电流IPTAT为电容C2充电,电容上电压上升,上升到某一电压值,MP16关闭,上升到电源电压后,MP14不再有电流,启动电路此时功耗为零。
其中的偏置电路205由PMOS器件MP13和电阻器R4构成,为电流镜电路的共源共栅管提供偏置电压。
其中的基准电压输出电路203,将IPTAT和ICTAT求和通过电阻R3产生基准电压VREF,其电压大小可以由等式12表示
V REF = R 3 R 2 ( mV T ln W 4 / L 4 W 3 / L 3 )                                           (式12)
+ R 3 R 1 ( V th _ 1 - V th _ 2 + m V T ln I CTAT V T 2 μ n _ 1 C ox _ 1 W 1 / L 1 - 2 I CTAT μ n _ 2 C ox _ 2 W 2 / L 2 )
本发明实施例中的电阻采用同种类型的电阻,所以VREF不受电阻温度系数的影响。
本发明的基于两种阈值电压MOS器件的带隙基准电路结构输出基准电压温度系数仿真结果如图3所示。从温度系数仿真结果波形可以看出基于两种阈值电压MOS器件的带隙基准电路结构有二阶补偿的特性。在-40~85℃温度范围内,输出基准电压的最大值为507.9262mV,最小值为507.7918mV,可以计算出温度系数为2.12ppm,温度系数参数明显优于非二阶补偿带隙基准结构。
虽然本发明的基于两种阈值电压MOS器件的带隙基准电路结构内容已经以实例的形式公开如上,然而并非用以限定本发明,如果本领域技术人员,在不脱离本发明的精神所做的非实质性改变或改进,都应该属于本发明权利要求保护的范围。

Claims (2)

1.一种基于两种阈值电压MOS器件的带隙基准电路,包含有一负温度系数电流源电路的启动电路(201)、一与温度成负比例关系的电流源电路(202)、一基准电压输出电路(203)、一与温度成正比例关系的电流源电路(204)、一偏置电路(205)、一正温度系数电流源电路的启动电路(206),其特征在于:所述的与温度成负比例关系的电流源电路(202)包含晶体管MP1—MP6构成的电流镜电路,工作于亚阈值区域的高阈值电压NMOS器件MN1、工作于饱和区域的低阈值电压NMOS器件MN2,两NMOS器件的栅极-源极电压的差值⊿VGS_CTAT在电阻R1上产生与温度成负比例关系的电流ICTAT,该电流由等式6表示:
I CTAT = 1 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l )      式6
其中R1是与温度成负比例关系的电流源电路(202)电阻,Vth_h是高阈值电压NMOS器件MN1的阈值电压,Vth_l是低阈值电压NMOS器件MN2的阈值电压,m是亚阈值斜率因子,VT是热电压,μn_h是高阈值电压NMOS器件MN1的迁移率,Cox_h是高阈值电压NMOS器件MN1的栅氧化层电容,Wh/Lh是高阈值电压NMOS器件MN1的宽长比,μn_l是低阈值电压NMOS器件MN2的迁移率,Cox_l是低阈值电压NMOS器件MN2的栅氧化层电容,Wl/Ll是低阈值电压NMOS器件MN2的宽长比;在等式6中:
Figure FDA0000432668170000012
项视为温度的指数函数,
Figure FDA0000432668170000013
项视为温度的一次函数,通过调节电流值ICTAT可使这两项在温度范围内有两个交点,从而使电流ICTAT具有二阶温度特性;
与温度成正比例关系的电流源电路(204),包含PMOS晶体管MP7—MP12构成的电流镜,工作于亚阈区的NMOS晶体管MN3、MN4,两NMOS晶体管的栅极-源极电压的差值⊿VGS_PTAT在电阻R2上产生与温度成正比例关系的电流IPTAT,该电流由等式8表示:
I PTAT = 1 R 2 ( m V T ln W 4 / L 4 W 3 / L 3 ) ;      式8
其中R2是与温度成正比例关系的电流源电路(204)电阻,m是亚阈值斜率因子,VT是热电压,W4/L4是与温度成正比例关系的电流源电路(204)晶体管MN4宽长比,W3/L3是与温度成正比例关系的电流源电路(204)晶体管MN3宽长比;
将两相反温度系数的电流相加再通过基准电压输出电路(203)中电阻R3产生与温度无关的基准电压VREF,该电压由等式9表示
V REF = R 3 R 2 ( m V T ln W 4 / L 4 W 3 / L 3 ) + R 3 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l )      式9
在等式9中,第一项为正温度系数电压,第二项 R 3 R 1 ( V th _ h - V th _ l + m V T ln I CTAT V T 2 μ n _ h C ox _ h W h / L h - 2 I CTAT μ n _ l C ox _ l W l / L l ) 为负温度电压,通过调节电阻比例,得到零温度系数电压VREF
2.根据权利要求1所述的基于两种阈值电压MOS器件的带隙基准电路,其特征在于:选用40nm工艺,与温度成负比例关系的电流源电路(202),阈值电压较高的MN1器件为2.5V器件,其宽长比为W1:L1,阈值电压较低的MN2器件为1.1V器件,其宽长比为W2:L2,电流镜电路使MN1和MN2上的电流相等,电阻R1上产生与温度成负比例关系的电流ICTAT,其电流大小由式10表示:
I CTAT = 1 R 1 ( V th _ 1 - V th _ 2 + m V T ln I CTAT V T 2 μ n _ 1 C ox _ 1 W 1 / L 1 - 2 I CTAT μ n - 2 C ox _ 2 W 2 / L 2 ) ;      式10
与温度成正比例关系的电流源电路(204),2.5V NMOS器件MN3,工作在亚阈区,其宽长比为W3:L3,2.5V NMOS器件MN4,工作在亚阈区,其宽长比为W4:L4,电流镜电路使MN3和MN4上的电流相等,电阻器R2上电流为IPTAT,其电流大小由上述式8表示:
Figure FDA0000432668170000031
等式中
Figure FDA0000432668170000032
与温度成正比例关系,电流IPTAT的温度系数等于
Figure FDA0000432668170000033
其值大于零;其中m是亚阈值斜率因子,k是玻尔兹曼常数,q是电子电量;
基准电压输出电路(203),将IPTAT和ICTAT求和通过电阻R3产生基准电压VREF,由等式12表示:
V REF = R 3 R 2 ( m V T ln W 4 / L 4 W 3 / L 3 ) + R 3 R 1 ( V th _ 1 - V th _ 2 + m V T ln I CTAT V T 2 μ n _ 1 C ox _ 1 W 1 / L 1 - 2 I CTAT μ n _ 2 C ox _ 2 W 2 / L 2 )
                      式12
在-40——85℃温度范围内,输出基准电压的最大值为507.9262mV,最小值为507.7918mV,计算出温度系数为2.12ppm/℃,温度系数参数明显优于非二阶补偿带隙基准结构;
上述公式中的符号含义如下:
R1—与温度成负比例关系的电流源电路(202)电阻;
R2—与温度成正比例关系的电流源电路(204)电阻;
R3—基准电压输出电路(203)电阻;
m—是亚阈值斜率因子;
VT—热电压;
W1/L1—与温度成负比例关系的电流源电路(202)晶体管MN1宽长比;
W2/L2——与温度成负比例关系的电流源电路(202)晶体管MN2宽长比;
W3/L3—与温度成正比例关系的电流源电路(204)晶体管MN3宽长比;
W4/L4—与温度成正比例关系的电流源电路(204)晶体管MN4宽长比;
Vth_1—与温度成负比例关系的电流源电路(202)晶体管MN1阈值电压;
Vth_2—与温度成负比例关系的电流源电路(202)晶体管MN2阈值电压;
μn_1—与温度成负比例关系的电流源电路(202)晶体管MN1迁移率;
μn_2—与温度成负比例关系的电流源电路(202)晶体管MN2迁移率;
Cox_1—与温度成负比例关系的电流源电路(202)晶体管MN1栅氧化层电容;
Cox_2—与温度成负比例关系的电流源电路(202)晶体管MN2栅氧化层电容。
CN201110440384.5A 2011-12-26 2011-12-26 一种基于两种阈值电压mos器件的带隙基准电路 Expired - Fee Related CN102495661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110440384.5A CN102495661B (zh) 2011-12-26 2011-12-26 一种基于两种阈值电压mos器件的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110440384.5A CN102495661B (zh) 2011-12-26 2011-12-26 一种基于两种阈值电压mos器件的带隙基准电路

Publications (2)

Publication Number Publication Date
CN102495661A CN102495661A (zh) 2012-06-13
CN102495661B true CN102495661B (zh) 2014-02-12

Family

ID=46187490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110440384.5A Expired - Fee Related CN102495661B (zh) 2011-12-26 2011-12-26 一种基于两种阈值电压mos器件的带隙基准电路

Country Status (1)

Country Link
CN (1) CN102495661B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103309392B (zh) * 2013-06-03 2015-09-02 电子科技大学 一种二阶温度补偿的无运放全cmos基准电压源
CN104111682B (zh) * 2014-05-05 2016-02-03 西安电子科技大学 低功耗、低温度系数基准源电路
CN105425891A (zh) * 2015-11-19 2016-03-23 苏州市职业大学 零温度系数可调电压基准源
CN105955386A (zh) * 2016-05-12 2016-09-21 西安电子科技大学 超低压cmos阈值带隙基准电路
CN105912060B (zh) * 2016-05-31 2018-02-02 杭州旗捷科技有限公司 一种墨盒芯片
CN107179798A (zh) * 2017-07-10 2017-09-19 北京兆芯电子科技有限公司 基准电压产生电路和方法
KR102347178B1 (ko) * 2017-07-19 2022-01-04 삼성전자주식회사 기준 전압 회로를 포함하는 단말 장치
CN107272804A (zh) * 2017-07-25 2017-10-20 桂林电子科技大学 一种基于不同材质电阻的高精度基准电压源
CN107479616B (zh) * 2017-08-08 2019-06-04 深圳市锦锐科技有限公司 一种超低功耗带隙基准电路
CN110879629A (zh) * 2019-11-15 2020-03-13 芯创智(北京)微电子有限公司 一种低压差线性稳压电路
CN110716606B (zh) * 2019-11-23 2020-10-09 许昌学院 一种低功耗抗电磁干扰基准电流源
CN111796627B (zh) * 2020-06-02 2021-09-21 珠海博雅科技有限公司 基准电压电路
CN116301179B (zh) * 2023-03-23 2024-06-07 宁波大学 一种低温度系数基准电流源电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563295B2 (en) * 2001-01-18 2003-05-13 Sunplus Technology Co., Ltd. Low temperature coefficient reference current generator
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN102096436A (zh) * 2011-03-15 2011-06-15 清华大学 采用mos器件实现的低压低功耗带隙基准电压源
CN102176185A (zh) * 2011-01-24 2011-09-07 浙江大学 亚阈值cmos基准源
CN102183991A (zh) * 2011-03-18 2011-09-14 清华大学 一种极低功耗带隙基准源

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563295B2 (en) * 2001-01-18 2003-05-13 Sunplus Technology Co., Ltd. Low temperature coefficient reference current generator
CN101470459A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 低压低功耗的cmos电压基准参考电路
CN102176185A (zh) * 2011-01-24 2011-09-07 浙江大学 亚阈值cmos基准源
CN102096436A (zh) * 2011-03-15 2011-06-15 清华大学 采用mos器件实现的低压低功耗带隙基准电压源
CN102183991A (zh) * 2011-03-18 2011-09-14 清华大学 一种极低功耗带隙基准源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
叶侃等.基于阈值电压差原理的CMOS电压基准源.《电子技术应用》.2010,第36卷(第2期),第54-56页.
基于阈值电压差原理的CMOS电压基准源;叶侃等;《电子技术应用》;20100621;第36卷(第2期);第54-56页 *

Also Published As

Publication number Publication date
CN102495661A (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
CN102495661B (zh) 一种基于两种阈值电压mos器件的带隙基准电路
Osaki et al. 1.2-V supply, 100-nW, 1.09-V bandgap and 0.7-V supply, 52.5-nW, 0.55-V subbandgap reference circuits for nanowatt CMOS LSIs
CN106774592B (zh) 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN103529897B (zh) 一种高电源抑制比的纯mos结构电压基准源
KR101645449B1 (ko) 전류 기준 회로
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN102176185B (zh) 亚阈值cmos基准源
EP3584667B1 (en) Low temperature drift reference voltage circuit
CN102541149B (zh) 基准电源电路
Wang et al. A 14.5 pW, 31 ppm/° C resistor-less 5 pA current reference employing a self-regulated push-pull voltage reference generator
CN105974996B (zh) 一种基准电压源
CN103472883B (zh) 电压产生器及能带隙参考电路
Wang et al. A 420 fW self-regulated 3T voltage reference generator achieving 0.47%/V line regulation from 0.4-to-1.2 V
WO2020156588A1 (zh) 电压基准源电路及低功耗电源***
CN105278606A (zh) 一种亚阈值全cmos基准电压源
CN112764450B (zh) 基准电压源电路和低压差线性稳压器
CN111781983A (zh) 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路
Far A low supply voltage 2µW half bandgap reference in standard sub-µ CMOS
CN107168441B (zh) 一种基于神经网络的带隙基准电路
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN103713684A (zh) 电压基准源电路
Santamaria et al. A family of compact trim-free CMOS nano-ampere current references
CN101149628B (zh) 一种基准电压源电路
CN112181036A (zh) 一种用于抗辐射场景的电压和电流基准电路
Fan et al. A 3.38-ppm/∘ C Voltage Reference for Harsh Environment Applications Empowered by the In-Loop Resistance Trimming Technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140212

Termination date: 20141226

EXPY Termination of patent right or utility model